DE19946719A1

DE19946719A1 - Grabenkondensator und Verfahren zu seiner Herstellung

Info

Publication number: DE19946719A1
Application number: DE19946719A
Authority: DE
Inventors: Stefan Gernhard; Klaus-Dieter Morhard; Martin Schrems
Original assignee: Infineon Technologies AG
Current assignee: Qimonda AG
Priority date: 1999-09-29
Filing date: 1999-09-29
Publication date: 2001-04-19
Also published as: US6548850B1

Abstract

Die vorliegende Erfindung umfaßt einen Grabenkondensator (160) zur Verwendung in einer Halbleiterspeicherzelle (100). Der Grabenkondensator (160) ist in einem Substrat (101) gebildet und besteht aus einem Graben (108) mit einem oberen Bereich (109) und einem unteren Bereich (111); einem Isolationskragen (168), der in dem oberen Bereich (109) des Grabens (108) gebildet ist; einer vergrabenen Wanne (170), die von dem unteren Bereich (111) des Grabens (108) durchsetzt ist; einer vergrabenen Platte (165), als äußere Kondensatorelektrode, die um den unteren Bereich (111) des Grabens (108) gebildet ist; einer dielektrischen Schicht (164), als Kondensatordielektrikum, zur Verkleidung des unteren Bereichs (111) des Grabens (108) und des Isolationskragens (168); einer leitenden Grabenfüllung (161), welche in den Graben (108) gefüllt ist; einer leitenden Kontaktschicht (420), die sich in dem Graben (108) oberhalb des Isolationskragens (168) zwischen dem Substrat (101) und der leitenden Grabenfüllung (161) befindet und als Diffusionsbarriere wirkt. Dadurch ist es möglich, den Grabenkondenstor dichter an dem Transistor anzuordnen, da der Transistor nicht durch Material beschädigt wird, das sich in der leitenden Grabenfüllung (161) befindet.

Description

Die vorliegende Erfindung betrifft einen Grabenkondensator und ein entsprechendes Herstellungsverfahren.

Obwohl auf beliebige Grabenkondensatoren anwendbar, wird die vorliegende Erfindung in bezug auf einen in einer DRAM-Spei cherzelle verwendeten Grabenkondensator erläutert. Zu Diskussi onszwecken wird die Erfindung hinsichtlich der Bildung einer einzelnen Speicherzelle beschrieben.

Integrierte Schaltungen (ICs) oder Chips verwenden Kondensato ren zum Zwecke der Ladungsspeicherung, wie zum Beispiel ein dy namischer Schreib-/Lesespeicher mit wahlfreiem Zugriff (DRAM). Der Ladungszustand in dem Kondensator repräsentiert dabei ein Datenbit.

Ein DRAM-Chip enthält eine Matrix von Speicherzellen, welche in Form von Zeilen und Spalten angeordnet sind und von Wortleitun gen und Bitleitungen angesteuert werden. Das Auslesen von Daten aus den Speicherzellen, oder das Schreiben von Daten in die Speicherzellen, wird durch die Aktivierung geeigneter Wortlei tungen und Bitleitungen bewerkstelligt.

Üblicherweise enthält eine DRAM-Speicherzelle einen mit einem Kondensator verbundenen Transistor. Der Transistor enthält zwei Diffusionsgebiete, welche durch einen Kanal voneinander ge trennt sind, der von einem Gate gesteuert wird. Abhängig von der Richtung des Stromflusses wird ein Diffusionsbereich als Drain und der andere als Source bezeichnet. Das Drain-Gebiet ist mit der Bitleitung, das Source-Gebiet ist mit dem Graben kondensator und das Gate ist mit der Wortleitung verbunden. Durch Anlegen geeigneter Spannungen an das Gate wird der Tran sistor so gesteuert, daß ein Stromfluß zwischen dem Drain- Gebiet und dem Source-Gebiet durch den Kanal ein- und ausge schaltet wird.

Die in dem Kondensator gespeicherte Ladung baut sich mit der Zeit, aufgrund von Leckströmen ab. Bevor sich die Ladung auf einen unbestimmten Pegel unterhalb eines Schwellwertes abgebaut hat, muß der Speicherkondensator aufgefrischt werden. Aus die sem Grund werden diese Speicherzellen als dynamisches RAM (DRAM) bezeichnet. Aus der Patentschrift US 5,867,420 sind die Merkmale des Oberbegriffs von Anspruch 1 bekannt.

Das zentrale Problem bei den bekannten DRAM-Varianten ist die Erzeugung einer ausreichend großen Kapazität des Grabenkonden sators. Diese Problematik verschärft sich in Zukunft durch die fortschreitende Miniaturisierung von Halbleiterbauelementen. Die kontinuierliche Erhöhung der Integrationsdichte bedeutet, daß die pro Speicherzelle zur Verfügung stehende Fläche und da mit die Kapazität des Grabenkondensators immer weiter abnimmt. Eine zu geringe Kapazität des Grabenkondensators kann die Funk tionstüchtigkeit und Verwendbarkeit der Speichervorrichtung widrig beeinflussen, da eine zu geringe Ladungsmenge auf ihm gespeichert wird.

Beispielsweise erfordern Leseverstärker einen ausreichenden Signalpegel für ein zuverlässiges Auslesen der in der Speicher zelle befindlichen Information. Das Verhältnis der Speicherka pazität zu der Bitleitungskapazität ist entscheidend bei der Bestimmung des Signalpegels. Falls die Speicherkapazität zu ge ring ist, kann dieses Verhältnis zu klein zur Erzeugung eines hinreichenden Signals sein.

Ebenfalls erfordert eine geringere Speicherkapazität eine höhe re Auffrischfrequenz, denn die in dem Grabenkondensator gespei cherte Ladungsmenge ist durch seine Kapazität begrenzt und nimmt zusätzlich durch Leckströme ab. Wird eine Mindestladungs menge in dem Speicherkondensator unterschritten, so ist es nicht mehr möglich, die in ihm gespeicherte Information mit den angeschlossenen Leseverstärkern auszulesen, die Information geht verloren und es kommt zu Lesefehlern.

Zur Vermeidung von Lesefehlern bietet sich die Reduktion der Leckströme an. Zum einen können Leckströme durch Transistoren, zum anderen Leckströme durch Dielektrika, wie zum Beispiel das Kondensatordielektrikum, reduziert werden. Durch diese Maßnah men kann eine unerwünscht verringerte Haltezeit (Retention Ti me) verlängert werden.

Üblicherweise wird in DRAMs ein Grabenkondensator verwendet. Ein Grabenkondensator hat eine dreidimensionale Struktur, wel che in einem Siliziumsubstrat ausgebildet ist. Eine Erhöhung der Kondensatorelektrodenfläche und damit der Kapazität des Grabenkondensators kann durch tieferes Ätzen in das Substrat erreicht werden. Dabei bewirkt die Steigerung der Kapazität des Grabenkondensators keine Vergrößerung der von der Speicherzelle beanspruchten Substratoberfläche. Dieses Verfahren ist aber auch beschränkt, da die erzielbare Ätztiefe des Grabenkondensa tors von dem Grabendurchmesser abhängt, und bei der Herstellung nur bestimmte, endliche Aspektverhältnisse erzielbar sind.

Bei fortschreitender Erhöhung der Integrationsdichte nimmt die, pro Speicherzelle zur Verfügung stehende Substratoberfläche, immer weiter ab. Die damit verbundene Reduktion des Graben durchmessers führt zwangsläufig zu einer Verringerung der Gra benkondensatorkapazität. Ist die Grabenkondensatorkapazität so gering bemessen, daß die speicherbare Ladung nicht zum einwand freien Auslesen mit den nachgeschalteten Leseverstärkern aus reicht, so hat dies Lesefehler zur Folge.

Aus der Patentanmeldung US 5,360,758 ist bekannt, daß bei Spei cherzellen mit Grabenkondensator und Transistor ein Mindestab stand zwischen dem Grabenkondensator und dem Transistor einge halten werden muß. Dies ist erforderlich, da bei Temperatur schritten der elektrische Kontakt zwischen dem Grabenkondensa tor und dem Transistor durch Ausdiffusion von Dotierstoff, der sich ursprünglich in dem Grabenkondensator befindet, herge stellt wird. Die Ausdiffusion des Dotierstoffs erstreckt sich dabei typischerweise über Strecken, die länger als 100 Nanome ter sind. Hierbei muß sichergestellt werden, daß der Dotier stoff nicht in den Kanal des Transistors diffundiert, dadurch zu erhöhten Leckströmen durch den Transistor führt und die be treffende Speicherzelle unbrauchbar macht. Das bedeutet, daß eine theoretisch ohne Ausdiffusion mögliche Speicherzelle um die Größe der Ausdiffusion vergrößert werden muß.

Die Aufgabe der vorliegenden Erfindung besteht daher darin, die Kapazität des Grabenkondensators, unter Konstanthaltung der Substratoberfläche, die von einer Speicherzelle genutzt wird, zu erhöhen. Eine weitere Aufgabe der Erfindung liegt in der Schaffung eines entsprechenden Herstellungsverfahrens.

Erfindungsgemäß wird diese Aufgabe durch den in Anspruch 1 an gegebenen Grabenkondensator gelöst. Weiterhin wird die gestell te Aufgabe durch das in Anspruch 11 angegebene Verfahren ge löst.

Bevorzugte Weiterbildungen sind Gegenstand der jeweiligen Un teransprüche.

Die der vorliegenden Erfindung zugrundeliegende Idee besteht in der Vergrößerung des Grabens 108 in Richtung des Transistors 110, unter Konstanthaltung der Substratoberfläche, die von der Speicherzelle 100 verwendet wird. Dadurch wird der Anteil des Grabenkondensators 160 an der verwendeten Substratoberfläche vergrößert und seine Kapazität nimmt zu. Dies wird durch die Verwendung einer leitenden Kontaktschicht 420 ermöglicht, die als Diffusionsbarriere dient. In herkömmlichen Grabenkondensa toren ist diese Diffusionsbarriere nicht vorhanden und der elektrische Anschluß des Grabenkondensators 160 an den Transi stor 110 wird durch die Ausdiffusion von Dotierstoffen aus ei ner leitenden Grabenfüllung 161, zur Bildung eines vergrabenen Kontakts 250, hergestellt. Die Diffusionsbarriere verhindert die Ausdiffusion von Materialien wie zum Beispiel Dotierstoffen oder Metallen, aus denen die Grabenfüllung 161 besteht, in das Substrat 101, so daß der Transistor 110 vor den Materialien, aus denen die leitende Grabenfüllung 161 besteht, geschützt ist und seine vorteilhaften Eigenschaften behält. Der Anschluß des Grabenkondensators an den Transistor wird in diesem Fall durch die leitende Kontaktschicht 420 hergestellt. Die leitende Kon taktschicht 420 gewährleistet einen niederohmigen Anschluß an die leitende Grabenfüllung 161 und an das Source-Gebiet 114 bzw. an einen zusätzlich eingebrachten, vergrabenen Kontakt 250. Dadurch kann der Abstand zwischen Grabenkondensator und Transistor verringert werden. Zusätzlich kann unter Beibehal tung des Lithographiemaßes und der, von der Speicherzelle ge nutzten Substratoberfläche, der Grabenkondensator in Richtung des Transistors vergrößert werden.

In einer vorteilhaften Ausführung der Erfindung befindet sich in dem Graben 108, oberhalb der leitenden Grabenfüllung 161, eine vergrabene Brücke 162, wodurch eine bessere Prozeßkontrol le bei der Herstellung des Vergrabenen Kontakts 250 ermöglicht wird, denn durch das Einsenken der leitenden Grabenfüllung 161 mit einem Ätzprozeß mit Endpunktkontrolle kann die Einsenktiefe besser bestimmt werden. In dieser Ausführung stellt die einge senkte leitende Grabenfüllung 161 zusammen mit der vergrabenen Brücke 162 die leitende Grabenfüllung dar.

In einer weiteren vorteilhaften Ausführung der Erfindung wird das Source-Gebiet 114 des Transistors 110 so gebildet, daß es bis an die leitende Kontaktschicht 420 heranreicht. Dadurch wird ein niederohmiger Anschluß des Transistors 110 an die lei tende Kontaktschicht 420 und damit an die leitende Grabenfül lung 161 bzw. die vergrabene Brücke 162 erreicht.

In einer weiteren vorteilhaften Ausführung der Erfindung befin det sich in dem Substrat 101 unterhalb einer Substratoberfläche 400 der vergrabene Kontakt 250, der bis an die leitende Kon taktschicht 420 heranreicht, so daß der vergrabene Kontakt 250 in vorteilhafterweise die vergrabene Brücke 162 beziehungsweise die Grabenfüllung 161 elektrisch mit dem Source-Gebiet 114 des Transistors 110 verbindet. Zur Bildung des vergrabenen Kontakts 250 kann Dotierstoff mittels einer senkrechten oder schrägen Implantation, mittels Plasmadotierung oder mittels Gasphasendo tierung durch die Substratoberfläche 400 eingebracht werden.

In einer weiteren vorteilhaften Ausführung der vorliegenden Er findung wird ein zusätzlicher seitlicher Isolationssteg 410 an eine Seitenwand des Gates eines Transistors angebracht, um den Transistor vor dem Dotierstoff, der zur Bildung des vergrabenen Kontakts 250 verwendet wird, zu schützen.

In einer weiteren vorteilhaften Ausführung der Erfindung ist die leitende Kontaktschicht 420 eine Diffusionsbarriere für Ma terialien, die sich in der Grabenfüllung 161 beziehungsweise in der vergrabenen Brücke 162 befinden. Dadurch wird der Transi stor 110 vor Materialien geschützt, welche seine Funktion wid rig beeinflussen können.

In einer weiteren vorteilhaften Ausführungsform der Erfindung ist eine Grabenisolierung 180 (STI), welche einen Isolationsbe reich 181 aufweist, so angebracht, daß der Graben 108 minde stens teilweise von dem Isolationsbereich 181 abgedeckt wird. Dadurch wird die passierende Wortleitung 120' von der leitenden vergrabenen Brücke 162 bzw. der leitenden Grabenfüllung 161 isoliert, welche die innere Kondensatorelektrode bildet.

Eine weitere vorteilhafte Ausführungsform der Erfindung sieht vor, daß die leitende Kontaktschicht 420 aus Wolframnitrid WN, Titannitrid TiN oder Tantalnitrid TaN ist.

Eine vorteilhafte Ausführungsform des erfindungsgemäßen Verfah rens bildet eine vergrabene Brücke 162 in dem Graben 108 ober halb der leitenden Grabenfüllung 161.

Eine vorteilhafte Ausprägung des Herstellungsverfahrens bildet eine Grabenisolierung 180 mit einem Isolationsbereich 181, wo bei die Unterkante 182 des Isolationsbereiches 181 oberhalb der unteren Begrenzung 251 des vergrabenen Kontakts 250 gebildet wird.

Eine weitere vorteilhafte Ausführung des erfindungsgemäßen Ver fahrens bildet einen seitlichen Isolationssteg 410 an einem Ga te 112. Der seitliche Isolationssteg 410 dient als Maske für das Einbringen von Dotierstoff durch die Substratoberfläche 400, wodurch ein vergrabener Kontakt 250 gebildet wird.

Ausführungsbeispiele der vorliegenden Erfindung sind in den Zeichnungen dargestellt und nachfolgend näher erläutert.

In den Figuren zeigen:

Fig. 1 ein Ausführungsbeispiel einer DRAM-Speicher zelle gemäß der vorliegenden Erfindung, ent sprechend einer ersten Ausführungsform des er findungsgemäßen Verfahrens;

Fig. 2 ein weiteres Ausführungsbeispiel einer DRAM- Speicherzelle gemäß der vorliegenden Erfindung, entsprechend einer zweiten Ausführungsform des erfindungsgemäßen Verfahrens;

Fig. 3a eine Anordnung von Grabenkondensator, Transi stor, Bitleitungskontakt, Wortleitung und pas sierender Wortleitung, wie sie aus dem Stand der Technik bekannt ist;

Fig. 3b eine Anordnung von Grabenkondensator, Transi stor, Bitleitungskontakt, Wortleitung und pas sierender Wortleitung, wie sie in einem weite ren Ausführungsbeispiel einer DRAM-Speicherzel le gemäß der vorliegenden Erfindung ausgeführt ist;

Fig. 4a bis g eine erste Ausführungsform des erfindungsgemä ßen Verfahrens zur Herstellung der DRAM-Spei cherzelle nach Fig. 1;

Fig. 5a und b eine weitere Ausführungsform einer DRAM-Spei cherzelle gemäß der vorliegenden Erfindung zur Herstellung der DRAM-Speicherzelle nach Fig. 2.

Fig. 6a und b eine weitere Ausführungsform einer DRAM-Spei cherzelle gemäß der vorliegenden Erfindung zur Herstellung der DRAM-Speicherzelle nach Fig. 2.

In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Elemente.

Mit Bezug auf Fig. 1 ist eine erste Ausführungsform der vor liegenden Erfindung gezeigt. Die dargestellte Speicherzelle 100 besteht aus einem Grabenkondensator 160 und einem Transistor 110. Der Grabenkondensator 160 wird in einem Substrat 101 ge bildet. In dem Substrat 101 ist eine vergrabene Wanne 170 ein gebracht, die zum Beispiel aus Dotierstoff besteht. Der Graben kondensator 160 weist einen Graben 108 mit einem oberen Bereich 109 und einem unteren Bereich 111 auf. In dem oberen Bereich 109 des Grabens 108 befindet sich ein Isolationskragen 168. Der untere Bereich des Grabens durchdringt die vergrabene Wanne 170 zumindest teilweise. Um den unteren Bereich 111 des Grabens 108 ist eine vergrabene Platte 165 angeordnet, welche die äußere Kondensatorelektrode bildet. Die vergrabenen Platten 165 der benachbarten Speicherzellen werden durch die vergrabene Wanne 170 miteinander elektrisch verbunden.

Der untere Bereich 111 des Grabens 108 und der Isolationskragen 168 sind mit einer dielektrischen Schicht 164 verkleidet, wel che das Speicherdielektrikum des Grabenkondensators bildet. Die dielektrische Schicht 164 kann aus Schichten beziehungsweise Schichtstapeln hergestellt werden, die aus Oxid, Nitrid, oder Oxinitrid bestehen. Es können auch Speicherdielektrika verwen det werden, die eine hohe Dielektrizitätskonstante aufweisen, wie zum Beispiel Tantaloxid, BST (Barium-Strontium-Titanat), sowie jedes andere geeignete Dielektrikum.

Der Graben 108 ist mit einer leitenden Grabenfüllung 161 aufge füllt, welche die innere Kondensatorelektrode bildet.

Der Transistor 110 besteht aus einem Source-Gebiet 114 und ei nem Drain-Gebiet 113, welches mit einem randlosen Kontakt 183 verbunden ist. Weiterhin besteht der Transistor 110 aus einem Kanal 117, der durch ein Gate 112 gesteuert wird. Das Gate 112 ist mit einer Wortleitung 120 verbunden. Der randlose Kontakt 183 ist mit einer Bitleitung 185 verbunden, die oberhalb einer dielektrischen Schicht 189 verläuft.

Oberhalb des Isolationskragens 168 befindet sich zwischen dem Substrat 101 und der Grabenfüllung 161 eine leitende Kontakt schicht 420, welche dazu dient, den elektrischen Kontakt zwi schen dem Source-Gebiet 114 des Transistors 110 und der leiten den Grabenfüllung 161 herzustellen. Zusätzlich hat die leitende Kontaktschicht 420 die Aufgabe, den Transistor 110 vor Materia lien zu schützen, aus denen die Grabenfüllung 161 besteht und die den Transistor schädigen könnten. Dabei kann es sich zum Beispiel um Dotierstoffe handeln, mit denen die leitende Gra benfüllung 161 dotiert ist. Bei einem Temperaturschritt verhin dert die leitende Kontaktschicht 420 die Ausdiffusion des Do tierstoffs in den Transistor 110.

Oberhalb einer Grabenisolierung 180 verläuft in dieser Variante eine passierende Wortleitung 120' (Passing Word Line), die durch die Grabenisolierung 180 von der Grabenfüllung 161 iso liert wird. Die Grabenisolierung 180 weist einen Isolationsbe reich 181 auf, der eine Unterkante 182 besitzt. An dem Gate 112 des Transistors 110 kann sich bei einer Variante der Speicher zelle 100 ein seitlicher Isolationssteg 410 (Spacer) befinden.

In dem Bereich des Source-Gebiets 114, unterhalb einer Substra toberfläche 400, kann sich bei einer weiteren Variante der Speicherzelle 100 ein vergrabener Kontakt 250 befinden. Dieser besitzt dann eine untere Begrenzung 251.

In Fig. 2 ist eine weitere Ausführung des erfindungsgemäßen Grabenkondensators 160 gezeigt, die sich von der in Fig. 1 dargestellten Variante durch eine leitende vergrabene Brücke 162 unterscheidet, welche sich oberhalb der leitenden Graben füllung 161 befindet und eine Grenzfläche 200 zwischen der lei tenden Grabenfüllung 161 und der vergrabenen Brücke 162 bildet.

In Fig. 3a ist die Draufsicht auf eine Speicherzelle 100 ge zeigt, welche eine herkömmliche DRAM-Speicherzelle ohne die er findungsgemäßen Verbesserungen darstellt. Die Wortleitung 120 und die passierende Wortleitung 120' verlaufen oberhalb der Speicherzelle 100. Neben der Wortleitung 120 ist der randlose Bitleitungskontakt 183 angeordnet. Unterhalb des randlosen Bit leitungskontakts 183 befindet sich das Drain-Gebiet 113 des Transistors 110. Neben dem randlosen Bitleitungskontakt 183 be findet sich unterhalb der Wortleitung 120 der Kanal 117 des Transistors 110. Neben dem Kanal 117 des Transistors 110 befin det sich das Source-Gebiet 114, welches den Kanal 117 an den Grabenkondensator 160, der sich in dem Graben 108 befindet, an schließt. Die passierende Wortleitung 120' verläuft oberhalb des Grabens 108.

In Fig. 3b ist die Ausführung der Speicherzelle 100 mit dem erfindungsgemäßen Grabenkondensators 160 dargestellt. Oberhalb der Speicherzelle 100 verlaufen die Wortleitung 120 und die passierende Wortleitung 120'. Neben der Wortleitung 120 ist der randlose Bitleitungskontakt 183 angeordnet. Unterhalb des rand losen Bitleitungskontakts 183 befindet sich das Drain-Gebiet 113 des Transistors 110. Dieses ist an den Kanal 117 des Tran sistors 110 angeschlossen, welcher sich neben dem randlosen Bitleitungskontakt 183 und unterhalb der Wortleitung 120 befin det. Neben dem Kanal 117 befindet sich das Source-Gebiet 114 des Transistors 110. Dieses ist auf der einen Seite an den Ka nal 117 und auf der anderen Seite an den Grabenkondensator 160 angeschlossen, der sich in dem Graben 108 befindet. Die passie rende Wortleitung 120' verläuft oberhalb des Grabens 108. Im Vergleich zu Fig. 3a ist in Fig. 3b die Vergrößerung des Gra bens deutlich zu erkennen. Die vom Graben 108 verwendete Sub stratoberfläche ist bei konstantgehaltener Fläche der Speicher zelle 100 in Richtung des Transistors 110 vergrößert worden. Zu diesem Zweck ist das Source-Gebiet 114 in entsprechender Weise verkleinert worden, was durch die leitende Kontaktschicht 420, die als Barriere dient, ermöglicht wird.

Mit Bezug auf Fig. 4a wird das Substrat 101 bereitgestellt, auf dem die DRAM-Speicherzelle herzustellen ist. Bei der vor liegenden Variante ist das Substrat 101 leicht mit p-Typ Do tierstoffen dotiert, wie zum Beispiel Bor. In das Substrat 101 wird in geeigneter Tiefe eine n-dotierte, vergrabene Wanne 170 gebildet. Zur Dotierung der vergrabenen Wanne 170 kann Phosphor oder Arsen als Dotierstoff verwendet werden. Die vergrabene Wanne 170 kann zum Beispiel durch Implantation erzeugt werden. Sie dient zur Isolation der p-Wanne von dem Substrat 101 und bildet zusätzlich eine leitende Verbindung zwischen den vergra benen Platten 165 der benachbarten Grabenkondensatoren. Alter nativermaßen kann die vergrabene Wanne 170 durch epitaktisch aufgewachsene, dotierte Siliziumschichten oder durch eine Kom bination von Kristallwachstum (epitaxy) und Implantation gebil det werden. Diese Technik ist in dem US-Patent 5,250,829 von Bronner et al. beschrieben.

Ein Unterbaustapel 107 wird auf der Oberfläche des Substrats 101 gebildet und umfaßt beispielsweise eine Unterbau-Oxid schicht 104 und eine Unterbau-Stoppschicht 105, welche als Po litur- oder Ätzstopp verwendet werden kann und beispielsweise aus Nitrid besteht. Oberhalb der Unterbau-Stoppschicht 105 ist eine Hartmaskenschicht 106 vorgesehen, welche aus Tetra-Ethyl- Ortho-Silicate (TEOS) oder anderen Materialien, wie zum Bei spiel Borsilikatglas (BSG), bestehen kann. Zusätzlich kann eine Antireflexionsbeschichtung (ARC) verwendet werden, um die li thographische Auflösung zu verbessern.

Die Hartmaskenschicht 106 wird unter Verwendung üblicher photo lithographischer Techniken strukturiert um einen Bereich 102 zu definieren, in dem in Graben 108 zu bilden ist. Anschließend wird die Hartmaskenschicht 106 als Ätzmaske für einen reaktiven Ionenätzschritt (RIE) verwendet, der den tiefen Graben 108 bil det.

In dem Graben 108 wird eine natürliche Oxidschicht 151 gebil det, die in späteren Ätzschritten als Ätzstopp dient. Anschlie ßend wird der Graben mit einer Isolationskragen-Opferschicht 152 gefüllt, die eine ausreichende Temperaturstabilität bis 1100°C gewährleistet und selektiv gegenüber Nitrid und/oder Oxid entfernbar ist, wie zum Beispiel Poly-, amorphes - Silizi um oder andere geeignete Materialien. In dieser Prozeßvariante besteht die Isolationskragen-Opferschicht 152 aus Polysilizium.

Wie in Fig. 4b gezeigt, wird die Polysilizium-Opferschicht 152 bis zur Unterseite des zu bildenden Isolationskragens 168 ent fernt. Das Entfernen der Opferschicht 152 kann zum Beispiel durch Planarisieren mit chemisch-mechanischem Polieren (CMP) oder chemischem Trockenätzen (CDE) oder einem selektiven Io nenätzen durchgeführt werden. Anschließend wird durch selekti ves Ionenätzen die Isolationskragen-Opferschicht 152 in den Graben 108 eingesenkt. Die Verwendung einer chemischen Troc kenätzung zum Einsenken des Polysiliziums 152 in den Graben 108, ist ebenfalls möglich.

Anschließend wird eine dielektrische Schicht auf dem Wafer ab geschieden, welche den Unterbaustapel 107 und die Seitenwände des Grabens 108 in seinem oberen Bereich 109 bedeckt. Die die lektrische Schicht wird zur Bildung des Isolationskragens 168 verwendet und besteht beispielsweise aus Oxid. Anschließend wird die dielektrische Schicht beispielsweise durch reaktives Ionenätzen (RIE) oder mir CDE geätzt, um den Isolationskragen 168 zu bilden. Die chemischen Mittel für das reaktive Ionenät zen werden derart gewählt, daß das Oxid selektiv gegenüber dem Polysilizium der Isolationskragen-Opferschicht 152 und dem Ni trid der Hartmaskenschicht 106 geätzt wird.

Mit Bezug auf Fig. 4c wird die Isolationskragen-Opferschicht 152 aus dem unteren Bereich des Grabens 108 entfernt. Dies wird vorzugsweise durch CDE erreicht, wobei die dünne natürliche Oxidschicht 151 als CDE-Ätzstopp dient. Alternativermaßen kann eine Naßätzung, beispielsweise unter Verwendung von KOH oder einer HF, HNO₃ und CH₃COOH Mischung ebenfalls beim Entfernen der Isolationskragen-Opferschicht 152 verwendet werden. Nach Entfernung der Isolationskragen-Opferschicht 152 wird die dünne natürliche Oxidschicht 151 z. B. mit HF-Dampf entfernt und eine vergrabene Platte 165 mit n-Typ Dotierstoffen, wie zum Beispiel Arsen oder Phosphor als äußere Kondensatorelektrode gebildet. Der Isolationskragen 168 dient dabei als Dotiermaske, welche die Dotierung auf den unteren Bereich 111 des Grabens 108 be schränkt. Zur Bildung der vergrabenen Platte 165 kann eine Gas phasendotierung, eine Plasmadotierung oder eine Plasmaimmer sions-Ionenimplantation (PIII) verwendet werden. Diese Techni ken sind beispielsweise in Ransom et al., J. Electrochemical. Soc., Band 141, Nr. 5 (1994), S. 1378 ff.; US-Patent 5,344,381 und US-Patent 4,937,205 beschrieben. Eine Ionenimplantation un ter Verwendung des Isolationskragens 168 als Dotiermaske ist ebenfalls möglich. Alternativermaßen kann die vergrabene Platte 165 unter Verwendung eines dotierten Silikatglases, wie zum Beispiel ASG, als Dotierstoffquelle, gebildet werden. Diese Va riante ist beispielsweise in Becker et al., J. Electrochemical. Soc., Band 136 (1989), S. 3033 ff. beschrieben. Wird dotiertes Silikatglas zur Dotierung verwendet, so wird es nach der Bil dung der vergrabenen Platte 165 entfernt.

Mit Bezug auf Fig. 4d wird eine dielektrische Schicht 164 ge bildet, welche die Oberfläche des Unterbaustapels 107 und das innere des Grabens 108 bedeckt. Die dielektrische Schicht 164 dient als Speicherdielektrikum, zum Separieren der Kondensato relektroden. Bei einer Variante besteht die dielektrische Schicht 164 aus einem Oxid, einem Nitrid, einem Oxinitrid oder einem Schichtstapel aus Oxid und Nitridschichten. Auch Materia lien mit einer hohen Dielektrizitätskonstante, wie zum Beispiel Tantaloxid oder Titanoxid können verwendet werden.

Die leitende Grabenfüllung 161, die beispielsweise aus dotier tem Poly- oder amorphem - Silizium bestehen kann, wird zum Fül len des Grabens 108 und zum Bedecken des Unterbaustapels 107 abgeschieden. Hierzu können beispielsweise CVD oder andere be kannte Prozeßtechniken verwendet werden.

Mit Bezug auf Fig. 4e wird die leitende Grabenfüllung 161 bei spielsweise in einem CDE-Schritt, in einem RIE-Schritt, in ei nem chemischen Trockenätzschritt oder in einem kombinierten CMP-RIE-Schritt, unter Verwendung geeigneter Chemikalien, planarisiert und anschließend eingesenkt.

Gemäß Fig. 4f wird die dielektrische Schicht 164 oberhalb der Grabenfüllung 161 mit einer geeigneten Ätzung, die selektiv ge gen die Grabenfüllung 161 ist, entfernt. Die Hartmaskenschicht 106 wird ebenfalls entfernt. Die Hartmaskenschicht 106 kann be reits zu einem früheren Zeitpunkt in dem Prozeßablauf, aber erst nach Bildung des tiefen Grabens 108 entfernt werden. Der Isolationskragen 168 und die dielektrische Schicht 164 sind ebenfalls leicht in Graben 108 eingesenkt.

Zu dem Entfernen der dielektrischen Schicht 164 und der Hart maskenschicht 106 oberhalb der leitenden Grabenfüllung 161 kön nen sowohl selektive Trockenätzprozesse verwendet werden, wel che die Materialien nacheinander entfernen, als auch kombinier te Trockenätz- und Naßätzprozesse, bei denen einzelne Schich ten, wie zum Beispiel die dielektrische Schicht 164 oberhalb der Grabenfüllung 161, mit einem Naßätzprozeß selektiv entfernt werden.

Wie in Fig. 4g gezeigt, wird anschließend der Isolationskragen 168 und die dielektrische Schicht 164, beispielsweise mit einem CDE-Schritt oder einem RIE-Schritt, unter Verwendung geeigneter Chemikalien, eingesenkt. Das Einsenken des Isolationskragens 168 und der dielektrischen Schicht 164, welche in diesem Aus führungsbeispiel aus Oxid, beziehungsweise Oxid und Nitrid be stehen, ist auch mit einem Naßätzprozeß durchführbar. Der Naß ätzprozeß entfernt Oxid und Nitrid selektiv zu dem Substrat 101 und der Grabenfüllung 161, die in diesem Ausführungsbeispiel aus Polysilizium besteht. Die leitende Kontaktschicht 420, die aus einem geeigneten niederohmigen Material besteht und vor teilhafterweise eine Barriere für Stoffe bildet, die in der Grabenfüllung 161 enthalten sind, wird mit einem geeigneten Verfahren hergestellt. In diesem Ausführungsbeispiel besteht die leitende Grabenfüllung 161 aus hochdotiertem Polysilizium. Um eine Schädigung des Transistors 110 durch Dotierstoff, wel cher aus der leitenden Grabenfüllung 161 ausdiffundiert, zu verhindern, wird die leitende Kontaktschicht 420 aus einem Ma terial hergestellt, welches eine Diffusionsbarriere für Dotier stoff darstellt. In diesem speziellen Ausführungsbeispiel wird die leitende Kontaktschicht 420 aus Wolframnitrid gebildet. Die leitende Kontaktschicht 420 kann zum Beispiel mit einem CVD- Prozeß (Chemical Vaper Deposition) auf die Unterbau-Stopp schicht 105 und in den Graben 108 abgeschieden werden. Auch Verfahren wie LPCVD (Low Pressure CVD), mikrowellenaktiviertes CVD und strahlungsaktiviertes CVD können zum Abscheiden der leitenden Kontaktschicht 420 verwendet werden. Auch Aufstäub- Prozesse (Sputter-Prozeß) und Aufdampf-Prozesse werden in einer Prozeßvariante des erfindungsgemäßen Herstellungsverfahrens zu der Herstellung der leitenden Kontaktschicht 420 verwendet.

In einem anschließenden Ätzschritt wird die leitende Kontakt schicht 420 von der Unterbau-Stoppschicht 105, beispielsweise in einem CDE-Schritt, in einem RIE-Schritt, in einem chemischem Trockenätzschritt oder in einem kombinierten CMP-RIE-Schritt, unter Verwendung geeigneter Chemikalien zurückgeäzt und plana risiert.

Die weiteren Schritte, die zu der in Fig. 1 gezeigten Spei cherzelle führen, sind nicht in einzelnen Figuren gezeigt, da sie gemäß dem bekannten Stand der Technik ausgeführt werden. Der nicht aktive Bereich der Speicherzelle wird entfernt und durch die Grabenisolierung 180 ersetzt. Anschließend werden die Fotolack- und ARC-Schichten entfernt.

Die Unterbau-Stoppschicht 105 wird ebenfalls entfernt, was bei spielsweise durch eine naßchemische Ätzung, die selektiv gegen über der Unterbau-Oxidschicht 104 ist, geschieht. Die Unterbau- Oxidschicht 104 wird durch eine naßchemische Ätzung entfernt, welche selektiv gegenüber Silizium ist.

Damit ist das Verfahren zur Herstellung einer ersten Variante des Grabenkondensators 160 abgeschlossen und die nachfolgenden Prozeßschritte dienen dazu, den Transistor 110 nach dem beste henden Stand der Technik herzustellen, wie er z. B. in der US- Patentschrift 5,867,420 beschrieben wird. Optionellerweise kann der vergrabene Kontakt 250 durch Einbringen von Dotierstoff durch die Substratoberfläche 400, mittels einer senkrechten oder schrägen Implantation, mittels Plasmadotierung oder mit tels Gasphasendotierung, gebildet werden. Vorteilhaft ist da bei, daß die Dotierung zur Bildung eines niederohmigen An schlusses des Drain-Gebiets 113 an den randlosen Kontakt 183 zusammen mit der Bildung des vergrabenen Kontakts 250 durchge führt werden kann und keinen gesonderten Prozeßschritt erfor dert.

In Fig. 5a wird die Herstellung der Variante des Grabenkonden sators nach Fig. 2 dargestellt, die sich an das Prozeßstadium aus Fig. 4d anschließt. Zunächst werden die Grabenfüllung 161, die dielektrische Schicht 164 und der Isolationskragen 168 auf die Höhe der Grenzfläche 200 in den Graben 108 eingesenkt. Dazu werden in einer Prozeßvariante selektive Ätzprozesse verwendet, die zuerst die leitende Grabenfüllung 161, anschließend die dielektrische Schicht 164 und abschließend den Isolationskragen 168 auf die Höhe der Grenzfläche 200 zurückätzen. Da bei dieser Prozeßvariante der Isolationskragen 168 und die dielektrische Schicht 164 aus Oxid beziehungsweise nitridiertem Oxid beste hen, werden diese beiden Schichten durch einen Ätzprozeß ge ätzt. In einer anderen Prozeßvariante wird ein anisotroper Ätz schritt verwendet, welcher die leitende Grabenfüllung 161, die dielektrische Schicht 164 und den Isolationskragen 168 in einem einzigen Schritt entfernt. Dazu kann ein RIE-Ätzschritt verwen det werden, bei dem die Hartmaskenschicht 106 als Ätzmaske dient.

Anschließend wird die Hartmaskenschicht 106 entfernt und die leitende Kontaktschicht 420 konform auf der Unterbau- Stoppschicht 105 und in dem Graben 108 abgeschieden. Die Ab scheidung der leitenden Kontaktschicht 420 kann mit den bekann ten CVD-Abscheideprozessen durchgeführt werden. Die leitende Kontaktschicht 420 kann dabei aus leitenden Materialien herge stellt werden, die für solche Stoffe als Barriere dienen, die sich in der leitenden Grabenfüllung 161 befinden. In der vor liegenden Ausführung des erfindungsgemäßen Verfahrens besteht die leitende Kontaktschicht zum Beispiel aus Wolframnitrid (WN), Titannitrid (TiN) oder Tantalnitrid (TaN), die eine Dif fusionsbarriere für Dotierstoffe darstellen, die in der leiten den Grabenfüllung 161, die aus Polysilizium besteht, enthalten sind.

Mit Bezug auf Fig. 5b wird die leitende Kontaktschicht 420 von der Unterbau-Stoppschicht 105 und von der Grenzfläche 200 zu rückgeäzt. Dies wird mit einer selektiven Ätzung durchgeführt, welche die leitende Kontaktschicht 420 selektiv gegen die Un terbau-Stoppschicht 105 und die Grabenfüllung 161 entfernt. In diesem Ausführungsbeispiel besteht die leitende Kontaktschicht 420 aus Wolframnitrid und wird durch fluorhaltige Tröckenätz chemikalien wie Tetrafluormethan oder Schwefelhexafluorid ge ätzt. Dazu ist beispielsweise eine Reaktive Ionenätzung (RIE) geeignet. Die leitende Kontaktschicht 420 wird in einem Ausfüh rungsbeispiel aus Wolframnitrid gebildet. Dazu wird eine selek tive Wolframabscheidung durchgeführt und das abgeschiedene Wolfram anschließend nitridiert. Zur Nitridierung wird bei spielsweise ein Temperaturschritt in Stickstoffhaltiger Atmo sphäre durchgeführt.

Anschließend wird die leitende vergrabene Brücke 162 konform auf der Unterbau-Stoppschicht 105 und in dem Graben 108 abge schieden. Die leitende vergrabene Brücke 162 besteht aus einem leitenden Material, welches einen niederohmigen Anschluß der leitenden Grabenfüllung 161 an die leitende Kontaktschicht 420 gewährleistet. Beispielsweise kann es sich bei der leitenden vergrabenen Brücke 162 um Metalle, Silizide, Nitride oder Sili zium handeln. In diesem speziellen Ausführungsbeispiel ist die leitende vergrabene Brücke 162 aus hochdotiertem Polysilizium hergestellt.

In einem anschließenden Ätzschritt wird die Unterbau-Stopp schicht 105 entfernt und zusammen mit dem Polysilizium, welches die vergrabene Brücke 162 bildet, planarisiert. Dies kann bei spielsweise mit einem CDE-Schritt, einem RIE-Schritt, einem chemischem Trockenätzschritt oder mit einem kombinierten CMP- RIE-Schritt, unter Verwendung geeigneter Chemikalien, durchge führt werden. Die nachfolgenden Bearbeitungsschritte zur Her stellung der Grabenisolierung 180 und des Transistors 110 wer den durchgeführt, wie sie aus dem Stand der Technik bekannt sind. Der nicht aktive Bereich der Speicherzelle 100 wird ent fernt und durch die Grabenisolierung 180 ersetzt.

Mit Bezug auf Fig. 1 und Fig. 2 ist die leitende Kontakt schicht 420 so angebracht, daß sie die leitende Grabenfüllung 161 und das Source-Gebiet 114 des Transistors 110 elektrisch miteinander verbindet. Weiterhin ist die leitende Kontakt schicht 420 von der passierenden Wortleitung 120', durch die Grabenisolierung 180, die den Isolationsbereich 181 aufweist, elektrisch isoliert. Desweiteren ist der elektrische Anschluß des vergrabenen Kontaktes 250 zu der leitenden Kontaktschicht 420 gewährleistet, indem zum Beispiel die Unterkante 182 des Isolationsbereiches 181 oberhalb der unteren Begrenzung 251 des vergrabenen Kontaktes 250 liegt.

In einer Prozeßvariante ist das Source-Gebiets 114 für den elektrischen Anschluß des Transistors 110 an die leitende Kon taktschicht 420 ausreichend, so daß kein zusätzlicher vergrabe ner Kontakt 250 gebildet wird. In diesem Fall ist es erforder lich, daß die leitende Kontaktschicht 420 einen elektrischen Kontakt zu dem Source-Gebiet 114 herstellt. Um dies zu errei chen kann z. B. der Isolationsbereich 181 mit seiner unteren Kante 182 zumindest teilweise oberhalb des Source-Gebiets 114 des Transistors 110 liegen.

In Fig. 6a wird die Herstellung einer weiteren Variante des Grabenkondensators nach Fig. 2 dargestellt, die sich an das Prozeßstadium aus Fig. 5a anschließt. Es wird eine Deckschicht 430, die zum Beispiel aus amorphem Silizium besteht, auf der Barrierenschicht abgeschieden. Die Deckschicht weist dabei eine Dicke von 2 bis 200 Nanometer, bevorzugt 5 bis 20 Nanometer auf. Anschließend wird ein seitlicher Randsteg (Spacer) aus der Deckschicht 430 und der leiten Kontaktschicht 420 mit einer Isotropen Ätzung erzeugt, die beispielsweise die Chemikalie Schwefelhexafluorid verwendet.

In Fig. 6b ist das ergebnis der Spacer-Ätzung abgebildet. An schließend wird die Deckschicht 430 selektiv entfernt. Dazu kann zum Beispiel ein Naßchemischer Ätzprozeß mit Kaliumhydro xid (KOH) oder Ammoniumhydroxid (NH₄OH) verwendet werden. Nach dem Entfernen der Deckschicht ist ein verbreiterter Sockel am unteren Ende der leitenden Kontaktschicht 420 entstanden, der die Ätzanfälligkeit der leitenden Kontaktschicht 420 in diesem Bereich durch das zusätzliche Material schützt.

Bezugszeichenliste

100

Speicherzelle

101

Substrat

102

Grenzflächenschicht

104

Unterbau-Oxidschicht

105

Unterbau-Stoppschicht

106

Hartmaskenschicht

107

Unterbaustapel

108

Graben

109

oberer Bereich des Grabens

110

Transistor

111

unterer Bereich des Grabens

112

Gate

113

Drain-Gebiet

114

Source-Gebiet

115

untere Begrenzung des Source-Gebiets

114

117

Kanal des Transistors

120

Wortleitung

125

Kondensatordiffu sionsbereich

151

natürliche Oxidschicht

152

Isolationskragen- Opferschicht

160

Grabenkondensator

161

leitende Grabenfüllung als innere Kondensatorelektrode

162

leitende vergrabene Brücke

164

dielektrische Schicht

165

vergrabene Platte

166

leitendes Material

168

Isolationskragen

170

vergrabene Wanne

180

Grabenisolierung (STI)

181

Isolationsbereich der Grabenisolierung

182

Unterkante

183

randloser Kontakt zur Bitleitung

185

Bitleitung

189

dielektrische Schicht

200

erste Grenzfläche

201

zweite Grenzfläche

250

vergrabener Kontakt

251

untere Begrenzung des vergrabenen Kontakts

310

leitende Schicht als äußere Kondensatorelektrode

311

oberer Bereich der leitenden Schicht

310

320

vergrabener Isolationssteg

321

isolierende Schicht

330

vergrabene Opferschicht

340

Isolationsschicht

350

Source-Drain-Gebiet

360

Gate-Oxid

370

Gate-Material

400

Substratoberfläche

410

seitlicher Isolationssteg

420

leitende Kontaktschicht

430

Deckschicht

Claims

1. Grabenkondensator mit:

- einem Graben (108), der in einem Substrat (101) gebildet ist und einen oberen Bereich (109) und einen unteren Bereich (111) aufweist;
- einem Isolationskragen (168), der in dem oberen Bereich (109) des Grabens (108) gebildet ist;
- einer vergrabenen Wanne (170) in dem Substrat (101), die von dem unteren Bereich (111) des Grabens (108) zumindest teil weise durchsetzt ist;
- einer vergrabenen Platte (165) als äußere Kondensatorelektro de, die um den unteren Bereich (111) des Grabens (108) gebil det ist;
- einer dielektrischen Schicht (164) als Kondensatordielektri kum, zur Verkleidung des unteren Bereichs (111) des Grabens (108) und des Isolationskragens (168); und
- einer leitenden Grabenfüllung (161), welche in den Graben (108) gefüllt ist;

dadurch gekennzeichnet, daß sich in dem Graben (108) oberhalb des Isolationskragens (168) eine leitende Kontaktschicht (420) zwischen dem Substrat (101) und der leitenden Grabenfüllung (161) befindet.

2. Grabenkondensator nach Anspruch 1, dadurch gekennzeichnet, daß sich in dem Graben (108) oberhalb der leitenden Grabenfüllung (161) eine vergrabene Brücke (162) befindet.

3. Grabenkondensator nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß das Source-Gebiet (114) bis an die leitende Kontaktschicht (420) heranreicht.

4. Grabenkondensator nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Substrat (101) unterhalb einer Substratoberfläche (400) ei nen vergrabenen Kontakt (250) aufweist, der bis an die leitende Kontaktschicht (420) heranreicht.

5. Grabenkondensator nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß sich ein seitlicher Isolationssteg (410) an einer Seitenwand des Gates (112) eines Transistors (110) befindet.

6. Grabenkondensator nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die leitende Kontaktschicht (420) eine Diffusionsbarriere für Materialien darstellt, die sich in der Grabenfüllung (161) bzw. in der vergrabenen Brücke (162) befinden.

7. Grabenkondensator nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die leitende Kontaktschicht (420) aus Wolframnitrid WN, Titan nitrid TiN oder Tantalnitrid TaN besteht.

8. Grabenkondensator nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die leitende Kontaktschicht (420) einen elektrischen Kontakt zwischen dem vergrabenen Kontakt (250) oder dem Source-Gebiet (114) und der leitenden Grabenfüllung (161) oder der leitenden vergrabenen Brücke (162) herstellt.

9. Grabenkondensator nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß eine Grabenisolierung (180), welche einen Isolationsbereich (181) aufweist, den Graben (108) mindestens teilweise mit dem Isolationsbereich (181) abdeckt.

10. Grabenkondensator nach Anspruch 9, dadurch gekennzeichnet, daß eine Unterkante (182) des Isolationsbereichs (181) nicht weiter unterhalb der Substratoberfläche (400) liegt, als die untere Begrenzung (251) des vergrabenen Kontakts (250).

11. Verfahren zur Herstellung eines Grabenkondensators mit den Schritten:

- Einbringen einer vergrabenen Wanne (170) in ein Substrat (101);
- Bilden eines Grabens (108) bestehend aus einem oberen Be reich (109) und einem unteren Bereich (111), in dem Substrat (101);
- Bilden eines Isolationskragens (168) in dem oberen Bereich (109) des Grabens (108);
- Bilden einer vergrabenen Platte (165) als äußere Kondensato relektrode, in dem Substrat (101) in der Umgebung des unte ren Bereichs (111) des Grabens (108);
- Bilden einer dielektrischen Schicht (164) als Kondensator dielektrikum, zur Verkleidung des unteren Bereichs (111) des Grabens (108) und der Innenseite des Isolationskragens (168); und
- Füllen des Grabens (108) mit einer leitenden Grabenfüllung (161) als innere Kondensatorelektrode;

gekennzeichnet durch Bilden einer leitenden Kontaktschicht (420) oberhalb des Isola tionskragens (168).

12. Verfahren nach Anspruch 11, gekennzeichnet durch Aufbringen einer Deckschicht (430) auf der leitenden Kontakt schicht (420).

13. Verfahren nach einem der Ansprüche 11 oder 12, gekennzeichnet durch Bilden einer vergrabenen Brücke (162) in dem Graben (108) ober halb der leitenden Grabenfüllung (161).

14. Verfahren nach einem der Ansprüche 11 bis 13, gekennzeichnet durch Bilden eines seitlichen Isolationsstegs (410) an einem Gate (112).

15. Verfahren nach einem der Ansprüche 11 bis 14, gekennzeichnet durch Einbringen von Dotierstoff durch die Substratoberfläche (400).

16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß durch das Ein bringen von Dotierstoff durch die Substratoberfläche (400) ein vergrabener Kontakt (250) gebildet wird.

17. Verfahren nach einem der Ansprüche 11 bis 16, gekennzeichnet durch Bilden einer Grabenisolierung (180) mit einem Isolationsbereich (181), wobei eine Unterkante (182) des Isolationsbereichs (181) oberhalb einer unteren Begrenzung (251) des vergrabenen Kon takts (250) gebildet wird.