DE10047221C1 - Graben-Kondensator mit einem Isolationskragen und Verfahren zum Herstellen eines solchen Graben-Kondensators - Google Patents

Abstract

Ein Graben-Kondensator weist einen Graben in einem Halbleiter-Substrat auf, der flaschenförmig mit einem breiteren unteren Bereich und einem schmäleren oberen Bereich ausgeführt ist, wobei eine äußere Elektroden-Schicht im Halbleiter-Substrat um einen unteren Abschnitt des breiteren ersten Bereichs des Grabens herum ausgebildet ist, eine dielektrische Zwischenschicht auf dem unteren Abschnitt der Grabenwandung im breiteren ersten Bereich des Grabens angeordnet ist, eine erste dicke Isolationsschicht an die dielektrische Zwischenschicht angrenzend auf einem oberen Abschnitt der Grabenwandung im breiteren unteren Bereich des Grabens vorgesehen ist, eine zweite dünne Isolationsschicht an die erste dicke Isolationsschicht angrenzend an der Grabenwandung im schmäleren zweiten Bereich des Grabens ausgeführt ist und der Graben mit einer inneren Elektroden-Schicht im wesentlichen aufgefüllt ist.

Description

Die vorliegende Erfindung betrifft einen Graben-Kondensator gemäß dem Obergriff des Anspruchs 1 und ein Verfahren zur Herstellung eines Graben-Kondensators gemäß dem Obergriff des Anspruchs 4. Ein solcher gattungsgemäßer Grabenkondensator bzw. ein solches gattungsgemäßes Verfahren sind aus der US 60 18 174 bekannt.

In integrierten Schaltungen (ICs) werden im allgemeinen Kon­ densatoren zur Ladungsspeicherung verwendet. So setzen sich die dynamischen Schreib/Lesespeicher (DRAMs) von Speicher-ICs jeweils aus einem Auswahl-Transistor und einem Speicher-Kon­ densator zusammen, wobei die Informationen im Speicher-Kon­ densator in Form von elektrischen Ladungen gespeichert wer­ den. Die Speicherzustände "0" und "1" entsprechen dabei einem positiv bzw. negativ geladenen Speicher-Kondensator. Ein Speicher-IC weist im allgemeinen eine Matrix von solchen DRAM-Zellen auf, welche in Form von Zeilen und Spalten ver­ schaltet sind. Üblicherweise werden die Zeilenverbindungen als Wortleitungen und die Spaltenverbindungen als Bitleitun­ gen bezeichnet. Der Auswahl-Transistor und der Speicher-Kon­ densator in den einzelnen DRAM-Zellen sind dabei so miteinan­ der verbunden, dass bei Ansteuerung des Auswahl-Transistors über eine Wortleitung die Ladung des Speicher-Kondensators über eine Bitleitung ein- und ausgelesen werden kann.

Ein Schwerpunkt bei der Technologieentwicklung von Speicher- ICs mit DRAMs ist der Speicher-Kondensator. Um ein ausrei­ chendes Lesesignal von diesem Speicher-Kondensator zu erhal­ ten und ihn gegen α-Teilchen unempfindlich zu machen, ist eine Speicherkapazität von 20 bis 40 fF erforderlich. Um für eine solche ausreichende Speicherkapazität bei der von Tech­ nologieschritt zu Technologieschritt ständig abnehmenden Zellenfläche der DRAMs zu sorgen, wurden deshalb Speicher- Kondensatoren entwickelt, die die dritte Dimension nutzen. Solche dreidimensionalen Speicher-Kondensatoren werden bei DRAM-Zellen entweder als Stapel-Kondensatoren oder als Gra­ ben-Kondensatoren ausgeführt. Kondensatoren setzen sich prin­ zipiell aus zwei übereinander angeordneten leitenden Schich­ ten, die durch eine dielektrische Zwischenschicht getrennt sind, zusammen. Stapel-Kondensatoren werden in DRAM-Zellen auf die im allgemeinen planaren Auswahl-Transistoren aufge­ setzt, wobei eine leitende Kondensatorschicht in einer elektrischen Verbindung mit dem Auswahl-Transistor steht.

Alternativ werden dreidimensionale Speicher-Kondensatoren als Graben-Kondensator ausgeführt. Graben-Kondensatoren werden üblicherweise so hergestellt, dass zuerst in das Halbleiter­ substrat tiefe Gräben geätzt werden. Diese Gräben werden dann mit einer dielektrischen Schicht z. B. einem Nitrid ausge­ kleidet und anschließend mit einer Kondensator-Elektrode, auch "Speicher-Elektrode" bezeichnet, z. B. einem n⁺-dotier­ ten Poly-Silizium aufgefüllt. Im Halbleitersubstrat wird wei­ terhin eine zweite Kondensator-Elektrode, auch "vergrabene Platte" bezeichnet, z. B. durch Ausdiffundieren von n-Dotier­ atome einer Dotierstoffquelle im Bereich um den unteren Ab­ schnitt des Grabens herum, ausgebildet. Der Auswahl-Transi­ stor der DRAM-Zellen wird dann üblicherweise auf der planaren Halbleiteroberfläche neben dem Graben-Kondensator erzeugt. Der Auswahl-Transistor weist dabei im allgemeinen zwei hoch­ dotierte Diffusionsbereiche auf, die durch einen Kanalbereich getrennt sind, wobei der eine Diffusionsbereich über eine Kontaktschicht mit einer Bitleitung des DRAMs verbunden ist. Der andere Diffusionsbereich ist dagegen über einen Kondensa­ tor-Anschlussbereich an die Kondensator-Elektrode, die im In­ neren des Grabens ausgebildet ist, angeschlossen. Der Kanal des Auswahl-Transistors ist weiterhin über eine Gate-Dielek­ trikumsschicht von einer Gate-Elektrodenschicht abgetrennt, die an eine Wortleitung der DRAM-Zelle angeschlossen ist. Ein Ein- und Auslesevorgang in die DRAM-Zelle wird durch die Wortleitung so gesteuert, dass durch Anlegen einer Spannung an die Gate-Elektrodenschicht ein stromleitenden Kanal zwischen den Diffusionsbereichen des Auswahl-Transistors herstellt wird, so dass Informationen in Form von Ladungen in die Kondensator-Elektrode im Graben über den Kondensator- Anschluss ein- und ausgelesen werden können.

Im oberen Bereich des Grabens des Graben-Kondensators ist, an das Speicher-Dielektrikum angrenzend, weiterhin eine Isolati­ onsschicht, ein sogenannter "Kragen", ausgebildet. Dieser Kragen soll verhindern, dass ein Leckstrom zwischen dem Kon­ densator-Anschluss und der vergrabenen Platte, die die äußere Elektrode des Graben-Kondensators bildet, entsteht. Ein sol­ cher Leckstrom würde die Haltezeit der Ladungen im Graben- Kondensator wesentlich verkürzen und damit in ungewünschter Weise die erforderliche Refresh-Frequenz der DRAM-Zelle er­ höhen. Der Kragen im oberen Bereich des Grabens wird im all­ gemeinen als isolierende Oxid- oder Nitridschicht, die aus­ reichend dick sein muss, um einen möglichen parasitären Tran­ sistor parallel zum Graben zu vermeiden, erzeugt. Die Dicke und das Material des Kragens wird dabei von der für den Aus­ wahl-Transistor verwendeten Betriebsspannung und den Mate­ rialeigenschaften der umgebenen Schichten bestimmt. Bei den in der Silizium-Planartechnik hergestellten DRAM-Zellen ist bei Verwendung von Oxid als Kragenmaterial eine Schichtdicke von typischerweise 25 nm notwendig, um die Einsatzspannung des möglichen parasitären Transistors längs des Grabens über die Betriebsspannung des Auswahl-Transistors zu heben. Ein mit einer solchen Dicke ausgebildeter Kragen im oberen Be­ reich des Grabens schränkt jedoch den Zugang zur Speicher- Elektrode im unteren Graben-Bereich durch Einschnürung des Graben-Durchmessers stark ein und erschwert darüber hinaus dessen Ausbildung.

Aufgrund der weiterhin zunehmenden Verkleinerung der DRAM- Zellen nehmen die Zellenflächen für den Graben-Kondensator und damit auch die Graben-Durchmesser von DRAM-Generation zu DRAM-Generation ab. Um auch bei verkleinerten Graben-Durch­ messer eine gleichbleibende Kondensator-Kapazität von 20 fF bis 40 fF zu gewährleisten, besteht die Möglichkeit die Tiefe der Gräben zu erhöhen, wobei dies jedoch inzwischen an sowohl technologische als auch wirtschaftliche Grenzen stößt. Zum einen erfordert das Erzeugen zunehmend tiefere Gräben bei gleichzeitig verkleinerten Graben-Durchmesser neue und teure Ätzverfahren, die ein sehr hohes Aspektverhältnis (Verhältnis von Spaltentiefe zu Spaltenbreite) ermöglichen. Weiterhin ist ab einer bestimmten Grabentiefe eine stark verlängerte Ätz­ zeit gegeben, was die Kosten des Ätzprozesses wesentlich er­ höht und die anschließende Ausbildung des Speicher-Dielektri­ kums und der Elektrode erschwert bzw. unmöglich macht.

Alternativ und zusätzlich zu einer weiteren Vertiefung der Gräben kommen deshalb verstärkt Verfahren zum Einsatz, die es erlauben die Oberfläche innerhalb des Graben-Kondensators zu vergrößern, um hierdurch für eine ausreichend Speicherkapazi­ tät zu sorgen. So wird insbesondere der Graben in einem unte­ ren Bereich durch einen zusätzlichen Ätzschritt ausgeweitet, wodurch sich die Speicher-Elektrodenfläche des Graben-Konden­ sators vergrößern lässt.

Ein Problem bei der Entwicklung der Graben-Kondensatoren stellt jedoch weiterhin der obere aufgrund der vorgegebenen Zellenfläche nicht ausweitbare Graben-Bereich dar, in dem der dielektrische Kragen zum Verhindern des parasitären Auswahl- Transistors längs des Grabens ausgebildet ist. Da dieser Kra­ gen auch bei zukünftigen DRAM-Generationen eine im wesent­ lichen konstante Dicke aufgrund der verwendeten Betriebsspan­ nungen für die Auswahl-Transistoren aufweisen sollte, kommt es zu einer verstärkten Einschnürung der Verbindung zwischen der inneren Speicher-Elektrode im Graben und dem Auswahl- Transistor, die im Extremfall zu einer Abschnürung führen kann.

Aufgabe der Erfindung ist es, eine verbesserte Struktur eines Graben-Kondensators mit Isolationskragen eine DRAM-Zelle mit einem solchen Graben-Kondensator und ein Verfahren zu dessen Herstellung zu schaffen, welche auch bei einer sehr kleinen dimensionierten Grabenfläche sowohl einen Leckstrom zwischen dem Kondensator-Anschluss und der vergrabenen Platte vermei­ det als auch für einen zuverlässigen elektrischen Anschluss der inneren Speicher-Elektrode im Graben sorgt.

Diese Aufgabe wird durch einen Speicher-Kondensator gemäß An­ spruch 1 und ein Verfahren zur Herstellung eines Graben-Kondensators gemäß Anspruch 4 gelöst. Bevorzugte Weiterbildungen sind in den ab­ hängigen Ansprüchen angegeben.

Gemäß der Erfindung wird der Graben-Kondensator mit einem Graben in einem Halbleiter-Substrat ausgebildet, der fla­ schenförmig mit einem breiteren unteren Bereich und einem schmäleren oberen Bereich ausgeführt ist, wobei eine äußere Elektrodenschicht im Halbleiter-Substrat um einen unteren Ab­ schnitt des breiteren hinteren Bereichs des Grabens herum ausgebildet ist, eine dielektrische Zwischenschicht auf dem unteren Abschnitt der Grabenwandung im breiteren unteren Bereich des Grabens angeordnet ist, eine dicke Isolations­ schicht an die dielektrische Zwischenschicht angrenzend auf einem oberen Abschnitt der Grabenwandung im breiteren ersten Bereich des Grabens vorgesehen ist.

Durch diesen Aufbau wird erreicht, dass die dicke Isolations­ schicht, die den Isolationskragen bildet, der dazu dient die Einsatzspannung eines möglichen parasitären vertikalen Tran­ sistors längs des Grabens über die Betriebsspannung eines Auswahl-Transistor in der Halbleiter-Speicherzelle zu heben, nicht im oberen Graben-Bereich, sondern vergraben in einem unteren verbreiterten Teilabschnitt des Grabens ausgeführt wird. Durch die vergrabene Ausführung des Isolationskragens ist es möglich, diesen Bereich im Graben verbreitert auszu­ bilden und somit eine Abschnürung des Zugangs zur inneren Elektroden-Schicht zu verhindern. Durch den großen Graben­ durchmesser wird der Reihen-Widerstand zum Anschluss der in­ neren Kondensator-Elektrode niedrig gehalten und somit für einen geringen Kontaktwiderstand gesorgt. Der obere Graben- Bereich kann deshalb grundsätzlich schmal ausgeführt werden, so dass es möglich ist, den Flächenbedarf zum Ausbilden der Halbleiter-Speicherzelle wesentlich zu verringern, da der Graben-Kondensator nur eine kleine Oberfläche im aktiven Gebiet, in dem der zugehörige Auswahl-Transistor der Spei­ cherzelle ausgebildet wird, hat. Durch die vergrabene An­ ordnung der Kragenschicht im verbreiterten Graben-Bereich ist es weiterhin möglich, eine Füllung des Grabens mit der dielektrischen Zwischenschicht und der inneren Elektroden- Schicht einfach und zuverlässig vorzunehmen.

Weiterhin ist die erfindungsgemäße Ausgestaltung des Graben- Kondensators mit einem vergrabenen Isolationskragen kompati­ bel zu den derzeit bekannten DRAM-Prozessabläufen, wodurch nur ein geringerer zusätzlicher Prozessaufwand zur erfin­ dungsgemäßen Ausgestaltung der Graben-Kondensatoren erforder­ lich ist. Mit der erfindungsgemäßen Ausgestaltung lassen sich Graben-Kondensatoren mit Isolationskragen insbesondere auch bei Halbleiter-Speicherzellen im Sub-100 nm-Bereich einset­ zen.

Die Erfindung wird anhand der beigefügten Zeichnungen näher erläutert. In den Zeichnungen zeigen:

Fig. 1 ein Schaltbild einer DRAM-Zelle;

Fig. 2 einen schematischen Querschnitt durch eine DRAM- Zelle mit einem erfindungsgemäßen Graben-Kondensa­ tor;

Fig. 3 eine erste Ausführungsform eines erfindungsgemäßen Verfahrens zur Herstellung eines Graben-Kondensa­ tors im Standard-DRAM-Prozessablauf; und

Fig. 4 eine zweite Ausführungsform eines erfindungsgemäßen Verfahrens zum Herstellen eines Graben-Kondensators im DOT-DRAM-Prozessablauf.

Die Erfindung wird anhand der Herstellung von Graben-Konden­ satoren im Rahmen einer Prozessfolge zum Ausbilden von DRAM- Speicherzellen auf Silizium-Basis erläutert. Die erfindungs­ gemäße Graben-Kondensatoren können jedoch auch in anderen hochintegrierten Schaltungen, bei denen Speicher-Kondensato­ ren benötigt werden, eingesetzt werden. Die Ausbildung der Graben-Kondensatoren erfolgt vorzugsweise in der Planartech­ nik, die aus einer Abfolge von jeweils ganzflächig an der Scheibenoberfläche wirkenden Einzelprozessen besteht, wobei durch geeignete Maskierungsschritte gezielt eine lokale Ver­ änderung des Silizium-Substrats durchgeführt wird. Bei der DRAM-Herstellung, werden dabei gleichzeitig eine Vielzahl von Zellen mit entsprechenden Graben-Kondensatoren ausgebildet. Im folgenden wird die Erfindung jedoch nur hinsichtlich der Ausbildung eines einzelnen Graben-Kondensators dargestellt.

In DRAM-Speichern werden vorwiegend Ein-Transistor-Zellen eingesetzt, deren Schaltbild in Fig. 1 gezeigt ist. Diese Transistor-Zellen bestehen aus einem Speicher-Kondensator 1 und einem Auswahl-Transistor 2. Der Auswahl-Transistor 2 ist vorzugsweise als Feldeffekttransistor aufgebaut und weist eine erste Elektrode 21 und eine zweite Elektrode 23 auf, zwischen denen ein aktiver Bereich 22 angeordnet ist, in dem ein stromleitender Kanal zwischen der ersten Elektrode 21 und der zweiten Elektrode 23 ausgebildet werden kann. Über dem aktiven Bereich 22 ist eine Isolatorschicht 24 und eine Gate- Elektrode 25 angeordnet, die wie ein Platten-Kondensator wir­ ken, mit dem die Ladungsdichte im aktiven Bereich 22 beein­ flusst werden kann.

Die zweite Elektrode 23 des Auswahl-Transistors 2 ist über eine elektrische Verbindung 4 mit einer ersten Elektrode 11 des Speicher-Kondensators 1 verbunden. Eine zweite Elektrode 12 des Speicher-Kondensators 1 wiederum ist an eine leitende Verbindung 5 angeschlossen, die vorzugsweise allen Speicher- Kondensatoren des DRAM-Speichers gemeinsam ist. Die erste Elektrode 21 des Auswahl-Transistors 2 ist weiterhin mit einer Bitleitung 6 verbunden, um die im Speicher-Kondensator 1 in Form von Ladungen gespeicherten Informationen ein- oder auslesen zu können. Der Ein- oder Auslesevorgang wird dabei über eine Wortleitung 7 gesteuert, die an die Gate-Elektrode 25 des Auswahl-Transistors 2 angeschlossen ist, um durch An­ legen einer Spannung einen stromleitenden Kanal im aktiven Bereich 22 zwischen der ersten Elektrode 21 und der zweiten Elektrode 23 herzustellen.

Bei DRAM-Speichern werden oft Graben-Kondensator eingesetzt, da deren dreidimensionale Struktur eine wesentliche Verklei­ nerung der DRAM-Zellenfläche ermöglicht und gleichzeitig eine einfache Herstellung im Rahmen der Silizium-Planartechnologie gewährleistet. Mit Graben-Kondensatoren lässt sich insbeson­ dere auch eine Kondensator-Kapazität von ca. 25 bis 50 fF erreichen, die benötigt wird, um ein ausreichendes Lesesignal für die DRAM-Zellen zu erhalten.

Herkömmliche Graben-Kondensatoren weisen einen in das Sili­ zium Substrat geätzten Graben auf, der typischerweise mit ei­ nem hochdotierten Poly-Silizium aufgefüllt ist, welche die erste Elektrode 11 im Schaltbild in Fig. 1 darstellt. Wei­ terhin wird die zweite Elektrode 12, auch "vergrabene Platte" bezeichnet, durch Einbringen von Dotieratomen im unteren Be­ reich des Grabens gebildet. Zwischen den beiden Kondensator- Elektroden ist eine Speicher-Dielektrikumsschicht, die z. B. Nitrid enthält, vorgesehen, um die beiden Kondensator-Elek­ troden voneinander zu isolieren. Um einen Leckstrom vom Kon­ densator-Anschluss über die elektrische Verbindung 4 mit der vergrabenen Platte 12 zu verhindern, ist weiterhin eine Iso­ lationsschicht, auch Isolationskragen genannt, vorgesehen. Dieser Isolationskragen, der vorzugsweise aus SiO₂ besteht, muss dabei dick genug sein, um die Einsatzspannung eines ungewünschten parasitären Transistors längs des Grabens über die Betriebsspannung der DRAM-Zelle zu heben. Bei immer klei­ ner werdenden Graben-Durchmesser aufgrund beschränkter DRAM- Zellenfläche besteht deshalb die Gefahr einer Abschnürung des elektrischen Kontakts zwischen dem Auswahl-Transistor 2 und der Elektrode 11 im Graben des Speicher-Kondensators 1.

Fig. 2 zeigt eine mögliche Ausführungsform eines erfindungs­ gemäßen Graben-Kondensators 1, bei dem eine Einschnürung im oberen Graben-Bereich durch den Isolationskragen verhindert ist. Der Graben-Kondensator ist dabei in einem vorzugsweise einkristallinen Silizium-Substrat 100 ausgebildet. Das Sub­ strat ist vorzugsweise schwach p (p^-) dotiert, z. B. mit Bor (B). Im Silizium-Substrat 100 ist ein Graben 101 ausgeführt, der sich aus einem schmäleren oberen Graben-Bereich 111 und einem breiteren unteren Graben-Bereich 112 zusammensetzt. Eine solche Grabenform kann z. B. durch einen zweistufigen Ätzprozess erzeugt werden, woraus sich die in Fig. 2 ge­ zeigte Flaschenform des Grabens ergibt. Um einen ersten unte­ ren Abschnitt am unteren Bereich 112 des Grabens 101 herum ist eine stark n-(n⁺)-dotierte Schicht 103 ausgebildet, wel­ che beispielsweise mit Arsen dotiert ist. Diese n⁺-dotierte Schicht 103 stellt als vergrabene Platte die äußere Kondensa­ tor-Elektrode des Graben-Kondensators 1 dar.

Der im Silizium-Substrat 100 ausgeführte Graben 101 ist mit einer n⁺-dotierten Schicht 102, z. B. Poly-Silizium, das z. B. mit Arsen (As) oder Phosphor (P) dotiert ist, oder einem Me­ tall ausgefüllt. Diese Graben-Füllung 102 bildet die innere Elektrode des Speicher-Kondensators 1, auch "Speicher-Elek­ trode" bezeichnet, und stellt den Anschluss zum Auswahl-Tran­ sistor 2 her. Zwischen der n⁺-dotierten Schicht 103 und der n⁺-dotierten Grabenfüllung 102 ist im unteren Abschnitt des unteren Bereichs 112 des Grabens 101 eine Dielektrikums­ schicht 104 auf der Grabenwandung ausgebildet, die die Kon­ densator-Elektroden voneinander trennt. Das Speicher-Dielek­ trikum 104 kann dabei aus einem Stapel von dielektrischen Schichten, z. B. Oxid, nitrides Oxid oder Oxid-Nitrid-Oxid oder einem anderen Material mit hoher Dielektrizitätskon­ stante bestehen. Durch die Ausweitung des Grabens 101 im un­ teren Graben-Bereich 112 wird eine Vergrößerung der Oberflächen zwischen den Kondensator-Elektroden erreicht, wodurch sich die Kondensator-Kapazität steigern lässt.

Der Auswahl-Transistor 2 der DRAM-Zelle in der in Fig. 2 ge­ zeigten Ausführungsform weist zwei Diffusionsbereiche 201, 202 auf, die durch Implantieren von n-Dotieratomen im Sili­ zium Substrat 100 erzeugt und durch einen Kanal 203 getrennt werden. Der erste Diffusionsbereich 201 dient als erste Elektrode 21 des Auswahl-Transistors 2 und ist durch eine Kontaktschicht 204 mit der Bitleitung 6 verbunden. Der zweite Diffusionsbereich 202 ist durch eine Kondensator-Anschluss­ schicht 205 an die n⁺-dotierte Füllschicht 102, die die Spei­ cher-Elektrode 12 des Graben-Kondensators 1 bildet, ange­ schlossen. Der Kanal 203 ist weiterhin durch eine dielektri­ sche Schicht 206 von einer Gate-Elektrodenschicht 207 abge­ trennt, die Teil der Wortleitung 7 ist.

Im unteren verbreiterten Bereich 112 des Grabens 101 ist in einem oberen Abschnitt an die Dielektrikumsschicht 104 an­ grenzend eine Isolationsschicht 105 zwischen der Grabenwan­ dung und der Füllschicht 102 des Graben-Kondensators vorgese­ hen. Diese Isolationsschicht 105 verhindert, dass längs des Grabens 101 ein parasitärer Transistor zwischen der Kondensa­ tor-Anschlussschicht 205 und der vergrabenen Platte 103 ent­ steht, der einen ungewünschten Leckstrom hervorrufen würde, welcher die Haltezeit der Ladungen im Graben-Kondensator we­ sentlich verkürzen und damit in unerwünschter Weise die er­ forderliche Refresh-Freguenz der DRAM-Zellen erhöhen würde. Die Isolationsschicht 105 wird vorzugsweise durch ein Oxid oder Nitrid gebildet, das im oberen Abschnitt des unteren Bereichs 112 des Grabens 101 abgeschieden und/oder aufgewach­ sen wird. Die Dicke und das Material der Isolationsschicht 105 ist dabei bestimmt von der Bitlinespannung des Auswahl­ transistors 2 und den Materialeigenschaften der verschiedenen umgebenden Halbleiterschichten. Der Isolationskragen 105 muss dick genug sein, um die Einsatzspannung des parasitären Aus­ wahl-Transistors längs des Grabens über die Bitlinespannung des Transistors zu heben. An den Isolationskragen 105 schließt sich im schmäleren oberen Bereich 111 des Gra­ bens 101 optional eine weitere dünne Isolationsschicht 106 an, die, falls nötig, dafür sorgt, dass die Füllschicht 102 im oberen Graben-Bereich 112 elektrisch vom Silizium-Substrat 100 isoliert ist.

Im Silizium-Substrat 100 ist weiterhin eine n-dotierte Wanne 107 vorgesehen, die als Verbindung der vergrabenen Platte 103 mit den vergrabenen Platten der weiteren DRAM-Speicherzellen dient. Zur Isolation zwischen den DRAM-Zellen untereinander ist ein Isolationsgraben 108 (STI-Isolation) ausgebildet. Die Gate-Elektrodenschicht 207 und die Wortleitung 7 ist von der Bitleitung 6 und der Kontaktschicht 204 zum ersten Diffusi­ onsbereich 201 weiterhin durch eine Oxid-Schicht 208 iso­ liert. Ein Ein- und Auslesevorgang in der DRAM-Zelle wird durch die Wortleitung 7 gesteuert, die mit der Gate-Elektro­ denschicht 207 des Auswahl-Transistors 2 verbunden ist, um durch Anlegen einer Spannung einen stromleitenden Kanal 203 zwischen den Diffusionsgebieten 201, 202 herzustellen, so dass Informationen in Form von Ladungen in die Füllschicht 102 des Graben-Kondensators über die Anschlussschicht 205 ein- und ausgelesen werden können.

Durch die Ausbildung des Isolationskragens 105 als vergrabene Schicht in einem oberen Abschnitt eines unteren erweiterten Bereichs 112 des Grabens 101 wird verhindert, dass aufgrund der notwendigen Dicke dieses Isolationskragens eine Abschnü­ rung der inneren Füllschicht 102, die als Speicher-Elektrode des Graben-Kondensators dient, auftritt. Der Zugangsbereich zur Speicher-Elektrode bleibt deshalb ausreichend breit, um für einen geringen Reihenwiderstand und damit für eine gute elektrische Kontaktierung zu sorgen. Weiterhin besteht die Möglichkeit, den Durchmesser des Grabens 101 im oberen Be­ reich 111, in dem nur eine dünne Isolatorschicht 106 zum elektrischen Isolieren der Füllschicht 102 des Graben-Konden­ sators vom umgebenden Silizium-Substrat 100 erforderlich ist, so zu verkleinern, dass nur ein geringer Flächenbedarf für den Graben in diesem aktiven Gebiet an der Oberfläche des Si­ lizium-Substrats 100, in dem der Auswahl-Transistor 2 ausge­ bildet wird, erforderlich ist.

Die erfindungsgemäße Ausgestaltung des Graben-Kondensators mit einer vergrabenen Kragen-Isolationsschicht ist darüber hinaus einfach in die bekannten DRAM-Prozessabläufe inte­ grierbar. Im weiteren wird die Herstellung eines Graben-Kon­ densators mit vergrabenem Isolationskragen im Rahmen zweier DRAM-Prozessabläufe dargestellt. Es besteht jedoch auch die Möglichkeit, die Ausbildung des Graben-Kondensators mit einem vergrabenen Isolationskragen mittels anderer bekannter DRAM- Prozessabläufe auszuführen.

Die Fig. 3A bis 3I zeigen ein erstes Verfahren zum Erzeu­ gen eines Graben-Kondensators mit einem vergrabenen Isolati­ onskragen im Rahmen einer Standard-DRAM-Prozessabfolge.

Wie in Fig. 3A dargestellt ist, werden in einem ersten Pro­ zessschritt die Gräben für die Graben-Kondensatoren in einem p^--dotierten Silizium-Substrat S1 ausgebildet. Hierzu werden nacheinander eine Oxid-Schicht S2 und eine Nitrid-Schicht S3 auf der Silizium-Oberfläche erzeugt. Anschließend werden mit einer Maskenschicht die Bereiche der Graben-Kondensatoren auf der Silizium-Oberfläche auf bekannte Weise festgelegt und dann durch eine erste anisotrope Ätzung Gräben mit einer Tiefe von ca. 1 µm erzeugt.

In einem nächsten Prozessschritt wird eine dünne Nitrid- Schicht S4 im Graben abgeschieden, die, wie Fig. 3B zeigt, mit einem Masken- und anschließenden Ätzprozess so struktu­ riert wird, dass sie nur im oberen Bereich der Grabenwandung verbleibt. Die Nitrid-Schicht S4 erstreckt sich dabei vor­ zugsweise von der Silizium-Oberfläche an, bis in eine Tiefe von 100 bis 200 nm im Graben. Die Nitrid-Schicht S4 dient, wie in Fig. 3C gezeigt ist, als Ätzmaske für einen zweiten Ätzvorgang, bei dem die Gräben im unteren Graben-Bereich aus­ geweitet werden. Nach dieser Grabenausweitung im unteren Bereich erfolgt, wie in Fig. 3D gezeigt ist, eine weitere Abscheidung einer dünnen Nitrid-Schicht S5, die die gesamte Graben-Oberfläche bedeckt. Anschließend werden die Gräben mit Poly-Silizium S6 aufgefüllt, das dann, wie in Fig. 3E ge­ zeigt ist, wieder so weit zurückgeätzt wird, dass nur ein unterer Abschnitt des erweiterten Graben-Bereichs mit dieser Poly-Silizium-Schicht S6 aufgefüllt bleibt.

In einer weiteren Prozessabfolge wird, wie in Fig. 3F ge­ zeigt ist, eine konforme Abscheidung einer dicken Oxid- Schicht S7 über die gesamte Silizium-Oberfläche vorgenommen, wobei insbesondere auch eine Oxid-Bildung auf der Grabenwan­ dung erfolgt. Diese Oxid-Schicht S7 wird dann anisotrop ge­ ätzt, so dass die Oxid-Schicht S7 nur noch im oberen Ab­ schnitt des unteren verbreiterten Graben-Bereichs zurück­ bleibt, wie der Querschnitt durch die Silizium-Scheibe in Fig. 3G zeigt.

Dann wird in einem nächsten Prozessschritt die Poly-Silizium- Füllung S6 wieder komplett aus den Gräben entfernt und die Nitrid-Schicht S5 im unteren Abschnitt des verbreiterten Gra­ ben-Bereichs abgeätzt. In einer weiteren Prozessfolge wird eine n⁺-dotierte vergrabene Platte S8 ausgebildet. Hierzu wird z. B. eine Arsenglas-(ASG)-Schicht über der Grabenwan­ dung abgeschieden, aus der dann durch Ausheizen Arsen in das Silizium-Substrat S1 ausdiffundiert wird, so dass sich im un­ teren Abschnitt des erweiterten Bereichs des Grabens die n⁺- dotierte Schicht S8 ergibt. Diese Schicht S8 dient als ver­ grabene Platte des Graben-Kondensators.

In einer weiteren Prozessfolge wird eine NO-Schicht S9 als Speicher-Dielektrikum auf der Silizium-Oberfläche abgeschie­ den und anschließend die Gräben mit n⁺-dotierten Poly-Sili­ zium S10 aufgefüllt, das als Speicher-Elektrode des Graben- Kondensators dient. Ein Querschnitt durch die Silizium- Scheibe nach diesem Prozessschritt ist in Fig. 3I darge­ stellt.

In einer weiteren Prozessfolge wird dann neben dem Graben- Kondensator der Auswahl-Transistor erzeugt, wobei ein soge­ nannter "buried strap" d. h. eine Verbindung zwischen der Poly-Silizium-Füllung S10 im Graben, die als Speicher-Elek­ trode dient, und einem Diffusionsbereich des Auswahl-Tran­ sistors hergestellt wird.

Durch das dargestellte Verfahren wird auf einfache Weise ein vergrabener Isolationskragen in einem erweiterten Teil des Grabens erzeugt. Insbesondere ist es möglich, diese vergrabe­ nen Anordnung des Isolationskragens mit nur wenigen zusätzli­ chen Prozessschritten in einen Standard-DRAM-Herstellungspro­ zess zu integrieren.

In den Fig. 4A bis 4K ist ein zweites Verfahren zum Her­ stellen eines Graben-Kondensators mit einem vergrabenen Iso­ lationskragen im Rahmen eines sogenannten Device-on-Trench- (DOT)-DRAM-Prozessablaufs gezeigt. Bei diesem DRAM-Prozessab­ lauf wird, um Speicherzellenfläche einzusparen, der Auswahl- Transistor über dem Graben-Kondensator angeordnet.

Nach dem in Fig. 4A gezeigten Ätzen von Gräben in ein Sili­ zium Substrat S11, bei der die Gräben über einen Lithogra­ phieschritt mit einer Maske aus einer Oxid-Schicht S13 und einer Nitrid-Schicht S12 gebildet werden, wird anschließend, wie in Fig. 4B gezeigt ist, eine Arsenglas-Schicht S14 abge­ schieden. Dann werden, wie in Fig. 4C dargestellt ist, die Gräben mit einer undotierten Poly-Silizium-Schicht S15 aufge­ füllt, die anschließend zurückgeätzt wird, so dass nur der untere Bereich der Arsenglas-Schicht S14 abgedeckt bleibt. Nach dem Entfernen der Arsenglas-Schicht S14 im freigelegten oberen Graben-Bereich, wird eine dicke Oxid-Schicht S16 auf der Silizium-Oberfläche abgeschieden, wie in Fig. 4D gezeigt ist. Dann wird durch Ausheizen das Arsen aus der Arsenglas- Schicht S14 in das Silizium-Substrat S11 ausgetrieben, so dass eine n⁺-dotierte vergrabene Platte S17 entsteht, wie in Fig. 4E dargestellt ist.

Anschließend wird die dicke Oxid-Schicht S16 anisotrop ge­ ätzt, so dass sie nur noch an den Graben-Seitenwänden zurück­ bleibt. Dann wird die Poly-Silizium-Füllung S15 wieder voll­ ständig aus den Gräben entfernt und die verbleibende Arsen­ glas-Schicht S14 abgeätzt. Ein Querschnitt durch die Sili­ zium Scheibe nach diesem Prozessschritt ist in Fig. 4F dar­ gestellt. Die dicke Oxid-Schicht S16 an den Graben-Seitenwän­ den bildet den Isolationskragen zum Vermeiden eines unge­ wünschten parasitären Auswahl-Transistors längs des Grabens. Wie in Fig. 4G gezeigt ist, werden dann eine NO-Schicht S18 als Speicher-Dielektrikum auf der Grabenoberfläche abge­ schieden und anschließend die Gräben mit n⁺-dotierten Poly- Silizium S19 aufgefüllt.

In einer weiteren Prozessfolge, die in den Fig. 4H bis 4K dargestellt ist, wird nun der Auswahl-Transistor auf dem Gra­ ben-Kondensator ausgebildet. Hierzu wird in einem ersten Schritt, wie in Fig. 4H gezeigt ist, die Poly-Silizium-Fül­ lung S19 bis knapp unter die Graben-Oberfläche zurückgeätzt und dann der Graben mit einer Oxid-Schicht S20 abgedeckt. An­ schließend wird vorzugsweise selektiv epitaktisch, wie in Fig. 4I gezeigt ist, Silizium S21 auf der gesamten Scheiben­ oberfläche aufgewachsen. Dann wird in einer Prozessfolge auf der Scheibenoberfläche ein Gate-Dielektrikum S22 erzeugt und anschließend darauf eine Gate-Elektrodenschicht S23 aufgetra­ gen, die durch Spacer S24 abgegrenzt ist. Ein Querschnitt durch die Scheibe nach diesem Prozessschritt ist in Fig. 4J gezeigt.

Nun wird durch einen, nachfolgenden Ätzprozess die epitaxiale Schicht S21 und die Oxid-Schicht S20 über dem Graben wieder geöffnet, dann eine dünne Oxid-Schicht S25 in der Öffnungs­ wandung abgeschieden und anschließend diese Oxid-Schicht S25 in einem seitlichen Bereich wieder geöffnet. Dann wird in ei­ ner zweistufigen Prozessfolge zunächst ein n⁺-Diffusionsbe­ reich S26 an der Silizium-Oberfläche mit Kontakt zur Graben- Öffnung ausgebildet und anschließend die Graben-Öffnung mit einem n⁺-dotierten Poly-Silizium S27 wieder aufgefüllt. In einer weiteren nicht gezeigten Prozessfolge werden dann die weiteren für den Auswahl-Transistor erforderlichen Diffusi­ onsbereiche und Schichten erzeugt.

Mit Hilfe der vorgestellten erfindungsgemäßen Verfahren ist die Ausbildung von Graben-Kondensatoren mit einem vergrabenen Isolationskragen in einem DOT-DRAM-Herstellungsprozess mög­ lich. Die beiden dargestellten Verfahren sind jedoch nicht auf einen DRAM-Herstellungsprozess beschränkt, sondern können auch zur Ausbildung von allen anderen bekannten Halbleiter­ bauteilen mit Graben-Kondensatoren verwendet werden.

Es liegt weiterhin im Rahmen der Erfindung über die oben ge­ nannten Ausführungsbeispiele hinaus, die angegebenen Abmes­ sungen, Konzentrationen, Materialien und Prozesse in geeigne­ ter Weise zu modifizieren, um den erfindungsgemäßen Graben- Kondensator mit einen vergrabenen Isolationskragen herzustel­ len. Insbesondere kann dabei auf alle bekannten Prozessfolgen zur Ausbildung von Graben-Kondensatoren im Rahmen von DRAM- Herstellungsprozessen zurückgegriffen werden. Weiterhin be­ steht die Möglichkeit, den Leitfähigkeitstyp der dotierten Gebiete in der Bauelement-Struktur komplementär auszuführen. Darüber hinaus können die angegebenen Materialien zur Ausbil­ dung der verschiedenen Schichten durch anderen in diesem Zu­ sammenhang bekannten Materialien ersetzt werden. Dabei können insbesondere statt einer Oxid-Schicht als Isolationskragen auch Nitrid-Schichten verwendet werden. Weiterhin können ne­ ben den dargestellten Halbleiterschichten weitere Schichten­ folgen, z. B. zum Ausbilden von Barrieren, um ungewünschte Diffusionen zu verhindern, in die Halbleiter-Struktur einge­ bracht werden. Außerdem können in geeigneter Weise diese Maskenfolgen in den dargestellten Strukturprozessen abgeändert werden, ohne den Bereich der Erfindung zu verlassen.

Bezugszeichenliste

1

Speicher-Kondensator

2

Auswahl-Transistor

4

elektrische Verbindung

5

Kondensator-Platte

6

Bitleitung

7

Wortleitung

11

erste Kondensator-Elektrode

12

zweite Kondensator-Elektrode

21

erste Transistor-Elektrode

22

aktiver Kanalbereich

23

zweite Kondensator-Elektrode

24

Isolationsschicht

25

Gate-Elektrode

100

Silizium-Substrat

101

Graben

102

Füllschicht

103

vergrabene Platte

104

Speicher-Dielektrikum

105

Isolationskragen

106

Isolationsschicht

107

Wanne

108

Isolationsgraben

201

Diffusionsbereich

202

Diffusionsbereich

203

Kanal

204

Kontaktschicht

205

Kondensator-Anschlussschicht

206

Gate-Dielektrikum

207

Gate-Elektrodenschicht

208

Isolationsschicht

Claims (6)

1. Speicher-Kondensator mit
einem Graben (101) in einem Halbleiter-Substrat (100), der flaschenförmig mit einem breiteten unteren Bereich (112) und einem schmäleren oberen Bereich (111) ausgeführt ist,
einer äußeren Elektroden-Schicht (103), die um einen unteren Abschnitt des breiteren unteren Bereichs (112) des Grabens (101) herum ausgebildet ist,
einer dielektrischen Zwischenschicht (104), die auf dem unte­ ren Abschnitt der Grabenwandung im breiteren unteren Bereich (112) des Grabens (101) ausgeführt ist, und
einer inneren Elektroden-Schicht (102), mit der der Graben im wesentlichen aufgefüllt ist
dadurch gekennzeichnet, dass
eine erste dicke Isolationsschicht (105) an die dielektrische Zwischenschicht (104) angrenzend auf einem oberen Abschnitt der Grabenwandung im breiteren unteren Bereich (112) des Grabens (101) vorgesehen ist.

2. Speicher-Kondensator gemäß Anspruch 1, wobei eine zweite dünne Isolationsschicht (106) an die erste dicke Isolations­ schicht (105) angrenzend an der Grabenwandung im schmäleren oberen Bereich (111) des Grabens (101) ausgeführt ist, wobei die dicke erste Isolationsschicht (105) und die dünne zweite Isolationsschicht (106) eine durchgehende Oberfläche bilden.

3. Speicher-Kondensator gemäß Anspruch 1 oder 2, wobei die dicke Isolationsschicht (105) und die dünne Isolationsschicht (106) aus einem Oxid oder einem Nitrid bestehen.

4. Verfahren zum Herstellen eines Speicher-Kondensators mit den Schritten:
Ausführen eines flaschenförmigen Grabens in einem Halbleiter- Substrat mit einem breiteren unteren Bereich und einem schmä­ leren oberen Bereich, und
Ausbilden folgender Schichten:
einer äußeren Elektroden-Schicht im Halbleiter-Substrat um einen unteren Abschnitt des breiteren unteren Bereichs des Grabens herum,
einer dielektrischen Zwischenschicht auf dem unteren Ab­ schnitt der Grabenwandung im breiteren unteren Bereich des Grabens, und
einer inneren Elektroden-Schicht, die den Graben im wesentli­ chen auffüllt,
dadurch gekennzeichnet, dass
weiter eine erste dicke Isolationsschicht an die dielektrische Zwischenschicht angrenzend auf einem oberen Ab­ schnitt der Grabenwandung im breiteren unteren Bereich des Grabens ausgebildet wird.

5. Verfahren gemäß Anspruch 4, wobei der flaschenförmige Graben in einem zweistufigen Ätzprozess ausgeführt wird, bei dem zuerst ein Graben mit der Breite des schmäleren oberen Bereichs geätzt wird und dieser Graben dann im unteren Be­ reich ausgeweitet wird.

6. Verfahren gemäß Anspruch 4 oder 5, wobei eine zweite dünne Isolationsschicht an die erste dicke Isolationsschicht angrenzend an der Grabenwandung im schmäleren oberen Bereichs des Grabens ausgebildet wird, wobei die dicke erste Isolationsschicht und die dünne zweite Isolationsschicht im Graben mit einer durchgehenden Oberfläche ausgeführt werden.