WO2003017331A2 - Speicherzelle mit grabenkondensator und vertikalem auswahltransistor und einem zwischen diesen geformten ringförmigen kontaktierungsbereich - Google Patents
Speicherzelle mit grabenkondensator und vertikalem auswahltransistor und einem zwischen diesen geformten ringförmigen kontaktierungsbereich Download PDFInfo
- Publication number
- WO2003017331A2 WO2003017331A2 PCT/DE2002/002559 DE0202559W WO03017331A2 WO 2003017331 A2 WO2003017331 A2 WO 2003017331A2 DE 0202559 W DE0202559 W DE 0202559W WO 03017331 A2 WO03017331 A2 WO 03017331A2
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- trench
- layer
- memory cell
- section
- capacitor electrode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Jib Cranes (AREA)
Abstract
Die obere Kondensatorelektrode (10) des Grabenkondensators ist durch einen rohrförmigen monokristallinen Si-Kontaktierungsbereich (7.1) mit einem epitaktisch aufgewachsenen Source-/Drain-Gebiet (21) des Auswahltransistors (20) verbunden. Die Gateelektrodenschicht (24) weist einen ovalen Umfangsverlauf um den Transistor (20) auf, wobei die ovalen Umfangsverläufe der Gateelektrodenschichten (24) von entlang einer Wortleitung aneinandergereihter Speicherzellen zur Steigerung der Packungsdichte Überlappungsbereiche (24.3) bilden.
Description
Beschreibung
Speicherzelle mit Grabenkondensator und vertikalem Auswahl- transistor und einem zwischen diesen geformten ringförmigen Kontaktierungsbereich
Die Erfindung betrifft eine Speicherzelle nach dem Oberbegriff des Patentanspruchs 1 sowie aus solchen Speicherzellen zusammengesetzten SpeicherZellenanordnungen. Die Erfindung betrifft ferner ein Verfahren zur Herstellung einer Speicherzelle und einer Speicherzellenanordnung.
In Speicherzellenanordnungen mit dynamischem wahlfreien Zugriff werden fast ausschließlich sogenannte Eintransistor- Speicherzellen eingesetzt. Eine Eintransistor-Speicherzelle umfaßt einen Auslese- oder Aus ähltransistor und einen Speicherkondensator. In dem Speicherkondensator ist die Information in Form einer elektrischen Ladung gespeichert, die eine logische Größe, 0 oder 1, darstellt. Durch Ansteuerung des Auslesetransistors über eine Wortleitung kann diese Information über eine Bitleitung ausgelesen werden. Zur sicheren Speicherung der Ladung und gleichzeitigen Unterscheidbarkeit der ausgelesenen Information muß der Speicherkondensator eine Mindestkapazität aufweisen. Die untere Grenze für die Kapazi- tat des Speicherkondensators wird derzeit bei 25 fF gesehen.
Da von Speichergeneration zu Speichergeneration die Speicherdichte zunimmt, muß die benötigte Fläche der Eintransistor- Speicherzelle von Generation zu Generation reduziert werden. Gleichzeitig muß die Mindestkapazität des Speicherkondensators erhalten bleiben.
Bis zur 1-Mbit-Generation wurden sowohl der Auslesetransistor als auch der Speicherkondensator als planare Bauelemente rea- lisiert. Ab der 4-Mbit-Speichergeneration wurde eine weitere Flächenreduzierung der Speicherzelle durch eine dreidimensionale Anordnung von Auslesetransistor und Speicherkondensator
erzielt. Eine Möglichkeit besteht darin, den Kondensator in einem Graben zu realisieren (siehe z.B. K. Yamada et al . , Proc. Intern. Electronic Devices and Materials IEDM 85, S. 702 ff) . Als Elektroden des Speicherkondensators wirken in diesem Fall ein an die Wand des Grabens angrenzendes Diffusionsgebiet sowie eine dotierte Polysiliziumfüllung, die sich im Graben befindet . Die Elektroden des Speicherkondensators sind somit entlang der Oberfläche des Grabens angeordnet. Dadurch wird die effektive Fläche des Speicherkondensators von der die Kapazität abhängt, gegenüber dem Platzbedarf für den Speicherkondensator an der Oberfläche des Substrats, der dem Querschnitt des Grabens entspricht, vergrößert.
Bei den seit der 4-Mbit-Speichergeneration in Serie gefertig- ten Speicherzellen ist die obere Kondensatorelektrode des
Grabenkondensators mit einem horizontalen Auswahltransistor, der oberhalb des Grabenkondensators und seitlich davon versetzt angeordnet ist, über eine Leitungsbrücke aus polykristallinem Silizium elektrisch verbunden. Eine derartige An- Ordnung benötigt jedoch aufgrund des horizontal ausgerichteten Auswahltransistors relativ viel Platz, so daß eine weitere Steigerung der Packungsdichte der Speicherzellen nur noch begrenzt möglich ist.
Seit einiger Zeit wird daher eine andere Variante einer Speicherzelle mit Grabenkondensator vorgeschlagen, bei der der Auswahltransistor als vertikaler MOSFET-Transistor direkt oberhalb des Grabenkondensators angeordnet ist .
In der EP 1 077 487 A2 wird eine DRAM-Speicherzelle mit Grabenkondensator beschrieben, bei welcher in einem unteren Abschnitt eines in einem Halbleitersubstrat geformten Grabens ein Kondensator und in einem oberen Abschnitt des Grabens ein Auswahltransistor geformt ist. Die Kanalregion des Auswahl- transistors erstreckt sich dabei entlang der Seitenwand des Grabens zwischen einem ersten, mit der oberen Kondensatorelektrode des Grabenkondensators gekoppelten Source-/Drain-An-
Schluß und einem zweiten, nahe der Substratoberfläche angeordneten Source-/Drain-Anschluß. Die Gateelektrode befindet sich in dem Graben oberhalb des Kondensators und an der Grenzfläche zur Kanalregion befindet sich eine Gateoxid- schicht. Der Nachteil dieser Anordnung besteht in der relativ großen Kanallänge des Auswahltransistors und der daraus resultierenden schlechten Steuerbarkeit und langsamen Ansprechzeit des Auswahltransistors.
Die US-A-6, 137, 128 offenbart eine Speicherzelle mit einem Grabenkondensator, welcher einen in ein Halbleitersubstrat geformten Graben aufweist, in dessen unterem Grabenbereich eine untere Kondensatorelektrode an einer Wand des Grabens angrenzt und in welchen ein Speicherdielektrikum und eine elektrisch leitende Grabenfüllung aus polykristallinem Silizium als obere Kondensatorelektrode eingebracht sind. Oberhalb des Grabenkondensators ist ein vertikaler MOSFET als Auswahltransistor angeordnet, wobei sowohl das Gate als auch Source, Drain und das Kanalgebiet als ringförmig um eine zen- trale Isolationsschicht umlaufende Regionen gebildet sind. Nachteilig ist somit, daß der Source-Drain-Strom des MOSFET ringförmig aufgefächert wird und daß außerdem ein Isolationskragen (Collar) geformt werden muß, um den unteren Source- /Drain-Bereich des MOSFET von der unteren vergrabenen Konden- satorelektrode des Grabenkondensators zu isolieren.
In der gattungsbildenden EP 0 905 772 A2 ist ebenfalls eine DRAM-Speicherzelle und ein Verfahren zu ihrer Herstellung beschrieben, bei welchem oberhalb eines Grabenkondensators, der mit polykristallinem Silizium als obere Kondensatorelektrode gefüllt ist, ein vertikaler MOSFET als Auswähltransistor geformt wird. Der MOSFET weist ein erstes n-dotiertes Source- /Drain-Gebiet, ein p-dotiertes Kanalgebiet und ein zweites n- dotiertes Source-/Drain-Gebiet auf, die im wesentlichen durch Epitaxie auf dem polykristallinem Silizium der Grabenfüllung abgeschieden werden. Diese Schichtenfolge wird vertikal derart strukturiert, daß sie einen quadratischen Querschnitt
aufweist, und eine die vier Seiten bedeckende und die Schichtenfolge umgebende Gateelektrodenschicht wird auf der Höhe des Kanalgebiets abgeschieden. Ein Nachteil dieses Verfahrens besteht darin, daß der MOSFET im wesentlichen epitaktisch auf dem Poly-Silizium der Grabenfüllung aufgewachsen wird, wodurch Defekte und Korngrenzen in den MOSFET eingebracht werden. Ein weiterer Nachteil besteht darin, daß vor der Herstellung des MOSFET eine vertikale Ätzung in eine das Substrat mit dem Grabenkondensator bedeckende hochdotierte Poly-Siliziumschicht direkt oberhalb des Grabenkondensators durchgeführt und anschließend an den geätzten Seitenwänden unmittelbar das Gateoxid aufgebracht wird, so daß das Gate- oxid keine optimale Qualität aufweist. Ein weiterer Nachteil ist darin zu sehen, daß die Form der das Kanalgebiet umgeben- den Gateelektrode des vertikalen MOSFET keinen optimalen Potentialdurchgriff des Gateelektrodenpotentials durch das Kanalgebiet ermöglicht. Ein weiterer Nachteil besteht darin, daß die dargestellte Speicherzellenanordnung und die Aneinanderreihung der Speicherzellen entlang der durch die Gateelek- troden gebildeten Wortleitung keine hohe Packungsdichte ermöglicht .
Es ist dementsprechend Aufgabe der vorliegenden Erfindung, eine Speicherzelle mit einem Grabenkondensator und einem ver- tikalen Auswahltransistor anzugeben, mit der einerseits eine hohe Speicherdichte ermöglicht werden kann, und bei der andererseits sowohl der Grabenkondensator als auch der Auswahl- transistor mit guten elektrischen Leistungseigenschaften hergestellt werden können.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein verbessertes Verfahren zur Herstellung einer Speicherzelle mit Grabenkondensator und vertikalem Auswahltransistor und einer SpeicherZellenanordnung daraus anzugeben, mit welchem eine entsprechende Speicherzelle mit verbesserten Eigenschaften und eine Speicherzellenanordnung mit höherer Packungsdichte hergestellt werden kann.
Diese Aufgaben werden durch die kennzeichnenden Merkmale der unabhängigen Patentansprüche gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen sind in den Unteransprüchen ange- gebe .
Ein erster Aspekt der vorliegenden Erfindung bezieht sich auf eine Speicherzelle mit einem Grabenkondensator, welcher einen in ein Halbleitersubstrat geformten Graben aufweist, in des- sen unterem Grabenbereich eine untere Kondensatorelektrode an einer Wand des Grabens angrenzt und in welchen ein Speicherdielektrikum und eine elektrisch leitende Grabenfüllung als obere Kondensatorelektrode eingebracht sind, und einem oberhalb des Grabenkondensators angeordneten vertikalen Feldef- fekt-Transistor als Auswahltransistor. Die obere Kondensatorelektrode ist durch einen ihren oberen Endabschnitt u fangs- seitig mindestens teilweise umschließenden Kontaktierungsbe- reich mit einem ersten Source-/Drain-Gebiet des Auswahltransistors verbunden.
Es gibt dabei vorzugsweise keinerlei direkte mechanische und elektrische Verbindung zwischen der oberen Kondensatorelektrode und dem Auswahltransistor, so daß diese Verbindung vorzugsweise ausschließlich durch den Kontaktierungsbereich be- reitgestellt wird.
Die Verbindung des Grabenkondensators und des Auswahltransi- stors durch den umfangsseitigen Kontaktierungsbereich ermöglicht es, den Auswahltransistor mit guter kristalliner Quali- tat und guten elektrischen Leistungseigenschaften herzustellen. Wenn nämlich der Kontaktierungsbereich bevorzugtermaßen aus im wesentlichen monokristallinem dotiertem Halbleitermaterial hergestellt wird, kann der Auswahltransistor darauf durch epitaktisches Wachstum abgeschieden und somit aus einem Halbleitermaterial mit guter kristalliner Qualität gefertigt werden.
Der Kontaktierungsbereich kann vorteilhafterweise derart beschaffen, sein, daß er den oberen Endabschnitt der oberen Kondensatorelektrode, also der elektrisch leitenden Grabenfüllung, ring- oder rohrförmig umfaßt, den oberen Endabschnitt also umfangsseitig vollständig umschließt. Wenn der Kontaktierungsbereich rohrförmig gebildet ist, kann er mit seinem unteren Abschnitt den oberen Endabschnitt der oberen Kondensatorelektrode und mit seinem oberen Abschnitt das Source- /Drain-Gebiet des Auswahltransistors röhr- oder flanschartig umfassen.
Der Terminus ring- oder rohrförmig legt damit keinesfalls einen bestimmten, etwa kreisrunden Rohrquerschnitt fest. Vielmehr kann der Graben in diesem Abschnitt jeden denkbaren Querschnitt aufweisen.
Wie bereits angedeutet wurde, steht die obere Kondensatorelektrode vorzugsweise nicht in direktem mechanischen Kontakt mit dem Source-/Drain-Gebiet des Auswahltransistors. Dies hat seinen Grund darin, daß die die obere Kondensatorelektrode bildende Grabenfüllung meistens durch dotiertes polykristallines Silizium bereitgestellt wird. Bei der Abscheidung der kristallinen Halbleiterschichten des MOSFET-Auswahltran- sistors sollte das epitaktische Wachstum lediglich auf dem monokristallinen Kontaktierungsbereich stattfinden, nicht jedoch zusätzlich auf dem Poly-Silizium der Grabenfüllung. Daher wird auf der Oberfläche des oberen Endabschnitts der Poly-Silizium-Grabenfüllung eine Isolationsschicht, vorzugsweise eine Siliziumoxidschicht (TTO, Trench Top Oxide) abge- schieden.
Aus demselben Grund kann zwischen dem aus monokristallinen Halbleitermaterial gefertigten Kontaktierungsbereich und dem Poly-Silizium des oberen Endabschnitts der oberen Kondensa- torelektrode eine Zwischenschicht angeordnet sein, um zu vermeiden, daß sich Kristalldefekte aus dem Poly-Silizium in den Kontaktierungsbereich fortsetzen. Diese Zwischenschicht darf
aber die elektrische Verbindung zwischen diesen Bereichen nicht behindern, ist also beispielsweise als eine ultradünne Tunnelkontaktschicht, etwa aus Siliziumnitrid, gebildet.
Zwischen dem Kontaktierungsbereich und dem Halbleitersubstrat ist vorzugsweise eine Isolationsschicht, etwa eine Oxidschicht, eingefügt, um einerseits den Kontaktierungsbereich von dem Substrat elektrisch zu isolieren, und um andererseits eine Ausdiffusion des Kontaktierungsbereichs in das Substrat zu vermeiden.
Der Auswahltransistor der Speicherzelle ist ein Feldeffekt- Transistor, welcher einen Schichtaufbau aus der an dem ringförmigen Kontaktierungsbereich angrenzenden ersten Source-/Drain-Schicht, einer Kanalschicht und einer zweiten Source-/Drain-Schicht aufweist. Die Schichtenfolge des Feldeffekt-Transistors kann derart vertikal strukturiert sein, daß sie einen im wesentlichen ovalen Querschnitt aufweist, wobei die Schichtenfolge zumindest im Bereich der Kanalschicht von einer Gateelektrodenschicht mit einem im wesentlichen ovalen Umfangsverlauf und von einer dazwischen befindlichen Gateoxidschicht umgeben ist.
Der Vorteil eines derartig geformten MOSFET-Transistors ist, daß zum einen ein guter Potentialdurchgriff des Gateelektrodenpotentials durch das Kanalgebiet bereitgestellt wird, und daß zum anderen die ovale Form der Gateelektroden dazu benutzt werden kann, um bei einer Speicherzellenanordnung die entlang einer Richtung aneinandergefügten Speicherzellen mög- liehst dicht anzuordnen.
Ein derartiger MOSFET-Transistor kann somit in vorteilhafter Weise bei einer erfindungsgemäßen Speicherzelle als Auswahltransistor verwendet werden. In diesem Fall kann die Schichtenfolge des MOSFET-Transistors beispielsweise auf der TTO-Isolationsschicht und epitaktisch auf dem Kontaktierungsbereich abgeschieden werden.
Bei einer Ausführungsform einer Speicherzelle, die von dem vorbeschriebenen MOSFET-Transistor Gebrauch macht, ist beispielsweise der Grabenkondensator in dem Halbleitersubstrat geformt und auf dem Halbleitersubstrat ist eine Isolations- schicht abgeschieden, innerhalb der die Gateelektrodenschicht geformt ist. Ein Vorteil einer derartigen Konzeption liegt darin, daß nicht wie bei anderen Konzepten zwecks Isolation der einzelnen Speicherzellen voneinander sogenannte STI- Isolationsbereiche (shallow trench isolation) geätzt und mit einem Isolator gefüllt werden müssen.
Bei einer Ausführungsform einer erfindungsgemäßen Speicherzelle, die einen wie oben beschriebenen Auswahltransistor enthält und der Grabenkondensator in dem Halbleitersubstrat geformt und auf dem Halbleitersubstrat eine Isolationsschicht abgeschieden ist, innerhalb der die Gateelektrodenschicht geformt ist, kann beispielsweise der Kontaktierungsbereich bis zu der Grenzfläche zwischen Halbleitersubstrat und Isolationsschicht geführt sein.
Es können weiterhin eine Mehrzahl von Speicherzellen, die jeweils Feldeffekt-Transistoren als Auswahltransistören wie oben beschrieben enthalten, in einer Speicherzellenanordnung zusammengefaßt werden, in welcher eine Anzahl von
Speicherzellen entlang einer Richtung angeordnet sind, bei welchen die Gateelektrodenschichten benachbarter Speicherzellen derart aneinandergefügt sind, daß ihre ovalen Umfangsverläufe in einem Abschnitt einander überlappen und die Gateelektrodenschichten in diesem Abschnitt zusammenfallen.
Diese Anordnung ermöglicht eine dichte Integration von Speicherzellen entlang der genannten Richtung.
Eine solche Anordnung kann weitergebildet werden, indem eine Anzahl Speicherzellen in Form einer Matrix angeordnet und
durch Wort- und Bitleitungen ansteuerbar sind, und die Wortleitung durch Gateelektrodenbereiche von entlang einer von zwei orthogonalen Richtungen angeordneten Speicherzellen gebildet ist, und die Bitleitung in der anderen der zwei ortho- gonalen Richtungen über die Auswahltransistoren verlaufen und jeweils mit deren zweiten Source-/Drain-Schichten elektrisch verbunden sind.
Die Erfindung bezieht sich des Weiteren auf ein Verfahren zur Herstellung einer Speicherzelle, welche einen Grabenkondensator und einen oberhalb des Grabenkondensators angeordneten vertikalen Feldeffekt-Transistor aufweist, wobei das Verfahren die Schritte aufweist :
- Aufbringen einer Isolationsschicht auf einem Halbleiter- Substrat,
- Ausbilden eines sich durch die Isolationsschicht und einen Abschnitt des Substrats erstreckenden Grabens,
- laterales Aufweiten des Substratgrabenabschnitts durch isotropes und/oder anisotropes Ätzen und damit Erzeugen ei- nes im wesentlichen ringförmigen Kontaktierungsbereichs,
- Aufbringen einer Isolationsschicht auf die seitliche Innenwand des Substratgrabenabschnitts,
- epitaktisches Aufwachsen einer den Substratgrabenabschnitt vollständig auffüllenden Halbleiterschicht, - Entfernen der Halbleiterschicht bis auf den ringförmigen Kontaktierungsbereichs,
- Vertiefen des Grabens,
- Bereitstellen einer unteren Kondensatorelektrode, welche im unteren Grabenbereich an einer Wand des Grabens angrenzt, eines Speicherdielektrikums und einer oberen Kondensatorelektrode, mit welcher der Graben bis mindestens zu dem unteren Rand des Kontaktierungsbereichs aufgefüllt wird,
- Elektrisches Kontaktieren der oberen Kondensatorelektrode mit dem Kontaktierungsbereich, - epitaktisches Aufwachsen der Schichtenfolge des Feldeffekt- Transistors auf dem Kontaktierungsbereich und der Isolationsschicht .
Nach dem elektrischen Kontaktieren der oberen Kondensatorelektrode mit dem Kontaktierungsbereich kann auf der oberen Kondensatorelektrode eine Isolationsschicht, eine sogenannte TTO-Schicht (Trench Top Oxide) gebildet werden. Da die obere Kondensatorelektrode oftmals aus Poly-Silizium gebildet wird, kann dadurch ein direkter mechanischer Kontakt zwischen dem Poly-Silizium und dem kristallinen Silizium des Transistors und somit die Fortpflanzung von Kristallfehlern in dieses hinein verhindert werden.
Die Erfindung wird nachfolgend anhand eines Ausführungsbei- spiels der Herstellung einer erfindungsgemäßen Speicherzelle und einer matrixförmigen Speicherzellenanordnung näher erläu- tert. Es zeigen:
Fig.l ein Halbleitersubstrat mit aufgebrachten Ätzmaskenschichten;
Fig.2 die Speicherzelle nach der selektiven Entfernung der in den Graben abgeschiedenen Oxidschicht im Bodenbereich;
Fig.3 die Speicherzelle nach dem epitaktischen Wachstum monokristallinen Siliziums in dem aufgeweiteten Grabenab- schnitt;
Fig.4 die Speicherzelle nach dem Abscheiden einer Oxidschicht auf die Wand des Kontaktierungsbereichs und den Bodenbereich;
Fig.5 die Speicherzelle nach der Vertiefung des Grabens und der Ausbildung des Dielektrikums und der oberen Kondensatorelektrode;
Fig.6 die Speicherzelle nach dem epitaktischen Wachstum der Schichtenfolge des MOSFET;
Fig.7 die Speicherzelle nach der Ausbildung der Gateelektrodenschicht;
Fig.8 die Speicherzelle nach der Kontaktierung mit der Bitleitung;
Fig.9 eine Draufsicht auf eine matrixförmige Speicherzellenanordnung mit Wort- und Bitleitungen.
Die Figuren 1 bis 8 zeigen jeweils einen Querschnitt durch eine zu prozessierende Speicherzelle entlang einer den Graben symmetrisch teilenden Ebene.
Gemäß Fig.l wird auf ein monokristallines Siliziumsubstrat 1 zunächst eine ca. 200 nm dicke STI- (shallow trench isolation) Isolationsschicht 2 aus Si02 abgeschieden, die dazu dient, die fertiggestellten Speicherzellen voneinander zu isolieren, wie noch zu sehen sein wird. Auf diese wird dann eine ca. 100 nm dicke erste Maskenschicht 3 aus SiN und darauf eine zweite Maskenschicht 4 aus Si02 abgeschieden. Diese Schichten dienen als Hartmaskenschichten bei den nachfolgenden Ätzprozessen.
Dann werden mittels konventioneller Photolithographie und Re- sisttechnik Bereiche definiert, in denen Gräben 5 geätzt wer- den sollen. Zunächst wird in diesen Bereichen mit einem ersten Ätzprozeß ein Graben erzeugt, sich durch die STI-Isola- tionsschicht 2 hindurch erstreckt und im Substrat einen ersten Grabenabschnitt 5A erzeugt, der eine Tiefe von ca. 200 nm unterhalb der Hauptoberfläche des Substrats 1 aufweist . Diese Tiefe legt die Länge des später zu erzeugenden Kontak- tierungsabschnitts fest .
Generell weisen die Gräben 5 eine im Querschnitt längliche Form, etwa ein Rechteck von ca. 100 nm x 250 nm Kantenlänge oder ein Oval mit entsprechenden Längs- und Querabmessungen auf. Zumeist sind maskenseitig Rechtecke der angegebenen Dimensionen vorgesehen, wobei sich in der Praxis aufgrund der
geringen Abmessungen ovalförmige Gräben ergeben. Entsprechend der Anordnung der zu erzeugenden Speicherzellen wird eine ma- trixförmige Anordnung derartiger Gräben 5 erzeugt, die voneinander in beiden orthogonalen Richtungen einen Abstand von ca. 100 nm aufweisen.
Anschließend wird der erste Grabenabschnitt 5A durch eine isotrope Ätzung nach allen Seiten um einige 10 n verbreitert, wodurch die Breite des ringförmigen Kontaktierungsab- Schnitts definiert wird. In den so erzeugten Graben 5 wird eine Zwischenlage 6 („Liner") aus Si02 abgeschieden, der in dem Grabenabschnitt 5A die Funktion haben wird, den zu erzeugenden Kontaktierungsbereich von dem Substrat 1 sowohl elektrisch zu isolieren als auch eine Ausdiffusion aus dem Kon- taktierungsbereich in das Substrat 1 zu verhindern. Durch einen anisotropen Ätzprozeß wird die Zwischenlage 6 im Bodenbereich auf einem Abschnitt wieder entfernt, der in etwa den ursprünglichen Dimensionen des Grabens 5 entspricht. Das Ergebnis dieser Verfahrensschritte ist in Fig.2 dargestellt.
In Fig.3 ist dargestellt, wie anschließend durch selektive Epitaxie, etwa durch einen CVD-Prozeß oder dergleichen, eine Siliziumfüllung 7 in dem Grabenabschnitt 5A abgeschieden wird, so daß es diesen vollständig ausfüllt. Da die Silizium- füllung 7 durch Epitaxie auf dem Silizium des Substrats 1 erzeugt wird, kann sie mit einer guten kristallinen Qualität hergestellt werden. Während dieser Abscheidung kann eine in- situ-Dotierung durchgeführt werden, um eine ausreichende elektrische Leitfähigkeit des aus der Siliziumfüllung 7 zu bildenden Kontaktierungsbereichs bereitzustellen. Es kann aber auch das Silizium zunächst nominell undotiert abgeschieden werden und die Dotierung in einem späteren Verfahrens- schritt nachgeholt werden, wie noch zu sehen wird. Das Ergebnis dieser Verfahrensschritte ist in Fig.3 dargestellt.
Durch einen anisotropen Ätzprozeß wird anschließend die epi- taktisch gewachsene Siliziumfüllung 7 in einem Bereich wieder
entfernt, der dem Querschnitt des ursprünglichen Grabens 5 entspricht, so daß ein ringförmiger Kontaktierungsbereich 7.1 aus dotiertem, im wesentlichen monokristallinen Silizium stehenbleibt . Der ringförmige Kontaktierungsbereich weist im vorliegenden Fall einen ovalen Umfangsverlauf auf, da - wie bereits angedeutet - der Graben 5 ovalen Querschnitt aufweist.
Im Anschluß daran wird auf der Innenwand des ringförmigen Kontaktierungsbereichs 7.1 eine ca. 5 nm dicke Oxidations- schicht (Si02) 8 bereitgestellt (abgeschieden oder durch thermische Oxidation erzeugt) , die zum einen als Ätzschutz dient und desweiteren die Funktion hat, den ringförmigen Kontaktierungsbereich 7.1 bei einer später vorzunehmenden Dotie- rung abzuschirmen, um somit eine bereits voreingestellte Dotierung beizubehalten. Die OxidationsSchicht 8 wird im gesamten Graben erzeugt, ist aber nur im Grabenabschnitt 5A dargestellt. Das Ergebnis dieser Verfahrensschritte ist in Fig.4 dargestellt .
Darauf folgend wird durch einen anisotropen Ätzprozeß der Graben 5 vertieft und dabei ein zweiter Grabenabschnitt 5B erzeugt, in dem der Grabenkondensator hergestellt werden soll. Durch eine Dotierung des Siliziumsubstrats 1 in dem zweiten Grabenabschnitt 5B kann dann zunächst in an sich bekannter Weise die untere Kondensatorelektrode (nicht dargestellt) bereitgestellt werden. Falls gewünscht, kann - wie oben bereits angedeutet wurde - mit dieser Dotierung gleichzeitig der Kontaktierungsbereich 7.1 dotiert werden, so daß in Fig.3 die Siliziumfüllung 7 nicht in-situ dotiert werden muß und die Oxidationsschicht 8 dünner ausgeführt oder gänzlich weggelassen werden kann.
Es kann auch die untere Kondensatorelektrode durch Abschei- düng einer metallischen Schicht in den zweiten Grabenabschnitt 5B bereitgestellt werden, wie dies beispielsweise in der DE 199 44 012 beschrieben wurde. Vorzugsweise wird auch
in diesem Fall eine vorherige Dotierung vorgenommen, um einen ohmschen Kontakt zu dem Siliziumsubstrat 1 herzustellen.
Nach der Herstellung der unteren Kondensatorelektrode wird in an sich bekannter Weise in den zweiten Grabenabschnitt 5B als Kondensatordielektrikum eine dielektrische Schicht 9 mit einer Dicke von etwa 5 nm abgeschieden, die Si02 und/oder Si3N4, sowie gegebenenfalls Siliziumoxynitrid oder auch A1203, Ta05 oder Ti02 (ggf. mit Beimischungen von Hafnium und/oder Zirko- nium) enthalten kann.
Dann wird in an sich bekannter Weise die obere Kondensatorelektrode 10 eingebracht. Im einfachsten Fall handelt es sich dabei um dotiertes Poly-Silizium, mit welchem zuerst der Gra- ben vollständig aufgefüllt und anschließend wieder zurückgeätzt wird, so daß es in dem Graben eine Füllhδhe bis etwa in den mittleren Bereich des Kontaktierungsbereichs 7.1 aufweist . Oberhalb davon wird dann die dielektrische Schicht 9 entfernt. Das Ergebnis dieser Verfahrensschritte ist in Fig.5 dargestellt.
Im Anschluß daran wird die Si02-Schicht 4, die im oberen Grabenabschnitt auf den Schichten 2 und 3 befindliche Oxidati- onsschicht 6 und die Oxidationsschicht 8 durch einen Ätz- schritt entfernt. Die SiN-Maskenschicht 3 wird dann - wie in Fig.6 gezeigt ist - durch eine isotrope Ätzung vom Grabenrand gleichmäßig zurückgezogen und gleichzeitig gedünnt. Wie noch zu sehen sein wird, dient dies bereits der Vorbereitung der noch zu erzeugenden Gateelektroden.
Im unteren Abschnitt des Kontaktierungsbereichs 7.1 muß dann dieser zunächst elektrisch leitend mit dem Poly-Silizium der oberen Kondensatorelektrode 10 verbunden werden, da zwischen diesen durch die zuvor erfolgte Entfernung der dazwischen be- findlichen Oxidationsschicht 8 eine Lücke entstanden ist.
Diese Verbindung kann in zwei Varianten realisiert werden. In der dargestellten Variante wird eine nur etwa 0,5 nm dicke
Tunnelkontaktschicht 11 aus SiN auf dem Poly-Silizium erzeugt und anschließend der verbleibende Zwischenraum zwischen dem Kontaktierungsbereich 7.1 und der oberen Kondensatorelektrode 10 durch Abscheiden einer polykristallinen Siliziumschicht und anschließendes Entfernen außerhalb dieses Zwischenraums befüllt. Mit der Tunnelkontaktschicht 11 soll ein direkter mechanischer Kontakt zwischen dem Poly-Silizium der oberen Kondensatorelektrode und dem monokristallinen Silizium des Kontaktierungsbereichs 7.1 und damit die Ausbreitung von Kri- stalldefekten vermieden werden. Falls die Tunnelkontakt- schicht 11 jedoch nicht notwendig sein sollte, kann sie auch weggelassen werden und stattdessen die Verbindung des Kontaktierungsbereichs 7.1 mit der oberen Kondensatorelektrode 10 durch ein Reflow-Verfahren durchgeführt werden, bei welchem durch einen Temperaturbehandlungsschritt Poly-Silizium in den Zwischenraum hineinfließt.
Dann wird auf die Oberfläche der oberen Kondensatorelektrode 10 beispielsweise durch eine HDP-Oxidabscheidung (high den- sity plasma) und anschließende isotrope Rückätzung eine Isolationsschicht 12 (TTO, Trench Top Oxide) aufgebracht. Diese Isolationsschicht 12 ist vorteilhaft, da sie das Poly-Silizium 5B der Grabenfüllung von dem nachfolgend epitaktisch aufzuwachsenden kristallinen Silizium des Transistors trennt und somit verhindert, daß sich Kristalldefekte aus dem PolySilizium in das kristalline Silizium ausbreiten. Die Isolationsschicht 12 kann jedoch gegebenenfalls auch weggelassen werden, wenn die Gefahr einer Beeinträchtigung des darüber befindlichen kristallinen Siliziums nicht besteht. Dies kann beispielsweise der Fall sein, wenn die Grabenfüllung im oberen Bereich nicht aus Poly-Silizium sondern aus einem anderen elektrisch leitfähigen Material gebildet wird.
Mittels selektiver Silizium-Epitaxie wird anschließend der obere Bereich des Grabens gefüllt und dabei der MOSFET-Aus- wahltransistor 20 der Speicherzelle hergestellt. Dabei wird als erstes eine n-dotierte erste Source-/Drain-Schicht 21
aufgewachsen, auf diese dann eine p-dotierte Kanalschicht 22 abgeschieden und auf diese dann schließlich eine n-dotierte zweite Source-/Drain-Schicht 23 aufgebracht. Im Anschluß daran wird der noch verbliebene Rest der Si02-Maskenschicht 4 und der SiN-Maskenschicht 3 entfernt. Das Ergebnis dieser Verfahrensschritte ist in Fig.6 dargestellt.
Ein derartiger Auswahltransistor 20 wird auch als floating- body-Transistor bezeichnet, da er nicht auf einem Substrat mit konstantem elektrischen Potential aufgebaut ist.
Da die Schichtenfolge des Auswahltransistors 20 in den oberen, innerhalb der STI-Isolationsschicht 2 befindlichen Grabenabschnitt geformt wird, weist sie im Querschnitt dieselbe Struktur wie die des geätzten Grabens 5, vorzugsweise also eine ovalförmige Struktur auf.
Im folgenden wird der Auswahltransistor 20 fertig gestellt. Dazu wird zunächst mittels einer anisotropen Ätzung der durch das zuvor erfolgte Zurückziehen der SiN-Schicht 3 freigelegte Abschnitt der STI-Isolationsschicht 2 entfernt und somit Platz für die Gateelektrode 24 geschaffen, wie es in Fig.7 im Ergebnis dargestellt ist. Diese anisotrope Ätzung ist ein selbstjustierter Prozeß, durch die um die Schichtenfolge des Auswahltransistors 20 ein Graben in der STI-Isolationsschicht 2 erzeugt wird, dessen Verlauf dem Querschnitt des anfänglich geätzten Grabens 5 und somit nunmehr dem Querschnitt der freigelegten Schichtenfolge des Auswahltransistors 20 angepaßt ist. Wie bereits mehrfach erwähnt, ist der Umfangsver- lauf dieses durch die anisotrope Ätzung erzeugten Grabens vorzugsweise von länglicher, insbesondere ovaler Form. In dem Fall, indem bereits der ursprünglich geätzte Graben 5 einen im wesentlichen ovalen Querschnitt aufweist, wird also die späterhin in dem Graben zu erzeugende Gateelektrodenschicht 24 mit ovalem Umfangsverlauf hergestellt werden, die an jeder Stelle von der Schichtenfolge des Auswahltransistors 20 gleich beabstandet ist.
Da die STI-Ätzung - wie bereits erwähnt - durch einen selbstjustierten Prozeß erfolgt, entfällt der an dieser Stelle üblicherweise vorgesehene Lithographieschritt mittels der soge- nannten AA-Maske.
Nach der Erzeugung dieses ovalen Grabens wird auf die freigelegte Schichtenfolge des Auswahltransistors 20 eine Gateoxidschicht 25, beispielsweise durch thermische Oxidation er- zeugt. Diese Gateoxidschicht 25 ist ebenfalls in ihrem Um- fangsverlauf an den Querschnitt der freigeätzten Schichtenfolge angepaßt und weist vorzugsweise somit einen ovalen Um- fangsverlauf auf. Der horizontale Schichtabschnitt der Gateoxidschicht 25 auf der Source-/Drainschicht 23 wird an- schließend durch einen Ätzschritt wieder entfernt.
Wie in Fig.9 dargestellt ist, werden die Gräben bei einer ma- trixförmigen Speicheranordnung ferner derart geätzt, daß sich zwischen den ovalen Umfangsverläufen von entlang einer ortho- gonalen Richtung aneinandergefügten Speicherzellen Überlappungsbereiche 24.3 ergeben. Dadurch daß die ovalen Gräben der einzelnen Speicherzellen derart überlappend aneinandergefügt werden, kann eine dichte Aufeinanderfolge und damit eine hohe Integration der Speicherzellen auf dem Chip erzeugt werden. Durch diesen Überlapp entstehen dann auch Linien, die später als Wortleitung für die Speicheradressierung genutzt werden können. Die Wortleitungen schlängeln sich gewissermaßen von einem Grabenbereich zum nächsten um die Transistoren herum. In der Fig.9 sind somit aus der gesamten Speicheranordnung zwei Wortleitungen 24.1 und 24.2 in vertikaler Richtung dargestellt, die von drei Bitleitungen in horizontaler Richtung gekreuzt werden. Unterhalb der Kreuzungspunkte befinden dich die Speicherzellen.
Bei der in Fig.9 dargestellten Anordnung verlaufen Wort- und Bitleitungen exakt orthogonal zueinander und die Speicherzellen benachbarter Wortleitungen 24.1, 24.2 sind exakt auf
gleicher Höhe nebeneinander angeordnet. Eine dazu alternative Anordnung mit noch höherer Packungsdichte sieht vor, daß die Speicherzellen um genau einen halben Abstand gegeneinander höhenversetzt sind, so daß eine Speicherzelle der einen Wort- leitung höhenmäßig zwischen zwei Speicherzellen der benachbarten Wortleitung zu liegen kommt. Infolge dieses Versatzes ist es erforderlich, daß die Bitleitungen nicht mehr orthogonal, sondern in einem schrägen Winkel zu den Wortleitungen verlaufen.
In Fig.9 ist die Querschnittsebene 8-8 angedeutet, entlang der die Darstellung der Fig.8 erzeugt wurde.
Nach der Ätzung der Gräben in die STI-Isolationsschicht 2 wird das Gateoxid 25 erzeugt und anschließend die Gateelektrodenschicht 24 in die Gräben abgeschieden. Als Gateelektrodenschicht 24 kann wahlweise ein reines Polysiliziumgate oder eine Schichtenfolge aus einem Metall und Polysilizium verwendet werden. Mittels chemisch-mechanischem Polieren wird nach Abscheidung der Gateelektrodenschicht 24 das Gateelektrodenmaterial auf der STI-Isolationsschicht 2 entfernt. Die Gateelektrode 24 kann dann noch geringfügig zurückgeätzt werden, um sicherzustellen, daß sie sich nicht mit der oberen Source- /Drain-Schicht 23 des Auswahltransistors überlappt. Das Er- gebnis dieser Verfahrensschritte ist in Fig.7 dargestellt.
/Anschließend wird eine dielektrische Zwischenschicht 13 auf den Transistoren 20 und den Wortleitungen 24.1, 24.2 abgeschieden. In diese werden oberhalb der Speicherzellen Vertie- fungen bis zu der oberen Source-/Drain-Schicht 23 des Auswahltransistors geätzt und in diese ein leitfähiges Material wie Polysilizium abgeschieden, welches nach Abscheidung durch einen CMP-Prozeß rückpoliert wird, so daß geeignete Durchgangskontakte 14 gebildet werden. Darauf können dann Bitlei- tungen 15 in einer Richtung orthogonal zu den Wortleitungen aufgebracht und mit den Durchgangskontakten 14 kontaktiert werden. In Fig.9 sind drei Bitleitungen 15 dargestellt.
Claims
1. Speicherzelle mit
- einem Grabenkondensator, welcher - einen in ein Halbleitersubstrat (1) geformten Graben (5) aufweist, in dessen unterem Grabenbereich (5B)
— eine untere Kondensatorelektrode an einer Wand des Grabens (5) angrenzt und in welchen
- ein Speicherdielektrikum (9) und - eine elektrisch leitende Grabenfüllung als obere Kondensatorelektrode (10) eingebracht sind, und
- einem oberhalb des Grabenkondensators angeordneten vertikalen Feldeffekt-Transistor (20) als Auswahltransistor, d a du r c h ge k e nn z e i c h n e t, dass - die obere Kondensatorelektrode (10) durch einen ihren oberen Endabschnitt umfangsseitig mindestens teilweise umschließenden Kontaktierungsbereich (7.1) mit einem ersten Source-/Drain-Gebiet (21) des Auswahltransistors (20) verbunden ist .
2. Speicherzelle nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, dass
- der Kontaktierungsbereich (7.1) mit seinem unteren Abschnitt den oberen Endabschnitt der oberen Kondensatorelek- trode (10) und mit seinem oberen Abschnitt das Source- /Drain-Gebiet (21) ring- oder rohrförmig umschließt.
3. Speicherzelle nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t, dass - der Kontaktierungsbereich (7.1) im wesentlichen aus monokristallinem dotiertem Halbleitermaterial gebildet ist, und
- das Source-/Drain-Gebiet (21) epitaktisch auf dem Kontaktierungsbereich (7.1) aufgewachsen ist.
4. Speicherzelle nach einem der /Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t, dass - auf dem oberen Endabschnitt der oberen Kondensatorelektrode (10) eine Isolationsschicht (12) abgeschieden ist, und
- das Source-/Drain-Gebiet (21) auf der Isolationsschicht (12) aufgebracht ist.
5. Speicherzelle nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass
- der obere Endabschnitt der oberen Kondensatorelektrode (10) zumindest an seiner Oberfläche durch polykristallines Halb- leitermaterial gebildet ist.
6. Speicherzelle nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass
- der obere Endabschnitt der oberen Kondensatorelektrode (10) zumindest an seiner Oberfläche durch ein metallhaltiges Material gebildet ist.
7. Speicherzelle nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e nn z e i c h n e t, dass - zwischen dem Kontaktierungsbereich (7.1) und dem oberen
Endabschnitt der oberen Kondensatorelektrode (10) eine Tunnelkontaktschicht (11) angeordnet ist.
8. Speicherzelle nach einem der vorhergehenden /Ansprüche, d a du r c h g e k e n n z e i c h n e t, dass
- zwischen dem Kontaktierungsbereich (7.1) und dem umgebenden Halbleitersubstrat (1) eine Isolationsschicht (6) angeordnet ist.
9. Speicherzelle nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass
- die untere Kondensatorelektrode durch eine Dotierung des Halbleitersubstrats (1) bereitgestellt ist.
10. Speicherzelle nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass - der Auswahltransistor (20) die erste Source-/Drain-Schicht (21) , eine Kanalschicht (22) und eine zweite Source-/Drain- Schicht (23) aufweist, wobei
- die Schichtenfolge zumindest im Bereich der Kanalschicht (22) von einer Gateelektrodenschicht (24) mit einem im wesentlichen ovalen Umfangsverlauf und von einer dazwischen befindlichen Gateoxidschicht (25) umgeben ist.
11. Speicherzelle nach Anspruch 10, d a d u r c h g e k e n n z e i c h n e t, dass
- die Schichtenfolge derart vertikal strukturiert ist, daß sie einen im wesentlichen rechteckigen oder ovalen Querschnitt aufweist .
12. Speicherzelle nach Anspruch 10 oder 11, d a du r c h g e k e n n z e i c h n e t, dass
- sie in dem Halbleitersubstrat (1) und einer auf dem Halbleitersubstrat (1) abgeschiedenen Isolationsschicht (2) geformt ist, wobei - die Gateelektrodenschicht (24) innerhalb der Isolations- schicht (2) geformt ist.
13. Speicherzelle nach Anspruch 12 , d a d u r c h g e k e n n z e i c h n e t, dass - der Kontaktierungsbereich (7.1) sich bis zur Grenzfläche zwischen dem Halbleitersubstrat (1) und der Isolations- schicht (2) erstreckt.
14. Speicherzellenanordnung mit - einer Anzahl entlang einer Richtung angeordneter Speicherzellen nach einem der Ansprüche 10 bis 13, bei welchen
- die Gateelektrodenschichten (24) benachbarter Speicherzellen derart aneinandergefügt sind, daß ihre ovalen Umfangs- verläufe in einem Abschnitt (24.3) einander überlappen und die Gateelektrodenschichten (24) in diesem Abschnitt (24.3) zusammenfallen.
15. Speicherzellenanordnung nach Anspruch 14, d a d u r c h g e k e n n z e i c h n e t, dass
- eine Anzahl Speicherzellen in Form einer Matrix angeordnet und durch Wort- (24.1,24.2) und Bitleitungen (15) ansteuer- bar sind, und
- die Wortleitung (24.1, 24.2) durch Gateelektrodenschichten
(24) von entlang einer von zwei orthogonalen Richtungen angeordneten Speicherzellen gebildet ist, und
- die Bitleitung (15) in der anderen der zwei orthogonalen Richtungen über die Auswahltransistoren (20) verlaufen und jeweils mit deren zweiten Source-/Drain-Schichten (23) elektrisch verbunden sind.
16. Verfahren zur Herstellung einer Speicherzelle, welche ei- nen Grabenkondensator und einen oberhalb des Grabenkondensators angeordneten vertikalen Feldeffekt-Transistor (20) aufweist, g e k e n n z e i c hn e t d u r c h die Verfahrensschritte - Aufbringen einer Isolationsschicht (2) auf einem Halbleitersubstrat (1) ,
- Ausbilden eines sich durch die Isolationsschicht (2) und einen Abschnitt des Substrats (1) erstreckenden Grabens (5), - laterales Aufweiten des Substratgrabenabschnitts (5A) durch isotropes und/oder anisotropes Ätzen und damit Erzeugen eines Raums für einen im wesentlichen ringförmigen Kontaktierungsbereichs (7.1),
- Aufbringen einer Isolationsschicht (6) auf die seitliche Innenwand des Substratgrabenabschnitts (5A) ,
- epitaktisches Aufwachsen einer den Substratgrabenabschnitt (5A) vollständig auffüllenden Halbleiterschicht (7) ,
- Entfernen der Halbleiterschicht (7) bis auf den ringförmigen Kontaktierungsbereichs (7.1), - Vertiefen des Grabens (5) ,
- Bereitstellen einer unteren Kondensatorelektrode, welche im unteren Grabenbereich an einer Wand des Grabens (5) an- grenzt, eines Speicherdielektrikums (9) und einer oberen Kondensatorelektrode (10) , mit welcher der Graben (5) bis mindestens zu dem unteren Rand des Kontaktierungsbereichs (7.1) aufgefüllt wird, - Elektrisches Kontaktieren der oberen Kondensatorelektrode (10) mit dem Kontaktierungsbereich (7.1),
- epitaktisches Aufwachsen der Schichtenfolge des Feldeffekt- Transistors (20) auf dem Kontaktierungsbereich (7.1) und oberhalb der oberen Kondensatorelektrode (10) , und - Ausbilden einer Gateelektrodenschicht (24) in der Isolationsschicht (2) .
17. Verfahren nach Anspruch 16, d a d u r c h g e k e n n z e i c h n e t, dass - nach dem elektrischen Kontaktieren der oberen Kondensatorelektrode (10) mit dem Kontaktierungsbereich (7.1) eine Isolationsschicht (12) auf der oberen Kondensatorelektrode (10) ausgebildet wird, wobei anschließend
- die Schichtenfolge des Feldeffekttransistors (20) direkt oberhalb der Isolationsschicht (12) epitaktisch auf dem
Kontaktierungsbereich (7.1) aufgewachsen wird.
18. Verfahren nach Anspruch 16 oder 17, d a d u r c h g e k e n n z e i c h n e t, dass - die Gateelektrodenschicht (24) dadurch hergestellt wird, daß um die Schichtenfolge des Feldeffekt-Transistors (20) herum im wesentliche ovale Gräben in die Isolationsschicht (2) geätzt und mit einem leitfähigen Material gefüllt werden.
19. Verfahren zur Herstellung einer Speicherzellenanordnung mit den Verfahrensschritten
- Herstellen einer Matrix von Speicherzellen nach einem Verfahren der Ansprüche 16 bis 18, - die Gateelektrodenschichten (24) von entlang einer von zwei orthogonalen Richtungen angeordneten Speicherzellen jeweils miteinander zu Wortleitungen (24.1, 24.2) verbunden werden.
20. Verfahren nach Anspruch 19 in Verbindung mit Anspruch 18, d a du r c h g e k e n n z e i c h n e t, dass - die Gateelektrodenschichten (24) benachbarter Speicherzellen derart miteinander verbunden werden, daß ihre ovalen Umfangsverlaufe in einem Abschnitt (24.3) einander überlappen und die Gateelektrodenschichten (24) beider Speicherzellen in diesem Abschnitt (24.3) zusammenfallen.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/486,758 US7268381B2 (en) | 2001-08-14 | 2002-07-12 | Memory cell with trench capacitor and vertical select transistor and an annular contact-making region formed between them |
| JP2003522141A JP4050230B2 (ja) | 2001-08-14 | 2002-07-12 | トレンチキャパシタ、縦型選択トランジスタ、および、それらの間に形成された環状接触領域を備えたメモリーセル、メモリーセル構造体、ならびに、これらの製造方法 |
| KR1020047002145A KR100613927B1 (ko) | 2001-08-14 | 2002-07-12 | 메모리 셀, 메모리 셀 배열물, 메모리 셀 제조 방법 및메모리 셀 배열물 제조 방법 |
| EP02762218A EP1417707A2 (de) | 2001-08-14 | 2002-07-12 | Speicherzelle mit grabenkondensator und vertikalem auswahltransistor und einem zwischen diesen geformten ringförmigen kontaktierungsbereich |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10139827A DE10139827A1 (de) | 2001-08-14 | 2001-08-14 | Speicherzelle mit Grabenkondensator und vertikalem Auswahltransistor und einem zwischen diesen geformten ringförmigen Kontaktierungsbereich |
| DE10139827.1 | 2001-08-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| WO2003017331A2 true WO2003017331A2 (de) | 2003-02-27 |
| WO2003017331A3 WO2003017331A3 (de) | 2003-10-09 |
Family
ID=7695362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/DE2002/002559 WO2003017331A2 (de) | 2001-08-14 | 2002-07-12 | Speicherzelle mit grabenkondensator und vertikalem auswahltransistor und einem zwischen diesen geformten ringförmigen kontaktierungsbereich |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US20040104192A1 (de) |
| EP (1) | EP1417707A2 (de) |
| JP (1) | JP4050230B2 (de) |
| KR (1) | KR100613927B1 (de) |
| DE (1) | DE10139827A1 (de) |
| TW (1) | TWI223439B (de) |
| WO (1) | WO2003017331A2 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108167002A (zh) * | 2018-01-31 | 2018-06-15 | 湖南五新隧道智能装备股份有限公司 | 一种用于拱架施工作业的伸缩臂组 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7309080B2 (en) * | 2003-07-24 | 2007-12-18 | Mein Gary W | Extendable arm for a motor vehicle |
| KR100532509B1 (ko) * | 2004-03-26 | 2005-11-30 | 삼성전자주식회사 | ＳｉＧｅ를 이용한 트렌치 커패시터 및 그 형성방법 |
| US7547945B2 (en) * | 2004-09-01 | 2009-06-16 | Micron Technology, Inc. | Transistor devices, transistor structures and semiconductor constructions |
| US7384849B2 (en) | 2005-03-25 | 2008-06-10 | Micron Technology, Inc. | Methods of forming recessed access devices associated with semiconductor constructions |
| US7282401B2 (en) | 2005-07-08 | 2007-10-16 | Micron Technology, Inc. | Method and apparatus for a self-aligned recessed access device (RAD) transistor gate |
| US7867851B2 (en) | 2005-08-30 | 2011-01-11 | Micron Technology, Inc. | Methods of forming field effect transistors on substrates |
| US7700441B2 (en) | 2006-02-02 | 2010-04-20 | Micron Technology, Inc. | Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates |
| US7602001B2 (en) | 2006-07-17 | 2009-10-13 | Micron Technology, Inc. | Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells |
| US7772632B2 (en) | 2006-08-21 | 2010-08-10 | Micron Technology, Inc. | Memory arrays and methods of fabricating memory arrays |
| US7589995B2 (en) | 2006-09-07 | 2009-09-15 | Micron Technology, Inc. | One-transistor memory cell with bias gate |
| US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| US8072345B2 (en) * | 2008-02-14 | 2011-12-06 | Darren Gallo | Electronic flare system and apparatus |
| EP2133508B2 (de) * | 2008-06-13 | 2015-03-18 | BAUER Maschinen GmbH | Bauarbeitsgerät mit ausfahrbarem Mast und Verfahren zum Betrieb eines solchen Bauarbeitsgerätes |
| JP5248952B2 (ja) * | 2008-08-29 | 2013-07-31 | 株式会社タダノ | ジブ付きクレーン車のジブ格納装置 |
| US8187938B2 (en) * | 2009-04-13 | 2012-05-29 | Hynix Semiconductor Inc. | Non-volatile memory device and method for fabricating the same |
| US9815674B2 (en) * | 2013-02-21 | 2017-11-14 | Manitowoc Crane Companies, Llc | Pin puller for crane connections |
| KR102154075B1 (ko) * | 2013-10-21 | 2020-09-09 | 삼성전자주식회사 | 반도체 소자의 검사 방법 및 반도체 검사 시스템 |
| DE202017101042U1 (de) | 2017-02-24 | 2017-03-24 | Manitowoc Crane Group France Sas | Verbolzungseinheit |
| US10589966B2 (en) | 2017-03-02 | 2020-03-17 | Manitowoc Crane Companies, Llc | Jib coupling system for jib stowage |
| CN110520989B (zh) | 2017-05-08 | 2023-09-29 | 美光科技公司 | 存储器阵列 |
| US10825815B2 (en) | 2017-05-08 | 2020-11-03 | Micron Technology, Inc. | Memory arrays |
| US11043499B2 (en) | 2017-07-27 | 2021-06-22 | Micron Technology, Inc. | Memory arrays comprising memory cells |
| US10181472B1 (en) * | 2017-10-26 | 2019-01-15 | Nanya Technology Corporation | Memory cell with vertical transistor |
| CN110246841B (zh) * | 2018-03-08 | 2021-03-23 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| US10950618B2 (en) | 2018-11-29 | 2021-03-16 | Micron Technology, Inc. | Memory arrays |
| US11665881B2 (en) | 2021-07-30 | 2023-05-30 | Nanya Technology Corporation | Memory device with vertical field effect transistor and method for preparing the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5641694A (en) * | 1994-12-22 | 1997-06-24 | International Business Machines Corporation | Method of fabricating vertical epitaxial SOI transistor |
| EP0905771A2 (de) * | 1997-09-30 | 1999-03-31 | Siemens Aktiengesellschaft | DRAM Zelle mit Grabenkondensator und Verfahren zu deren Herstellung |
| US6144054A (en) * | 1998-12-04 | 2000-11-07 | International Business Machines Corporation | DRAM cell having an annular signal transfer region |
| DE19946719A1 (de) * | 1999-09-29 | 2001-04-19 | Infineon Technologies Ag | Grabenkondensator und Verfahren zu seiner Herstellung |
| US6262448B1 (en) * | 1999-04-30 | 2001-07-17 | Infineon Technologies North America Corp. | Memory cell having trench capacitor and vertical, dual-gated transistor |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US1746109A (en) * | 1929-03-21 | 1930-02-04 | Edwards Lowi | Lifeboat-handling mechanism |
| DE1709504A1 (de) * | 1966-02-26 | 1976-05-13 | Wieger | Teleskopbagger mit um seine laengsachse drehbarem ausleger |
| FR1601845A (de) * | 1968-12-30 | 1970-09-14 | ||
| US3863407A (en) * | 1971-02-13 | 1975-02-04 | Gottwald Kg Leo | Telescopic crane jib |
| US3842985A (en) * | 1972-12-15 | 1974-10-22 | Harnischfeger Corp | Means for extending and retracting crane boom section |
| US3840128A (en) * | 1973-07-09 | 1974-10-08 | N Swoboda | Racking arm for pipe sections, drill collars, riser pipe, and the like used in well drilling operations |
| US5743149A (en) * | 1996-02-26 | 1998-04-28 | Skyjack Equipment Inc. | Articulated telescopic boom having slide-through knuckle |
| CN1213182A (zh) | 1997-09-30 | 1999-04-07 | 西门子公司 | 用于动态随机存取存储器的存储单元 |
| US6137128A (en) * | 1998-06-09 | 2000-10-24 | International Business Machines Corporation | Self-isolated and self-aligned 4F-square vertical fet-trench dram cells |
| DE19844997A1 (de) * | 1998-09-30 | 2000-04-13 | Siemens Ag | Vertikaler Feldeffekttransistor mit innenliegendem Gate und Herstellverfahren |
| DE19942012A1 (de) | 1999-03-02 | 2000-09-28 | Muesing Anton Gmbh Co Kg | Verfahren und Vorrichtung zur Beseitigung von Treibselgut aus dem Bereich eines Deiches |
| US6320215B1 (en) * | 1999-07-22 | 2001-11-20 | International Business Machines Corporation | Crystal-axis-aligned vertical side wall device |
| US6153902A (en) | 1999-08-16 | 2000-11-28 | International Business Machines Corporation | Vertical DRAM cell with wordline self-aligned to storage trench |
| DE19944012B4 (de) * | 1999-09-14 | 2007-07-19 | Infineon Technologies Ag | Grabenkondensator mit Kondensatorelektroden und entsprechendes Herstellungsverfahren |
-
2001
- 2001-08-14 DE DE10139827A patent/DE10139827A1/de not_active Ceased
-
2002
- 2002-02-13 US US10/473,330 patent/US20040104192A1/en not_active Abandoned
- 2002-07-12 KR KR1020047002145A patent/KR100613927B1/ko not_active IP Right Cessation
- 2002-07-12 EP EP02762218A patent/EP1417707A2/de not_active Withdrawn
- 2002-07-12 JP JP2003522141A patent/JP4050230B2/ja not_active Expired - Fee Related
- 2002-07-12 US US10/486,758 patent/US7268381B2/en not_active Expired - Fee Related
- 2002-07-12 WO PCT/DE2002/002559 patent/WO2003017331A2/de not_active Application Discontinuation
- 2002-07-23 TW TW091116370A patent/TWI223439B/zh not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5641694A (en) * | 1994-12-22 | 1997-06-24 | International Business Machines Corporation | Method of fabricating vertical epitaxial SOI transistor |
| EP0905771A2 (de) * | 1997-09-30 | 1999-03-31 | Siemens Aktiengesellschaft | DRAM Zelle mit Grabenkondensator und Verfahren zu deren Herstellung |
| US6144054A (en) * | 1998-12-04 | 2000-11-07 | International Business Machines Corporation | DRAM cell having an annular signal transfer region |
| US6262448B1 (en) * | 1999-04-30 | 2001-07-17 | Infineon Technologies North America Corp. | Memory cell having trench capacitor and vertical, dual-gated transistor |
| DE19946719A1 (de) * | 1999-09-29 | 2001-04-19 | Infineon Technologies Ag | Grabenkondensator und Verfahren zu seiner Herstellung |
Non-Patent Citations (1)
| Title |
|---|
| HYUN-JIN CHO ET AL: "A novel pillar DRAM cell for 4 Gbit and beyond" , VLSI TECHNOLOGY, 1998. DIGEST OF TECHNICAL PAPERS. 1998 SYMPOSIUM ON HONOLULU, HI, USA 9-11 JUNE 1998, NEW YORK, NY, USA,IEEE, US, PAGE(S) 38-39 XP010291127 ISBN: 0-7803-4770-6 Seite 38, Spalte 1, Absatz 3; Abbildung 1 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108167002A (zh) * | 2018-01-31 | 2018-06-15 | 湖南五新隧道智能装备股份有限公司 | 一种用于拱架施工作业的伸缩臂组 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040232466A1 (en) | 2004-11-25 |
| EP1417707A2 (de) | 2004-05-12 |
| KR100613927B1 (ko) | 2006-08-21 |
| US20040104192A1 (en) | 2004-06-03 |
| JP2004538660A (ja) | 2004-12-24 |
| JP4050230B2 (ja) | 2008-02-20 |
| US7268381B2 (en) | 2007-09-11 |
| WO2003017331A3 (de) | 2003-10-09 |
| DE10139827A1 (de) | 2003-03-13 |
| KR20040030962A (ko) | 2004-04-09 |
| TWI223439B (en) | 2004-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2003017331A2 (de) | Speicherzelle mit grabenkondensator und vertikalem auswahltransistor und einem zwischen diesen geformten ringförmigen kontaktierungsbereich | |
| DE4220497B4 (de) | Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung | |
| DE102006062862B4 (de) | Verfahren zum Herstellen von Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden | |
| DE102006016550B4 (de) | Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden und Verfahren zum Herstellen derselben | |
| DE19941148B4 (de) | Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung | |
| DE102005055853A1 (de) | Transistor-Feld für Halbleiterspeicherbauelemente und Verfahren zum Herstellen eines Feldes von Transistoren mit vertikalem Kanal | |
| DE10306281A1 (de) | Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen | |
| DE10141916A1 (de) | MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
| DE2502235A1 (de) | Ladungskopplungs-halbleiteranordnung | |
| DE10228096A1 (de) | Speicherzellenlayout mit Doppelgate-Vertikalarray-Transistor | |
| DE102005036561B3 (de) | Verfahren zur Herstellung einer Verbindungsstruktur | |
| EP0875937A2 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
| DE10234996B4 (de) | Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode | |
| DE10302117B4 (de) | Verfahren zum Herstellen einer Halbleiteranordnung mit Vorsprung und Halbleiteranordnungen mit Vorsprung | |
| EP1161770A1 (de) | Dram-zellenanordnung und verfahren zu deren herstellung | |
| WO2000033383A1 (de) | Dram-zellenanordnung und verfahren zur deren herstellung | |
| EP0917203A2 (de) | Gain Cell DRAM Struktur und Verfahren zu deren Herstellung | |
| EP1522103A1 (de) | Feldeffekttransistor, zugehörige verwendung und zugehöriges herstellungsverfahren | |
| EP1129482B1 (de) | Verfahren zur Herstellung von einer DRAM-Zellenanordnung | |
| WO2003067596A2 (de) | Halbleiterspeicherzelle mit einem graben und einem planaren auswahltransistor und verfahren zu ihrer herstellung | |
| DE10136333A1 (de) | Verfahren zur Herstellung eines Vertikaltransistors in einem Graben sowie Vertikaltransistor | |
| DE10351030B4 (de) | Speicherzelle, DRAM und Verfahren zur Herstellung einer Transistorstruktur in einem Halbleitersubstrat | |
| DE102004013926B4 (de) | Trenchspeicherstruktur und Verfahren zum Ausbilden eines selbstjustierenden Buried-Strap-Kontakts unter Verwendung von dotiertem HDP-Oxid | |
| DE10147120B4 (de) | Grabenkondensator und Verfahren zur Herstellung desselben | |
| DE10233916C1 (de) | Verfahren zur Herstellung eines vertikalen Transistors sowie Halbleiterspeicherzelle mit einem Grabenkondensator und einem zugehörigen vertikalen Auswahltransistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AK | Designated states |
Kind code of ref document: A2 Designated state(s): JP KR Kind code of ref document: A2 Designated state(s): JP KR US |
|
| AL | Designated countries for regional patents |
Kind code of ref document: A2 Designated state(s): DE FR GB IE IT |
|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application | ||
| DFPE | Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101) | ||
| WWE | Wipo information: entry into national phase |
Ref document number: 2002762218 Country of ref document: EP |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 1020047002145 Country of ref document: KR |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 2003522141 Country of ref document: JP |
|
| WWP | Wipo information: published in national office |
Ref document number: 2002762218 Country of ref document: EP |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 10486758 Country of ref document: US |
|
| WWW | Wipo information: withdrawn in national office |
Ref document number: 2002762218 Country of ref document: EP |