-
Die
vorliegende Erfindung betrifft im Allgemeinen das Ausbilden vertikaler,
flacher und leicht dotierter Übergangsschichten
bei vertikalen Transistoren, und insbesondere ein verbessertes Verfahren bzw.
eine verbesserte Struktur zum Ausbilden eines Buried-Strap-Kontakts
mit verringerter Ausdiffusion, wobei gleichzeitig eine ausreichende Überlappung zwischen
dem Buried-Strap-Kontakt und dem Transistorkanal bestehen bleibt.
-
Die
zunehmend kleiner werdenden Strukturgrößen bei Logik- und DRAM-Bauelementen
(dynamic random access memory – dynamischer
Halbleiterspeicher mit wahlfreiem Zugriff) erfordern die Entwicklung
von Verbesserungen. Bei planen Logik- und DRAM-Bauelementen schränken Kurzkanaleffekte die Funktion
des Bauelements ein. Bei DRAM-Speichern mit vertikalen Auswahltransistoren
muss die Ausdiffusion aus dem Buried-Strap-Kontakt aus Isolationsgründen vermindert
werden, jedoch muss gleichzeitig die Anschlussfähigkeit des ausgewählten Transistors
gewährleistet
sein.
-
Um
bei DRAM-Speichern mit vertikalen Auswahltransistoren die Ausdiffusion
aus dem Buried-Strap-Kontakt zu vermindern, wird beispielsweise
in der
US 6,420,750 ein
Opferschichtprozess dargestellt, der es erlaubt, die thermische
Belastung – und
damit die Ausdiffusion – während der
Prozessierung zu reduzieren.
-
Daher
ist es die Aufgabe der vorliegenden Erfindung, einen flachen Buried-Strap-Kontakt
durch Verringerung der Ausdiffusion herzustellen, ohne dabei die
Anschlussfähigkeit
des ausgewählten
Transistors zu verschlechtern.
-
Diese
Aufgabe wird durch eine Trenchspeicherstruktur gemäß Anspruch
1, sowie durch ein Verfahren gemäß Anspruch
7 gelöst.
Bevorzugte Weiterbildungen sind in den abhängigen Ansprüchen angegeben.
-
Die
vorliegende Erfindung stellt eine Trenchspeicherstruktur zur Verfügung, die
ein Substrat mit einem darin ausgebildeten Graben, einen Kondensator
im unteren Grabenbereich, einen in dem Graben oberhalb der Kondensatorelektrode
ausgebildeten leitenden Knotenanschluss, ein oberhalb des leitenden
Anschlusses ausgebildetes Graben-Deckoxid und einen in dem Substrat
an das Graben-Deckoxid angrenzend ausgebildeten, leitfähigen Buried-Strap-Kontakt
umfasst. Das Graben-Deckoxid umfasst eine oberhalb des leitenden
Anschlusses ausgebildete dotierte Graben-Deckoxidschicht und wahlweise
eine undotierte Graben-Deckoxidschicht oberhalb der dotierten Graben-Deckoxidschicht.
-
Die
dotierte Graben-Deckoxidschicht ist mit demselben Dotierungsstoff
dotiert, wie der leitende Buried-Strap-Kontakt. Der Gewichtsprozentanteil
der Dotierung in der dotierten Graben-Deckoxidschicht beträgt weniger
als 1%. Die Struktur umfasst außerdem
eine in dem Graben ausgebildete Gate-Elektrode oberhalb der undotierten
Graben-Deckoxidschicht. Die Graben-Deckoxidschicht isoliert die Gate-Elektrode
von der Kondensatorelektrode.
-
Die
Erfindung stellt außerdem
ein Verfahren zum Ausbilden einer Speichervorrichtung zur Verfügung, in
dem ein Graben strukturiert, ein Kondensatordielektrikum ausgebildet,
ein unterer Grabenbereich mit einem leitenden Kondensatormaterial
aufgefüllt,
ein leitender Knotenanschluss in dem Graben oberhalb der Kondensatorelektrode
eingebracht, ein Graben-Deckoxid
in den Graben auf dem leitenden Anschluss aufgebracht, und die Struktur
zum Ausbilden eines im Substrat an das Graben-Deckoxid angrenzenden
leitenden Buried-Strap-Kontakts
aufgeheizt wird. Das Graben-Deckoxid wird durch Abscheiden einer
dotierten Graben-Deckoxidschicht oberhalb des leitenden Anschlusses
und Ausbilden einer optionalen undotierten Graben-Deckoxidschicht oberhalb
der dotierten Graben-Deckoxidschicht
hergestellt.
-
Das
Verfahren zum Abscheiden der dotierten Graben-Deckoxidschicht umfasst
ein mit hochdichtem Plasma arbeitendes CVD-Verfahren (HDP-CVD). Ferner kann der
Gewichtsprozentanteil von Dotierungen in der dotierten Graben-Deckoxidschicht
weniger als 1% betragen.
-
Um
die vertikale DRAM-Speicherzelle noch kleiner auszugestalten, wird
erfindungsgemäß die laterale
Ausdiffusion des Buried-Strap-Kontakts verringert, um eine Wechselwirkung
zwischen benachbarten DRAM-Speicherzellen zu vermeiden, während gleichzeitig
ein Leitungspfad mit geringem Widerstand zum Kanalbereich des vertikalen
Transistors beibehalten wird. Indem die Wärmebilanz des gesamten Verfahrens
verringert wird, werden erfindungsgemäß Dotierungen aus der dotierten
Graben-Deckoxidschicht
ausdiffundiert und die Ausdiffusion des Buried-Strap-Kontakts verringert.
So werden sowohl laterale, als auch vertikale Ausdiffusionen verringert.
Eine ausreichende Überlappung
zwischen dem Buried-Strap-Kontakt und dem Transistorkanal kann mit
herkömmlichen
Verfahren, die auf der Ausdiffusion aus dem leitenden Grabenmaterial und
dem Knotenanschluss zum Ausbilden des Buried-Strap-Kontakts beruhen,
nicht gewährleistet werden.
Aus diesem Grund wird erfindungsgemäß ein Teil des Graben-Deckoxids
dotiert. Darüber
hinaus wurde das erfindungsgemäße HDP-CVD-Verfahren
zum Aufbringen des Graben-Deckoxids entwickelt, um eine gute Dotierungssteuerung
in dem Oxid zu erreichen und um konsequent diese Struktur zu erhalten.
-
Die
Erfindung wird nun anhand der beigefügten Zeichnungen näher erläutert. Es
zeigen:
-
1 bis 9 schematische
Darstellungen eines in Bearbeitung befindlichen Speicherbauelements;
und
-
10 eine
schematische Darstellung eines fertiggestellten Speicherbauelements.
-
Mit
zunehmender Verkleinerung der Strukturgrößen bei Logik- und DRAM-Speicherbausteinen wird
die Entwicklung flacher Transistorübergänge möglich. Erfindungsgemäß werden
dotierte Oxide (z.B. As, P, usw.) als Dotierungsquellen für Festkörper-Ausdiffusionen
verwendet, wodurch die Herstellung flacher Übergänge ermöglicht wird.
-
In 1 sind
der oberste und der unterste Bereich eines in einer Substratstruktur 22 (z.B.
monokristallines Silizium) ausgebildeten Grabens 24 dargestellt,
wobei die Substratstruktur eine dielektrische obere Kontaktanschlussfläche (z.B.
eine durch CVD- oder PVD-Verfahren ausgebildete Nitridkontaktschicht 23 und
eine thermisch aufgewachsene Oxidkontaktschicht 25) umfasst.
Der Graben 24 kann mittels wohlbekannter Ausbildungs- und
Strukturierungsverfahren ausgebildet werden.
-
Zum
Ausbilden des Kondensators wird eine dünne dielektrische Schicht 26 in
dem Graben 24 aufgebracht oder aufgewachsen. Anschließend wird der
Graben 24 mit einem leitenden Grabenknotenmaterial 20 aufgefüllt, wie
z.B. N+-dotiertes Polysilizium, dessen oberer Bereich von einem
Kragendielektrikum 21 (z.B. Oxid) umgeben ist. Die äußere Elektrode 27 umfasst
das in 1 gezeigte, N-dotierte Siliziumsubstrat 27.
Das leitenden Grabenmaterial 20 und das Kragendielektrikum 21 können mittels
einer Reihe bekannter Verfahren ausgebildet werden. Beispielsweise
kann der Graben mit einem isolierenden Dielektrikum (nicht gezeigt)
beschichtet und dann teilweise mit einer ersten Lage leitfähigen Materials aufgefüllt werden.
Anschließend
kann das Kragendielektrikum 21 (wie z.B. Siliziumdioxid)
aufgebracht werden. Das Kragenoxid wird beispielsweise in einem
anisotropen Trockenätzverfahren,
wie z.B. Reaktives Ionenätzen
(RIE) unter Verwendung eines Gasgemisches, das Anteile von CHF3, Ar, O2, C4F8 und CO enthalten
kann, geätzt.
Die anisotrope Trockenätzung,
oder Seitenwand-Spacer-Ätzung, entfernt
Material in vertikaler Richtung mit einer hohen Ätzrate, in horizontaler Richtung
jedoch mit einer relativ geringen Ätzrate. Bei der hochselektiven
anisotropen Spacer-Ätzung
verbleibt Material auf den Grabenwänden, wird jedoch von den horizontalen
Oberflächen
entfernt. Der Graben 24 wird dann vollständig mit
dem leitfähigen
Material 20 aufgefüllt
und schließlich
zurückgeätzt. Anschließend wird
das Kragendielektrikum 21 auf eine Höhe mit der Oberfläche der zweiten
Polysiliziumlage 20 geätzt.
-
Der
obere Bereich des Kragenoxids 21 wird durch ein selektives Ätzverfahren
entfernt, welches das Oxid 21 auf effektiv abträgt, ohne
das Siliziumsubstrat 22 oder das leitfähige Material 20 wesentlich zu
beeinträchtigen,
wie durch das Bezugszeichen 29 in 2 gezeigt
wird. Anschließend
wird, wie in 3 gezeigt ist, ein leitendes
Knotenanschlussmaterial 30 durch ein gleichmäßiges Abscheidungsverfahren
aufgebracht, durch das die aufgrund der Ätzung des oberen Kragenoxidbereichs 21 entstandenen
Lücken 29 zwischen
dem leitenden Grabenmaterial 20 und den Grabenwänden mit
dem leitenden Knotenanschlussmaterial 30 aufgefüllt werden
können. Überschüssiges leitfähiges Material
wird von der Struktur bis hinunter zur Oberfläche des Polysiliziums 20 entfernt,
wie in 4 dargestellt ist.
-
Das
in 5 gezeigte Bearbeitungsverfahren umfasst die thermische
Ausbildung eines vertikalen Opferoxids 34. Das Opferoxid
dient als Diffusionsbarriere für
die Dotierungen des dotierten Graben-Deckoxids. Durch die thermische
Bearbeitung diffundieren außerdem
Dotierungen aus dem Polysilizium 30 heraus, um die Buried-Strap-Ausdiffusion zu
bilden, welcher ein leitfähiger
Bereich 50 neben dem Polysiliziumanschluss 30 ist.
Ein dotiertes, durch hochdichtes Plasma (HDP) aufgebrachtes Graben-Deckoxid 31,
beispielsweise Tetraethylorthosilikat (TEOS) oder ein ähnliches
Material, wird dann durch ein CVD-Verfah-ren aufgebracht. Der obere Bereich
des dotierten Graben-Deckoxids 31 wird dann unter Verwendung
bekannter selektiver Entfernungsverfahren (z.B. HF-basierte Nassrückät- eine ausreichende
Dicke des dotierten Graben-Deckoxids 31 zurückbleiben
und für
eine angemessene Isolation zwischen der darunter liegenden Kondensatorelektrode 20 und
der Gate-Elektrode,
die im oberen Bereich des Grabens ausgebildet wird, sorgen. Wie der
herausgeschnittene Bereich von 6 zeigt,
umfasst die Erfindung wahlweise die Abscheidung eines undotierten
HDP-Oxids 32 auf dem dotierten Graben-Deckoxid 31.
In einer solchen Ausführungsform, umfasst
das Grabendeckoxid sowohl die erste dotierte Schicht 31,
als auch die undotierte Schicht 32. Der obere Oxidbereich 32 des
Graben-Deckoxids
ist vorzugsweise undotiert, um ein eventuelles Auftreten unerwünschter
Kurzschlüsse
zwischen der Gate-Elektrode 40 und der Kondensatorelektrode 20 zu
vermeiden. Die Dotierung des Graben-Deckoxids 31 wird genau
gesteuert, um eine übermäßige Ausdiffusion
zu begrenzen. Das Grabendeckoxid 31 ist vorzugsweise sehr
leicht mit Arsen oder Phosphor mit Dotierkonzentrationen von weniger
als 1% Gewichtsprozentanteil dotiert.
-
Schichten 31, 32 werden
unter Verwendung eines Verfahrens aufgebracht, durch das es möglich ist,
die Seitenwanddicke des aufgebrachten Oxids gleichmäßig und
dünner
als auf der Bodenfläche
der Struktur auszubilden. Ein Verfahren zum Aufbringen der dotierten
und undotierten Schichten 31, 32 bedient sich
eines speziell abgeänderten
und optimierten HDP-CVD-Verfahrens.
Insbesondere wurde das HDP-CVD-Verfahren im Zusammenhang mit der
vorliegenden Erfindung optimiert, um die Abscheidungsrate durch
eine Verringerung der Gasflussrate eines Silanreaktanten von normalerweise
150 bis 200 auf 10 bis 75 sccm (Standardkubikzentimeter pro Minute)
zu reduzieren. Dickenverhältnisse
der Seitenwände
zur Bodenfläche
von weniger als 1:5 werden durch Verringerung der Plasmavorspannung
erreicht, wodurch die Abscheidung eine größere Rolle als das Sputtern
spielt. Geringere Dotiermengen können durch
eine Veränderung
der Gasflussrate bei der Phosphingaszufuhr auf unter 5 sccm erreicht
werden. Durch dieses Verfahren ist es möglich, die Seitenwanddicke
des aufgebrachten Oxids gleichmäßig und
dünner
als auf der Bodenfläche
der Struktur auszubilden. Herkömmliche
Verfahren zur Abscheidung des Graben-Deckoxids, wie z.B. PECVD-,
LPCVD- und O3-TEOS-CVD-Verfahren
weisen diese Eigenschaften nicht auf.
-
Darüber hinaus
erzeugt dieses HDP-CVD-Verfahren qualitativ hochwertige dünne Schicht
mit geringen Nassätzraten
in Bezug auf thermisches Oxid (< 1:1,3).
Darüber
hinaus ermöglicht
es das Auffüllen
von Grabenstrukturen mit Aspektverhältnissen von bis zu 3,5. Das
Aspektverhältnis
beschreibt das Verhältnis
der Grabentiefe zur Breite der Grabenöffnung. HDP-Verfahren werden für flache Grabenisolationsbereiche
(undotiertes SiO2) und vormetallische Dielektrika
(Phosphorsilikatglas mit Dotieranteilen von 5 bis 8 Atomprozent)
eingesetzt. Herkömmliche
HDP-Verfahren können
jedoch nicht zum Ausbilden des Graben-Deckoxids eingesetzt werden, da
die Abscheidungsrate solch herkömmlicher
Verfahren zu hoch ist, um gesteuert und wiederholt dünne Schicht
von weniger als 100 nm aufbringen zu können. Darüber hinaus ist es bei herkömmlichen HDP-Verfahren
aufgrund des Verhältnisses
von Seitenwand und Bodenfläche
nicht möglich,
die Seitenwände
in einem geeigneten Prozessfenster zu entfernen. Zudem ist die P-Konzentration
des Phosphorsilikatglases viel zu hoch für die angestrebte endgültige Kontaktdotierung.
-
Die
Verwendung von HDP-CVD zum Ausbilden des Graben-Deckoxids (und des
resultierenden selbstjustierenden Buried-Strap-Kontakts) ist ungewöhnlich, da HDP üblicherweise
anders eingesetzt wird und das herkömmliche HDP-Verfahren selbst drastisch
verändert
werden muss, um die Anforderungen an das Grabendeckoxid zu erfüllen. Das
erfindungsgemäße HDP-CVD-Verfahren eignet
sich auch für
andere Anwendungen, in denen geringe Dickenverhältnisse von Seitenwand und
Bodenfläche
und geringe Dotierkonzentrationen erwünscht sind.
-
In 7 ist
gezeigt, dass ein dünnes
Oxid 51 auf den freiliegenden Bereichen des Siliziumsubstrats 22 aufgewachsen
und ein Nitrid 52 aufgebracht wird. In 8 werden
das Nitrid 52 und das Oxid 51 durch eine Rückätzung entfernt,
wobei ausreichend Nitrid 52 verbleibt, um das darunter
liegende Grabendeckoxid 31 zu schützen. In 9 wird
ein vertikaler Gate-Oxid-Isolator 41 durch ein thermisches
Verfahren auf den oberen Grabenwänden
ausgebildet. Anschließend
wird das Nitrid 52 entfernt. Durch dieses thermische Verfahren
wird die dotierte Ausdiffusion des Grabendeckoxids ausdiffundiert,
wodurch sich ein weiterer leitender Buried-Strap-Bereich 60 bildet, der
den ersten leitenden Buried-Strap-Bereich 50 überlappt
und einen durchgängigen
elektrischen Leitungspfad (20, 30, 50 und 60 umfassend)
zur Kondensatorelektrode 20 bildet. Der erste (untere)
leitende Buried-Strap-Bereich 50 grenzt im Wesentlichen an
den Polysilizium-Anschluss 30 an, und der zweite (obere)
leitende Buried-Strap-Bereich 60 grenzt im Wesentlichen
an das Graben-Deckoxid 31 an; es liegt jedoch eine gewisse Überlappung
zwischen dem oberen und dem unteren Buried-Strap-Kontakt (60, 50)
vor.
-
In 10 ist
sowohl das aktive Gate 46, als auch das passive Gate 42 dargestellt.
Das Siliziumsubstrat 22 wurde zum Ausbilden der P-Wanne
dotiert. Das Bezugszeichen 28 kennzeichnet den Transistorkanalbereich,
der sich aus der P-Wannen-Dotierung
ergibt. Die Nitridkontaktschicht 23 und die Oxidkontaktschicht 25 werden
entfernt und auf der Oberfläche
wird eine Kontaktimplantation durchgeführt. Anschließend wird,
wie in 10 gezeigt ist, ein leitendes
Gate-Material 40 (dotiertes
Polysilizium, Metall, Legierung, usw.) in den verbleibenden oberen Grabenbereich
eingebracht. Die Isolationsbereiche 45 werden in der Gate-Elektrode 40 strukturiert
und die Nitriddeckschichten 43 der Gate-Elektrode, die Spacer 44 und
oberen Transistorkontakte (TTC) 47 werden unter Verwendung
wohlbekannter Verfahren ausgebildet. 10 zeigt
eine einzelne Struktur, die im Betrieb Teil eines Speicherzellenfelds
mit ähnlichen
Strukturen wäre.
Die an grenzenden Strukturen sind voneinander durch Isolationsbereiche
getrennt.
-
Strom
und Spannung in der Gate-Elektrode 40 verursachen die Leitfähigkeit
des Kanalbereichs 28, wobei ein Leitungspfad von der Kondensatorelektrode 20 durch
den Polysiliziumanschluss 30, den oberen und den unteren
leitenden Buried-Strap-Kontakt 50, 60,
den Transistorkanal 28 in die P-Wanne 22, die
leitende Kontaktimplantation 55 und letztendlich bis zum
oberen Transistorkontakt 47 verläuft.
-
Das
Graben-Deckoxid 31 erzeugt die dotierte Graben-Deckoxid-Ausdiffusion 60 mit
einem Verfahren bei relativ niedrigen Temperaturen. Darüber hinaus
können
die höheren
Temperaturen, die normalerweile zur Herstellung einer größeren Buried-Strap-Ausdiffusion 50 erforderlich
sind, vermieden werden, da die Buried-Strap-Ausdiffusion 50 im Zusammenhang
mit der vorliegenden Erfindung nicht so groß sein muss. Normalerweise
muss die Buried-Strap-Ausdiffusion 50 so groß ausgebildet
sein, um das Silizium neben dem Graben-Deckoxid leitfähig zu machen.
Durch die erfindungsgemäße dotierte Graben-Deckoxid-Ausdiffusion 60 kann
die Buried-Strap-Ausdiffusion 50 jedoch kleiner sein (wobei thermische
Zyklen mit geringeren Temperaturen eingesetzt werden), indem ein
separater leitender Bereich 60 neben dem Graben-Deckoxid 31 bereitgestellt
wird. Daher kann die Temperatur der thermischen Zyklen (Wärmebilanz)
verringert werden. Im Gegensatz dazu sind für herkömmliche Verfahren, die lediglich
auf der Ausdiffusion aus der Kondensatorelektrode 20 und
dem Knotenanschluss 30 zur Ausbildung des Buried-Strap-Kontakts 50 basieren, wesentlich
höhere
Temperaturen erforderlich, um einen an das Graben-Deckoxid angrenzenden
leitenden Bereich zu erhalten.
-
Wie
oben dargestellt werden für
eine weitere Verkleinerung der vertikalen DRAM-Speicherzelle die
laterale und die vertikale Ausdiffusion 50 aus dem Polysilizium-Anschluss 30 (unter
Verwendung von Wärmezyklen
mit geringeren Temperaturen) ver ringert, um eine Wechselwirkung
zwischen benachbarten DRAM-Speicherzellen
zu vermeiden und gleichzeitig einen Leitungspfad mit geringem Widerstand zum
Kanalbereich des vertikalen Transistors aufrecht zu erhalten. Neben
der Verringerung der Ausdiffusion 50 aus dem leitenden
Anschluss 30, diffundieren erfindungsgemäß Dotierungen 60 aus
der dotierten Graben-Deckoxidschicht 31,
um einen Leitungspfad von der Kondensatorelektrode 20 zum
Kanal 28 zu gewährleisten.
Um eine gute Isolation zwischen den Elektroden 20 und 40 zu
gewährleisten
und eine ausreichende Verfahrenssteuerung für die Oxidabscheidung zur Verfügung zu
stellen, sollte das Graben-Deckoxid 31, 32 eine
gewisse Dicke umfassen (z.B. etwa 30 nm). In Anbetracht der Verfahrenstoleranz
von +/– 10
nm, ist eine ausreichende Überlappung
zwischen dem leitenden Bereich 50 und dem Transistorkanal 28 mit
herkömmlichen
Verfahren nicht sicher gestellt, da diese lediglich auf der Ausdiffusion
aus der Kondensatorelektrode 20 und dem Knotenanschluss 30 beruhen.
Dies ist der Grund warum erfindungsgemäß mindestens ein Teil 31 des Graben-Deckoxids
dotiert ist. Das erfindungsgemäße HDP-CVD-Verfahren
zur Abscheidung des Graben-Deckoxids wurde entwickelt, um eine gute
Dotierungssteuerung im Oxid 31 zu erreichen und um konsequent
diese Struktur zu erhalten.
-
Um
die vertikale DRAM-Speicherzelle noch weiter zu verkleinern, wird
die laterale Ausdiffusion aus dem Buried-Strap-Kontakt verringert, um eine Wechselwirkung
zwischen benachbarten DRAM-Speicherzellen zu vermeiden und gleichzeitig einen
Leitungspfad mit geringem Widerstand zum Kanalbereich des vertikalen
Transistors aufrecht zu erhalten. Indem die Wärmebilanz des gesamten Verfahrens
verringert wird, diffundieren erfindungsgemäß Dotierungen aus der dotierten
Graben-Deckoxidschicht und die Ausdiffusion aus dem Buried-Strap-Kontakt
wird verringert. Auf diese Weise werden sowohl laterale, als auch
vertikale Ausdiffusionen verringert. Ein ausreichendes Überlappen
zwischen dem Buried-Strap-Kontakt und dem Transistorkanal ist mit
den herkömmlichen
Verfahren nicht sicher gestellt, da diese lediglich auf der Ausdiffusion aus
der Kon densatorelektrode und dem Knotenanschluss zur Ausbildung
des Buried-Strap-Kontakts beruhen. Dies ist der Grund warum erfindungsgemäß ein Teil
des Graben-Deckoxids dotiert ist. Zusätzlich wurde das erfindungsgemäße HDP-CVD-Verfahren zur
Abscheidung des Graben-Deckoxids entwickelt, um eine gute Dotierungssteuerung
im Oxid zu erreichen und um konsequent diese Struktur zu erhalten.
-
- 20
- Kondensatorelektrode
- 21
- Kragendielektrikum
- 22
- Siliziumsubstrat
- 23
- Nitridkontaktschicht
- 24
- Graben
- 25
- Oxidkontaktschicht
- 26
- dielektrische
Schicht
- 27
- äußere Elektrode
- 28
- Transistorkanalbereich
- 29
- Lücke
- 30
- leitendes
Knotenanschlussmaterial
- 31
- dotiertes
Graben-Deckoxid
- 32
- undotiertes
Graben-Deckoxid
- 34
- Opferoxid
- 40
- Gate-Elektrode
- 41
- Gate-Oxid-Isolator
- 42
- Passives
Gate
- 43
- Nitriddeckschicht
- 44
- Spacer
- 45
- Isolationsbereiche
- 46
- Aktives
Gate
- 47
- obere
Transistorkontakte (TTC)
- 50
- Buried-Strap-Ausdiffusion
- 51
- Oxid
- 52
- Nitrid
- 55
- leitende
Kontaktimplantation
- 60
- Buried-Strap-Bereich