DE10228547C1 - Verfahren zur Herstellung eines vergrabenen Strap-Kontakts in einer Speicherzelle - Google Patents
Verfahren zur Herstellung eines vergrabenen Strap-Kontakts in einer SpeicherzelleInfo
- Publication number
- DE10228547C1 DE10228547C1 DE10228547A DE10228547A DE10228547C1 DE 10228547 C1 DE10228547 C1 DE 10228547C1 DE 10228547 A DE10228547 A DE 10228547A DE 10228547 A DE10228547 A DE 10228547A DE 10228547 C1 DE10228547 C1 DE 10228547C1
- Authority
- DE
- Germany
- Prior art keywords
- trench
- contact
- trench capacitor
- region
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
- H10B12/373—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate the capacitor extending under or around the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
Erfindungsgemäß wird ein Verfahren zur Herstellung eines vergrabenen Strap-Kontakts zwischen einem Transistor und einem Grabenkondensator (70) in einer Speicherzelle, insbesondere einer DRAM-Speicherzelle, bereitgestellt. In diesem Verfahren dienen die beiden sich gegenüberliegenden Abstandhalter (34, 44) der Gateelektrode (31) und der auf der Grabenisolation (20) der Speicherzelle aufgebrachten Gatebahn (41) als Teil der Maske, die zur Ätzung des Kontaktgrabens (60) verwendet wird und in dem anschließend die vergrabene Brücke (61) des Grabenkondensators (70) erzeugt wird. Dadurch wird die Position der der Gateelektrode zugewandten Seitenwand der Brücke relativ zu der Gateelektrode (31) selbstjustierend erzeugt. Dadurch werden photlithographische Toleranzen bei der Positionierung der Brücke (61) relativ zur Gateelektrode (31) vermieden.
Description
Die vorliegende Erfindung betrifft ein Verfahren zur
Herstellung eines vergrabenen Strap-Kontakts zwischen einem
Transistor und einem Grabenkondensator in einer
Speicherzelle, insbesondere einer DRAM-Speicherzelle.
Speicherzellen mit Grabenkondensatoren werden in
integrierten Schaltungen (ICs), wie beispielsweise Speichern
mit wahlfreiem Zugriff (RAMs), dynamischen RAMs (DRAMs) und
synchronen DRAMs (SDRAMs) eingesetzt. Die ICs verwenden
Kondensatoren typischerweise zum Zwecke der
Ladungsspeicherung. So wird beispielsweise in dynamischen
Schreib-/Lesespeichern mit wahlfreiem Zugriff (DRAMs) der
Ladungszustand des Kondensators zur Repräsentation eines
Datenbits genutzt.
Eine DRAM-Speicherzelle umfaßt darüber hinaus noch einen
so genannten Auswahltransistor, der mit dem Kondensator
elektrisch leitend verbunden ist. Der Auswahltransistor ist
typischerweise ein MOS-Transistor, d. h. er weist ein Source-
und ein Draingebiet auf, die durch ein Kanalgebiet
voneinander getrennt sind. Über dem Kanalgebiet ist eine
Gateelektrode angeordnet, über die der Stromfluß im Kanal
gesteuert werden kann. Zur Ansteuerung der Speicherzelle ist
eines der Source-/Draingebiete (S/D-Gebiete) mit der
Bitleitung und die Gateelektrode mit der Wortleitung des
Speichers verbunden. Das andere S/D-Gebiet ist mit dem
Kondensator verbunden.
Das fortlaufende Bestreben nach Verkleinerung der
Speichervorrichtungen fördert den Entwurf von DRAMs mit
größerer Dichte und kleinerer charakteristischer Größe, d. h.
kleinerer Speicherzellenfläche. Dies könnte durch den Einsatz
kleinerer Komponenten, also auch kleinerer Kondensatoren
ermöglicht werden. Allerdings wird durch eine Verkleinerung
der Kondensatoren auch deren Speicherkapazität erniedrigt,
was sich negativ auf die Funktion der Speicherzelle auswirkt:
Zum einen kann die erforderliche Zuverlässigkeit beim Auslesen des gespeicherten Wertes nicht mehr garantiert werden, zum anderen muß bei DRAMs die Auffrischfrequenz erhöht werden.
Zum einen kann die erforderliche Zuverlässigkeit beim Auslesen des gespeicherten Wertes nicht mehr garantiert werden, zum anderen muß bei DRAMs die Auffrischfrequenz erhöht werden.
Eine Lösung dieses Problems bietet der
Grabenkondensator, bei dem die Kondensatorfläche vertikal in
einem Graben im Substrat angeordnet ist. Diese Anordnung
erlaubt eine relativ große Kondensatorfläche, d. h. eine
ausreichend große Kapazität, bei gleichzeitig geringem
Oberflächenbedarf. Zur Herstellung eines Grabenkondensators
wird zuerst ein Graben in ein Substrat geätzt. Zur Bildung
der ersten Kondensatorelektrode wird dann beispielsweise ein
Dotierstoff in das die Grabenwand umgebende Substratmaterial
eingebracht. Die Grabenwand wird dann mit einem Dielektrikum
ausgekleidet, wobei als Dielektrikum beispielsweise ONO
verwendet werden kann. Anschließend wird der Graben mit einem
elektrisch leitenden Füllmaterial aufgefüllt. Dieses
Füllmaterial bildet die zweite Kondensatorelektrode.
Vorzugsweise ist in einem oberen Bereich des Grabenisolators
ein Isolatorkragen ("collar") ausgebildet, der einen
Leckstrom zur ersten Elektrode hin verhindert. Verfahren zur
Herstellung von Grabenkondensatoren sind beispielsweise in EP 0 491 976 B1
und EP 0 971 414 A1 beschrieben.
Zur Herstellung einer Speicherzelle muß der Kondensator
schließlich noch mit einem S/D-Gebiet des Transistors verbun
den werden, was beispielsweise über einen Strap-Kontakt ge
schehen kann. Der Strap-Kontakt wird typischerweise als
vergrabener Strap-Kontakt ("buried strap") ausgebildet, d. h.
der Kontakt wird unter der oberen Substratoberfläche
hergestellt, da diese Anordnung den Vorteil hat, daß sie
weniger Fläche beansprucht als ein an der Oberfläche
liegender Strap-Kontakt. Somit erleichtert ein vergrabener
Strap-Kontakt eine Verkleinerung der Speicherzelle.
Bei der Herstellung eines solchen vergrabenen Strap-
Kontakts wird auf dem Füllmaterial der zweiten Elektrode im
Graben eine Brücke erzeugt, die typischerweise aus
Polysilizium besteht und einen Teil des Strap-Kontakts
darstellt. In dem an die Brücke angrenzenden Bereich des
einkristallinen Siliziums wird ein dotierter
Diffusionsbereich ausgebildet, der sich bis zu einem S/D-
Gebiet des Transistors erstreckt. Zusammen formen der
Diffusionsbereich und die Brücke den Strap-Kontakt, der eine
elektrisch leitende Verbindung zwischen der zweiten Kondensa
torelektrode und dem S/D-Gebiet des Transistors herstellt.
Verfahren zur Herstellung solcher vergrabener Strap-Kontakte
sind beispielsweise in EP 0 939 430 A2, EP 0 939 435 A1 und
EP 0 971 414 A1 beschrieben.
Wie oben erwähnt, wird typischerweise für das elektrisch
leitende Füllmaterial hochdotiertes Polysilizium verwendet.
Als Dotierstoff eignet sich beispielsweise As, das in einer
Konzentration von 1019 bis 1020 cm-3 in das Polysilizium
eingebracht ist. Durch eine temperaturgesteuerten
Diffusionsschritt kann der Dotierstoff aus dem Füllmaterial
in das Polysilizium der Brücke und von dort aus in das
angrenzende monokristalline Silizium des Substrats
diffundieren und so ein Diffusionsgebiet erzeugen, das eine
ausreichend hohe elektrische Leitfähigkeit besitzt und den
elektrischen Kontakt im Bereich zwischen dem Kondensator und
dem Transistor herstellt.
Damit ein zufrieden stellender Kontakt zwischen dem
Grabenkondensator und dem Transistor hergestellt wird, ist es
erforderlich, dass das Diffusionsgebiet in einem genau
definierten Bereich zwischen der Brücke und der Gateelektrode
erzeugt wird. Dazu wird üblicherweise, nach dem das
Diffusionsgebiet und die Brücke in dem Substrat strukturiert
wurden, die Gateelektrode mittels eines photolithographischen
Verfahrens auf dem Substrat erzeugt. D. h., nach der
Abscheidung der den Gate-Stack bildenden Schichten wird auf
diesen eine Photoresistschicht abgeschieden, durch eine Maske
belichtet und anschließend entwickelt. Dann wird die
Gateelektrode durch eine entsprechende Ätzung strukturiert.
Diese Art der Positionierung der Gateelektrode relativ
zu dem Diffusionsgebiet und der Brücke ist allerdings mit
starken Lage-Toleranzen behaftet, was zu einer zu großen
Überlappung zwischen dem Diffusionsgebiet und der
Gateelektrode und somit zu starken Schwankungen in der
effektiven Kanallänge des Auswahltransistors führen kann,
wodurch dessen Funktion beeinträchtigt werden kann.
Es ist daher eine Aufgabe der vorliegenden Erfindung,
ein verbessertes Verfahren zur Herstellung eines vergrabenen
Strap-Kontakts zwischen einem Transistor und einem
Grabenkondensator in einer Speicherzelle, insbesondere einer
DRAM-Speicherzelle, bereitzustellen. Es ist weiterhin eine
Aufgabe der vorliegenden Erfindung, ein verbessertes
Herstellungsverfahren anzugeben, das sich leicht in einen
bestehenden Fertigungsprozeß einfügen läßt. Darüber hinaus
ist es eine Aufgabe der vorliegenden Erfindung, ein
verbessertes Herstellungsverfahren anzugeben, das eine
Verkleinerung der Speicherzelle zuläßt, ohne die Leistung der
Speicherzelle negativ zu beeinflussen.
Diese Aufgabe wird durch das Verfahren zur Herstellung
eines vergrabenen Strap-Kontakts gemäß dem unabhängigen
Anspruch 1 gelöst. Weitere vorteilhafte Ausgestaltungen,
Ausführungsformen und Aspekte der vorliegenden Erfindung sind
in den abhängigen Ansprüchen, Beschreibung und den
beiliegenden Zeichnungen angegeben.
Erfindungsgemäß wird ein Verfahren zur Herstellung eines
vergrabenen Strap-Kontakts zwischen einem Transistor und
einem Grabenkondensator in einer Speicherzelle, insbesondere
einer DRAM-Speicherzelle, bereitgestellt, dass die folgenden
Schritte umfasst:
- a) in einem Substrat wird ein Grabenkondensator erzeugt, der einen unteren, mit einem ersten dotiertem Füllmaterial gefüllten Bereich mit einer ersten Breite und einem sich daran anschließenden offenen, ungefüllten Bereich aufweist, wobei der ungefüllte Bereich Seitenwände und einen durch das erste dotierte Füllmaterial gebildeten Boden aufweist,
- b) der ungefüllte Bereich des Grabenkondensators wird mit im wesentlichen monokristallinem Silizium gefüllt,
- c) auf der Substratoberfläche werden Gatebahnen erzeugt,
- d) zur Erzeugung des vergrabenen Strap-Kontakts wird ein Kontaktgraben mit einer zweiten Breite mindestens bis zur Tiefe des durch das erste dotierte Füllmaterial gebildeten Bodens geätzt, wobei die Gatebahnen zumindest Teil der zur Ätzung des Kontaktgrabens eingesetzten Maske bilden,
- e) ein zweites Füllmaterial wird in dem Kontaktgraben zur Bildung einer vergrabenen Brücke als Teil des vergrabenen Strap-Kontakts abgeschieden, wobei die vergrabene Brücke in unmittelbaren Kontakt zum ersten dotierten Füllmaterial steht, und
- f) zumindest eine Wärmebehandlung wird durchgeführt, um ein Diffusionsgebiet als Teil des vergrabenen Strap- Kontakts zu erzeugen.
Durch das erfindungsgemäße Verfahren wird es möglich,
das Diffusionsgebiet, welches den Kontakt zwischen dem
Grabenkondensator und dem Auswahltransistor herstellt, mit
einer höheren Lagegenauigkeit und ohne einen zusätzlichen
photolithographischen Schritt zu erzeugen. Dementsprechend
wird die Prozessstabilität erhöht und somit eine bessere
Ausbeute im Gesamtprozess der Speicherzellenherstellung
erzielt. Dadurch, dass die Gatebahnen, insbesondere die
Gatebahn des Auswahltransistors der Speicherzelle, zumindest
einen Teil der Maske zur Definition der Brücke des Strap-
Kontakts bilden, ist der Abstand zwischen Gate-Elektrode und
Brücke genau festgelegt. Dementsprechend können das durch die
Wärmebehandlung zu erzeugende Diffusionsgebiet und die
effektive Kanallänge des Transistors auf einfache Weise
präzise eingestellt werden.
In einer bevorzugten Ausführungsform des
erfindungsgemäßen Verfahrens weisen die Gatebahnen seitliche
Abstandshalter auf. Zur Strukturierung der Abstandhalter der
Gatebahnen bzw. Gateelektroden kann beispielsweise eine
Schicht aus einem entsprechenden Material auf der Oberfläche
des Substrats, auf der die Gatebahnen vorstrukturiert wurden,
abgeschieden werden und durch eine anschließende anisotrope
Ätzung selektiv derart von der Substratoberfläche entfernt
werden, dass lediglich die Seitenwände der Gatebahnen mit dem
zuvor abgeschiedenen Material bedeckt bleiben.
In einer weiteren bevorzugten Ausführungsform des
erfindungsgemäßen Verfahrens wird der ungefüllte Bereich des
Grabenkondensators in Schritt b) mittels eines epitaktischen
Abscheidungsverfahrens, vorzugsweise einem CVD-
Abscheidungsverfahren, mit monokristallinem Silizium gefüllt.
Dazu können herkömmliche Verfahren, die beispielsweise SiCl4,
SiH2Cl2 oder SiH4 als Ausgangsreaktionsgas verwenden und
üblicherweise bei Temperaturen zwischen 900 bis 1250°C
durchgeführt werden, zum Einsatz kommen.
In einer weiteren bevorzugten Ausführungsform der
vorliegenden Erfindung wird vor Schritt b) auf dem Boden des
offenen, ungefüllten Bereichs eine erste Isolationsschicht
aufgebracht. In einer besonders bevorzugten Variante des
erfindungsgemäßen Verfahrens ist die erste Isolationsschicht
eine Siliziumdioxidschicht. Es kann aber auch jedes andere
Material verwendet werden, das eine effektive
Diffusionsbarriere für die in dem ersten Füllmaterial
enthaltenen Dotierstoffe darstellt. Beispielsweise können
auch Siliziumnitrid oder Siliziumoxidnitrid verwendet werden.
Diese Schichten können bevorzugt mittels anisotroper
High Density Plasma (HDP)-Abscheideverfahren selektiv auf den
Boden des offenen, ungefüllten Bereichs abgeschieden werden.
Eine weitere Möglichkeit zur Erzeugung einer
siliziumoxidschicht auf dem Boden des offenen, ungefüllten
Bereichs besteht darin, dass in einem ersten Schritt sowohl
auf dem Boden als auch auf den Seitenwänden eine dünne
Siliziumoxidschicht abgeschieden wird. Anschließend wird über
der dünnen Siliziumoxidschicht erst eine dünne
Polysiliziumschicht und dann eine dünne Siliziumnitridschicht
abgeschieden. Durch anisotropes Ätzen wird anschließend die
Siliziumnitridschicht vom Boden entfernt, auf den
Seitenwänden bleibt sie jedoch stehen. Dann wird das nach
dieser Ätzung am Boden freiliegende Polysilizium durch einen
Oxidationsschritt zu Siliziumoxid oxidiert. Danach wird das
Siliziumnitrid, das darunterliegende Polysilizium sowie die
dünne Siliziumoxidschicht von den Seitenwänden entfernt, so
dass lediglich der Boden des offenen, ungefüllten Bereichs
mit einer Siliziumoxidschicht bedeckt ist.
Dadurch, dass die Isolationsschicht lediglich auf dem
Boden des offenen ungefüllten Bereichs abgeschieden wird,
kann im nachfolgenden Schritt b) der ungefüllte Bereich des
Grabenkondensators mittels eines der oben beschriebenen
epitaktischen Abscheidungsverfahren gefüllt werden.
Durch die Isolationsschicht wird eine Ausdiffusion von
Dotierstoffen aus dem unteren, gefüllten Bereich des
Grabenkondensators in die über der Isolationsschicht
liegenden Bereiche des Substrats verhindert. Die Verwendung
der ersten Isolationsschicht ermöglicht es, dass die zweite
Breite des Kontaktgrabens geringer sein kann als die erste
Breite des gefüllten Bereichs des Grabenkondensators.
Demgemäß ist in einer besonders bevorzugten Variante des
erfindungsgemäßen Verfahrens die zweite Breite des
Kontaktgrabens geringer als die erste Breite des gefüllten
Bereichs des Grabenkondensators. Durch die unterschiedlichen
Breiten des unteren, gefüllten Bereichs des
Grabenkondensators und des Kontaktgrabens bzw. der daraus
gebildeten vergrabenen Brücke, weist der fertige
Grabenkondensator am unteren Ende der vergrabenen Brücke eine
Stufe auf, die durch die erste Isolationsschicht bedeckt ist.
Die erste Isolationsschicht verhindert somit eine horizontale
Ausdiffusion der Dotierstoffe in die oberhalb der Stufe
gelegenen Bereiche des Substrats. Dadurch, dass die fertige
vergrabene Brücke eine geringere Breite als der
Grabenkondensator aufweist, kann der Abstand zwischen dem
Auswahltransistor und dem Grabenkondensator zusätzlich
verringert werden und somit eine laterale Platzersparnis für
die aus Grabenkondensator und Transistor gebildete
Speicherzelle erreicht werden. Somit kann durch das
erfindungsgemäße Verfahren insgesamt eine höhere
Integrationsdichte auf dem Substrat verwirklicht werden.
In einer weiteren besonders bevorzugten Variante des
erfindungsgemäßen Verfahrens ist das erste dotierte
Füllmaterial Polysilizium mit einem Dotierstoff. Als
Dotierstoff für das erste Füllmaterial wird vorzugsweise
Arsen oder Phosphor, vorzugsweise in einer
Dotierkonzentration von 1019 bis 1020 cm-3, verwendet.
Als zweiter Füllstoff wird in einer bevorzugten Variante
des erfindungsgemäßen Verfahrens Polysilizium verwendet. Die
Füllmaterialien können dabei mittels herkömmlicher Verfahren
abgeschieden und gegebenenfalls dotiert werden.
Im Folgenden wird nun eine vorteilhafte Ausführungsform
der vorliegenden Erfindung anhand der beigefügten Zeichnungen
erläutert. Dabei zeigen:
Fig. 1a-e: ausgesuchte Verfahrensschritte einer bevorzugten
Ausführungsform des erfindungsgemäßen Verfahrens.
Fig. 1a zeigt schematisch den oberen Bereich eines in
einem Substrat 10 teilweise strukturierten Grabenkondensators
70. Das Substrat 10 besteht hier aus monokristallinem
Silizium, es können aber auch andere in der Halbleitertechnik
übliche Substratsmaterialien verwendet werden. Der in Fig.
1a gezeigte Grabenkondensator 70 umfasst einen unteren,
gefüllten Bereich 12 der mit dotiertem Polysilizium als
ersten Füllmaterial gefüllt ist. Der gefüllte Bereich 12
bildet in dem fertigen Grabenkondensator 70 die innere
Kondensatorelektrode. Der gefüllte Bereich 12 wird im oberen
Bereich des Grabenkondensators durch einen Isolatorkragen 22
gegenüber dem Substrat 10 isoliert.
Der Isolatorkragen 22 kann beispielsweise aus einer
thermischen Oxidschicht und einer darauf aufgebrachten TEOS-
Schicht aufgebaut sein. Der Isolatorkragen 22 verhindert oder
reduziert zumindest das Auftreten von Leckströmen zwischen
dem Kontaktbereich des Grabenkondensators 70 und der äußeren
Kondensatorelektrode (nicht gezeigt). Die äußere
Kondensatorelektrode kann hierbei durch Einbringen von
Dotierstoff in einem an die Grabenwand angrenzenden Bereich
des Substrats 10 erzeugt werden. Anschließend wird auf die
Grabenwand ein Dielektrikum, z. B. ONO, abgeschieden, wobei
hier Materialien mit hoher Dielektrizitätskonstante bevorzugt
sind. Anschließend wird das erste Füllmaterial abgeschieden
und somit der untere gefüllte Bereich 12 des
Grabenkondensators gebildet.
An den unteren, gefüllten Bereich 12 des
Grabenkondensators schließt sich der offene, ungefüllte
Bereich 14 an. Dieser Bereich 14 weist den durch das erste
Füllmaterial gebildeten Boden 16 sowie die durch die
Grabenisolation 20 (STI: Shallow Trench Isolation) gebildete
Seitenwand 18 und die der Gateelektrode zugewandte Seitenwand
17 auf. Die Grabenisolation 20 kann beispielsweise eine Tiefe
von 0,25 µm aufweisen und dient dazu, die fertige
Speicherzelle von benachbarten Zellen zu isolieren. Der an
den ungefüllten Bereich 14 angrenzenden Bereich des Substrats
10 weist eine obere Oxidschicht 26 auf.
Wie in Fig. 1b dargestellt, wird anschließend auf dem
Boden 16 des ungefüllten Bereichs 14 eine Oxidschicht 29
derart abgeschieden, dass lediglich der Boden bedeckt wird,
die Seitenwände 17 und 18 jedoch ungedeckt bleiben. Die
Oxidschicht wird im vorliegenden Fall mittels eines
anisotropen HDP-Abscheideverfahrens auf dem Boden 16
abgeschieden.
Anschließend wird, wie in Fig. 1c idealisiert
dargestellt, der ungefüllte Bereich 14 mittels eines
epitaktischen CVD-Abscheidungsverfahrens mit monokristallinem
Silizium gefüllt. Danach wird, unter Verwendung herkömmlicher
Verfahren, der Speichertransistor sowie eine oberhalb der
Grabenisolation 20 angeordnete Gatebahn 41 hergestellt. Der
Speichertransistor umfasst die auf dem Substrat 10
aufgebrachte Gateoxidschicht 36, die Source/Drain-Bereiche 51
und 52, sowie die Gatebahn bzw. Gateelektrode 31. Die
Source/Drain-Bereiche 51 und 52 sind über den Kanalbereich 53
getrennt. Die Gateelektrode umfasst eine dem
Grabenkondensator zugewandte erste Gateelektroden-Seitenwand
32 sowie eine dem Grabenkondensator abgewandte zweite
Gateelektroden-Seitenwand 33.
Die Gatebahn 41 umfasst eine dem Grabenkondensator
zugewandte erste Gatebahn-Seitenwand 42 und eine dem
Grabenkondensator abgewandte zweite Gatebahn-Seitenwand 43.
An den jeweiligen Seitenwänden der Gateelektrode 31 oder der
Gatebahn 41 sind die Abstandhalter 34, 35 bzw. 44, 45
angebracht (Fig. 1d).
Nachdem die Gateelektrode 31 und die Gatebahn 41 mit
ihren jeweiligen Abstandhaltern 34, 35 bzw. 44, 45
strukturiert wurden, wird eine vergrabene Brücke 61
strukturiert. Dazu wird in das monokristalline Polysilizium,
dass in den ungefüllten Bereich 14 abgeschieden wurde, der
Kontaktgraben 60 geätzt. Dies geschieht mittels einer
anisotropen Ätzung, bei der die Gateelektrode 31 und die
dazugehörigen Abstandhalter 34 und 35 sowie die Gatebahn 41
mit ihren Abstandhaltern 44 und 45 als Maske für die Ätzung
des Kontaktgrabens 60 dienen. Die Maske kann weitere
Bestandteile umfassend, die beispielsweise die an die äußeren
Abstandhalter 35 bzw. 45 angrenzenden Bereiche des Substrats
abdecken. Diese Bestandteile können beispielsweise durch eine
photolithographische Maske gebildet werden oder durch andere
Hilfschichten, die gegebenenfalls im weiteren Verfahren
wieder entfernt werden können.
Der Kontaktgraben 60 wird mindestens bis zur Tiefe des
Bodens 16 geätzt, um so sicherzustellen, dass ein
ausreichender Kontakt zwischen der inneren
Kondensatorelektrode 12 und der vergrabene Brücke 61
gewährleistet wird. D. h., dass bei der anisotropen Ätzung
des Kontaktgrabens 60 auch ein Teil der Oxidschicht 29
entfernt wird. Dies kann gegebenenfalls durch eine
Veränderung der Ätzbedingungen erreicht werden.
In der in Fig. 1e dargestellten Ausführungsform des
Verfahrens ist die Breite des Kontaktgrabens 60 kleiner
gewählt als die Breite der inneren Kondensatorelektrode 12.
Ein Teil der Oxidschicht 29 sowie der unmittelbar daran
angrenzende Bereich der inneren Kondensatorelektrode 12
bleiben somit nach der Ätzung erhalten und bilden eine Stufe.
Der verbleibende Bereich der Oxidschicht 29 verhindert eine
horizontale Ausdiffusion von Dotierstoffen aus der
Kondensatorelektrode 12 in den über der Stufe gelegenen
Bereich des Substrats 10. Durch die Oxidschicht 29 wird es
somit ermöglicht, dass die Breite des Kontaktgrabens kleiner
sein kann, als die Breite der inneren Kondensatorelektrode
12. Dadurch wird eine laterale Platzersparnis beim
Speicherzellen-Layout erreicht.
Nach der Ätzung des Kontaktgrabens 60 wird dieser zur
Bildung der vergrabene Brücke 61 mit Polysilizium gefüllt und
anschließend mittels der zweiten Oxidschicht 62 nach oben
isoliert. Abschließend wird das Diffusionsgebiet 63 mittels
einer Wärmebehandlung erzeugt und somit der vergrabene Strap-
Kontakt vervollständigt. Durch die Wärmebehandlung kann der
in der inneren Kontaktelektrode 12 enthaltene Dotierstoff
durch das Polysilizium der vergrabene Brücke 61 über die der
Grabenelektrode 31 zugewandten Seitenwand der vergrabenen
Brücke 61 in das angrenzende Substrat 10 ausdiffundieren und
so das Diffusionsgebiet 63 bilden, das den leitenden Kontakt
zwischen dem Source/Drain-Gebiet 52 und der inneren
Kondensatorelektrode 12 herstellt.
Dadurch, dass die Gatebahnen 31 und 41 mit ihren
jeweiligen Abstandhalter 34 und 44 als Maske bei der Ätzung
des Kontaktgrabens 60 dienen, wird die Position der der
Gateelektrode zugewandten Seitenwand der vergrabene Brücke
relativ zu der Gateelektrode 31 selbstjustierend erzeugt.
Durch photolithographische Verfahren bedingte Toleranzen in
der Lage der beiden Elemente der Speicherzelle zueinander
werden somit vermieden.
Claims (11)
1. Verfahren zur Herstellung eines vergrabenen Strap-
Kontakts zwischen einem Transistor und einem
Grabenkondensator in einer Speicherzelle, insbesondere
einer DRAM-Speicherzelle, umfassend die folgenden
Schritte:
- a) in einem Substrat (10) wird ein Grabenkondensator (70) erzeugt, der einen unteren, mit einem ersten dotiertem Füllmaterial gefüllten Bereich (12) mit einer ersten Breite und einem sich daran anschließenden offenen, ungefüllten Bereich (14) aufweist, wobei der ungefüllte Bereich (14) Seitenwände (17, 18) und einen durch das erste dotierte Füllmaterial gebildeten Boden (16) aufweist,
- b) der ungefüllte Bereich (14) des Grabenkondensators (70) wird mit im wesentlichen monokristallinem Silizium gefüllt,
- c) auf der Substratoberfläche werden Gatebahnen (31, 41) erzeugt,
- d) zur Erzeugung des vergrabenen Strap-Kontakts wird ein Kontaktgraben (60) mit einer zweiten Breite mindestens bis zur Tiefe des durch das erste dotierte Füllmaterial gebildeten Bodens (16) geätzt, wobei die Gatebahnen (31, 41) zumindest Teil der zur Ätzung des Kontaktgrabens (60) eingesetzten Maske bilden,
- e) ein zweites Füllmaterial wird in dem Kontaktgraben (60) zur Bildung einer vergrabenen Brücke (61) als Teil des vergrabenen Strap-Kontakts abgeschieden, wobei die vergrabene Brücke (61) in unmittelbaren Kontakt zum ersten dotierten Füllmaterial steht, und
- f) zumindest eine Wärmebehandlung wird durchgeführt, um ein Diffusionsgebiet (63) als Teil des vergrabenen Strap-Kontakts zu erzeugen.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, dass
vor Schritt b) auf dem Boden (16) des offenen,
ungefüllten Bereichs eine erste Isolationsschicht (29)
aufgebracht wird.
3. Verfahren nach Anspruch 2,
dadurch gekennzeichnet, dass
die erste Isolationsschicht (29) eine
Siliziumdioxidschicht ist.
4. Verfahren nach einem der vorherigen Ansprüche,
dadurch gekennzeichnet, dass
die zweite Breite des Kontaktgrabens (60) geringer ist
als die erste Breite des gefüllten Bereichs (12) des
Grabenkondensators.
5. Verfahren nach einem der vorherigen Ansprüche,
dadurch gekennzeichnet, dass
das erste dotierte Füllmaterial Polysilzium mit einem
Dotierstoff ist.
6. Verfahren nach Anspruch 7,
dadurch gekennzeichnet, dass
als Dotierstoff für das erste Füllmaterial As oder P,
vorzugsweise in einer Dotierkonzentration von 1019 bis
1020 cm-3, verwendet wird.
7. Verfahren nach einem der vorherigen Ansprüche,
dadurch gekennzeichnet, dass
als zweiter Füllstoff Polysilizium verwendet wird.
8. Verfahren nach einem der vorherigen Ansprüche,
dadurch gekennzeichnet, dass
die Gatebahnen (31, 41) seitliche Abstandshalter (34,
35, 44, 45) aufweisen.
9. Verfahren nach einem der vorherigen Ansprüche,
dadurch gekennzeichnet, dass
der ungefüllte Bereich (14) des Grabenkondensators (70)
in Schritt b) mittels eines epitaktischen
Abscheideverfahrens mit monokristallinem Silizium
gefüllt wird.
10. Verfahren nach Anspruch 9,
dadurch gekennzeichnet, dass
das epitaktische Abscheidungsverfahren ein CVD-Verfahren
ist.
11. Verfahren nach einem der vorherigen Ansprüche,
dadurch gekennzeichnet, dass
das Substrat eine Grabenisolation (20) umfasst, die
zumindest eine Seitenwand (18) des offenen, ungefüllten
Bereichs (14) des Grabenkondensators (70) bildet.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10228547A DE10228547C1 (de) | 2002-06-26 | 2002-06-26 | Verfahren zur Herstellung eines vergrabenen Strap-Kontakts in einer Speicherzelle |
US10/607,033 US6797562B2 (en) | 2002-06-26 | 2003-06-26 | Method for manufacturing a buried strap contact in a memory cell |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10228547A DE10228547C1 (de) | 2002-06-26 | 2002-06-26 | Verfahren zur Herstellung eines vergrabenen Strap-Kontakts in einer Speicherzelle |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10228547C1 true DE10228547C1 (de) | 2003-10-30 |
Family
ID=28685359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10228547A Expired - Fee Related DE10228547C1 (de) | 2002-06-26 | 2002-06-26 | Verfahren zur Herstellung eines vergrabenen Strap-Kontakts in einer Speicherzelle |
Country Status (2)
Country | Link |
---|---|
US (1) | US6797562B2 (de) |
DE (1) | DE10228547C1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007046557A1 (de) * | 2007-09-28 | 2009-04-02 | Infineon Technologies Austria Ag | Halbleiterstruktur mit verfüllter Ausnehmung |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7316962B2 (en) * | 2005-01-07 | 2008-01-08 | Infineon Technologies Ag | High dielectric constant materials |
US20060151845A1 (en) * | 2005-01-07 | 2006-07-13 | Shrinivas Govindarajan | Method to control interfacial properties for capacitors using a metal flash layer |
US20060151822A1 (en) * | 2005-01-07 | 2006-07-13 | Shrinivas Govindarajan | DRAM with high K dielectric storage capacitor and method of making the same |
US10199359B1 (en) | 2017-08-04 | 2019-02-05 | Sandisk Technologies Llc | Three-dimensional memory device employing direct source contact and hole current detection and method of making the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0939435A1 (de) * | 1998-02-25 | 1999-09-01 | Siemens Aktiengesellschaft | Kontakt zwischen einem monokristallinen Siliziumgebiet und einer polykristallinen Siliziumstruktur und Herstellverfahren für einen solchen Kontakt |
EP0939430A2 (de) * | 1998-02-25 | 1999-09-01 | Siemens Aktiengesellschaft | Herstellverfahren für eine polykristalline Siliziumstruktur |
EP0971414A1 (de) * | 1998-06-15 | 2000-01-12 | Siemens Aktiengesellschaft | Grabenkondensator mit Isolationskragen und vergrabenen Kontakt und entsprechendes Herstellungsverfahren |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0491976B1 (de) * | 1990-12-21 | 2000-10-25 | Siemens Aktiengesellschaft | Verfahren zur Herstellung einer mit Arsen dotierten glatten polykristallinen Siliziumschicht für höchstintegrierte Schaltungen |
US5831301A (en) * | 1998-01-28 | 1998-11-03 | International Business Machines Corp. | Trench storage dram cell including a step transfer device |
US6451648B1 (en) * | 1999-01-20 | 2002-09-17 | International Business Machines Corporation | Process for buried-strap self-aligned to deep storage trench |
DE19946719A1 (de) * | 1999-09-29 | 2001-04-19 | Infineon Technologies Ag | Grabenkondensator und Verfahren zu seiner Herstellung |
DE19957123B4 (de) * | 1999-11-26 | 2006-11-16 | Infineon Technologies Ag | Verfahren zur Herstellung einer Zellenanordnung für einen dynamischen Halbleiterspeicher |
-
2002
- 2002-06-26 DE DE10228547A patent/DE10228547C1/de not_active Expired - Fee Related
-
2003
- 2003-06-26 US US10/607,033 patent/US6797562B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0939435A1 (de) * | 1998-02-25 | 1999-09-01 | Siemens Aktiengesellschaft | Kontakt zwischen einem monokristallinen Siliziumgebiet und einer polykristallinen Siliziumstruktur und Herstellverfahren für einen solchen Kontakt |
EP0939430A2 (de) * | 1998-02-25 | 1999-09-01 | Siemens Aktiengesellschaft | Herstellverfahren für eine polykristalline Siliziumstruktur |
EP0971414A1 (de) * | 1998-06-15 | 2000-01-12 | Siemens Aktiengesellschaft | Grabenkondensator mit Isolationskragen und vergrabenen Kontakt und entsprechendes Herstellungsverfahren |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007046557A1 (de) * | 2007-09-28 | 2009-04-02 | Infineon Technologies Austria Ag | Halbleiterstruktur mit verfüllter Ausnehmung |
Also Published As
Publication number | Publication date |
---|---|
US6797562B2 (en) | 2004-09-28 |
US20040048436A1 (en) | 2004-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3525418C2 (de) | ||
DE102008023622B4 (de) | Verfahren zum Herstellen einer DRAM-Vorrichtung mit einer dielektrischen Gate-Schicht mit mehreren Dicken | |
DE69534870T2 (de) | Verfahren zur Herstellung eines flachen Grabens zur Isolierung von zwei nebeneinanderliegenden tiefen Gräben unter Verwendung eines Silizidierungsprozesses | |
DE19941148B4 (de) | Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung | |
DE3844388A1 (de) | Dynamische direktzugriffspeichereinrichtung | |
DE102004030345A1 (de) | Mehrmulden-Bauelement und Herstellungsverfahren | |
DE102004009597A1 (de) | Verfahren zur Herstellung einer Halbleiterbaugruppe | |
DE102005012112A1 (de) | Ladungsgfangendes Speicherbauelement und Verfahren zur Herstellung | |
DE10141948A1 (de) | Halbleiterspeichervorrichtung und Hersttelungsverfahren dafür | |
EP0971414A1 (de) | Grabenkondensator mit Isolationskragen und vergrabenen Kontakt und entsprechendes Herstellungsverfahren | |
DE102008007002A1 (de) | Substratkontakt für moderne SOI-Bauelemente auf der Grundlage einer tiefen Grabenkondensatorkonfiguration | |
DE102006038532A1 (de) | Halbleiter-Speicherzellenfeld mit selbstjustierenden rückgeätzten Gate-MOS-Transistoren und Verfahren zu dessen Herstellung | |
DE102005036561B3 (de) | Verfahren zur Herstellung einer Verbindungsstruktur | |
EP0875937A2 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE19843641A1 (de) | Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren | |
DE10022696A1 (de) | Herstellungsverfahren einer Halbleitereinrichtung und Halbleitereinrichtung | |
DE10334946B4 (de) | Verfahren zum Ausbilden einer selbstjustierenden Buried-Strap-Verbindung | |
DE10334547B4 (de) | Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist | |
DE102004057181A1 (de) | Verfahren zum Herstellen eines vergrabenen leitenden Anschlusses an einen Grabenkondensator und einer Speicherzelle mit einem solchen Anschluss | |
EP0925607B1 (de) | Verfahren zur herstellung einer dram-zellenanordnung | |
DE102005001904A1 (de) | Halbleiterspeicher, Halbleiterbauteil und Verfahren zu deren Herstellung | |
DE10128193C1 (de) | Ein-Transistor-Speicherzellenanordnung und Verfahren zu deren Herstellung | |
DE10351030B4 (de) | Speicherzelle, DRAM und Verfahren zur Herstellung einer Transistorstruktur in einem Halbleitersubstrat | |
DE4411851C2 (de) | Halbleitervorrichtungen mit Grabenisolierstruktur, die einen Kanal-dotierten Bereich aufweist, und Herstellungsverfahren dafür | |
DE10228547C1 (de) | Verfahren zur Herstellung eines vergrabenen Strap-Kontakts in einer Speicherzelle |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of patent without earlier publication of application | ||
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
8339 | Ceased/non-payment of the annual fee |