DE10158706B4 - Halbleitervorrichtung und Verfahren zu deren Herstellung - Google Patents

Halbleitervorrichtung und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE10158706B4
DE10158706B4 DE10158706A DE10158706A DE10158706B4 DE 10158706 B4 DE10158706 B4 DE 10158706B4 DE 10158706 A DE10158706 A DE 10158706A DE 10158706 A DE10158706 A DE 10158706A DE 10158706 B4 DE10158706 B4 DE 10158706B4
Authority
DE
Germany
Prior art keywords
gate electrode
insulating film
mask
semiconductor device
impurity region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10158706A
Other languages
English (en)
Other versions
DE10158706A1 (de
Inventor
Mitsuo Minato Nissa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Longitude Licensing Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of DE10158706A1 publication Critical patent/DE10158706A1/de
Application granted granted Critical
Publication of DE10158706B4 publication Critical patent/DE10158706B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions

Abstract

Halbleitervorrichtung mit:
wenigstens einer Gate-Elektrode (6), die auf einem Halbleitersubstrat ausgebildet ist mit wenigstens einem Teil mit einer im Querschnitt betrachtet, hinterschnittenen Form;
einem Maskenisolierfilm (7), der auf der Oberfläche wenigstens einer Elektrode ausgebildet ist;
einem Seitenflächenisolierfilm (9), der auf einer Seitenfläche wenigstens einer Gate-Elektrode (6) ausgebildet ist;
einem Seitenwandisolierfilm (8), der auf einer Seitenfläche des Maskenisolierfilms (7) und dem Seitenflächenisolierfilm (9) auf der wenigstens einen Gate-Elektrode (6) ausgebildet ist;
einer ersten Fremdatomregion (3), die in dem Halbleitersubstrat mit wenigstens einer Gate-Elektrode und dem Seitenflächen-Isolierfilm als Maske, und ohne den Seitenwandisolierfilm als Maske ausgebildet ist; und
einer zweiten Fremdatomregion (4), die in dem Halbleitersubstrat mit wenigstens dem Seitenwandisolierfilm als Maske ausgebildet ist, wobei die zweite Fremdatomregion (4) eine höhere Fremdatomkonzentration als die erste Fremdatomregion (3) hat,
dadurch gekennzeichnet, dass
die Gate-Elektrode (6) eine Laminatstruktur hat, die wenigstens eine untere Schicht (6a) und...

Description

  • Die vorliegende Erfindung betrifft allgemein eine Halbleitervorrichtung und ein Verfahren zu deren Herstellung und insbesondere eine Halbleitervorrichtung mit einer Gate-Elektrode mit einem hohen Geometrieverhältnis und einem engen Rastermaß, vorzugsweise einen dynamischen Direktzugriffsspeicher (DRAM).
  • Es bleibt weiterhin ein Ziel bei der Halbleiterherstellung, Vorrichtungen mit immer kleiner werdenden Merkmalen herzustellen. Ein derartiges Merkmal kann eine Transistor-Gate-Länge sein. Wenn Gate-Längen sich immer kleineren Größen annähern, können die Transistoren an der unerwünschten Erzeugung von heißen Trägern leiden, was zu "Kurz-Kanaleffekten" führen kann. Kurz-Kanaleffekte können die Zuverlässigkeit der Transistoren verringern.
  • Eine Lösung, um der verringerten Zuverlässigkeit durch die Kurzkanaleffekte entgegenzutreten, kann ein Reduzieren der elektrischen Feldregion in der Nähe eines Transistor-Drains umfassen. Eine Struktur zum Reduzieren eines derartigen elektrischen Feldes kann einen leicht dotierten Drain (LDD) aufweisen. Eine LDD-Struktur kann zwischen einem Kanal (der unter einem Transistor-Gate liegt) und einer Source-Drain-Region eine Region aufweisen, die eine geringere Fremdatomdichte als die Source-Drain-Region hat. Eine derartige Struktur kann zu einer weniger ernsten oder geringeren Fremdatomdichte als bei Nicht-LDD-Strukturen führen. Dies kann eine Durchstoßspannung und/oder eine Spannung die heißen Trägern widersteht, in einem Transistor anheben, wodurch die Zuverlässigkeit verbessert wird.
  • Die japanischen offengelegten Patentanmeldungen JP 07-266 499 A, JP 09-074 196 A und JP 11-045 995 A offenbaren eine Struktur, die eine LDD-Region enthält. In der offenbarten Struktur können ein Siliziumoxidfilm, ein Siliziumnitridfilm oder ein reoxidiertes, nitriertes Oxid (RNO) auf einer Gate-Elektrodenseitenwand ausgebildet sein.
  • In der japanischen, offengelegten Patentanmeldung JP 07-266 490 A ist auch ein Oxidfilm offenbart, der eine Gate-Elektrode abdeckt. Der Oxidfilm kann die Produktausbeute verbessern, indem ein zerstörter Gate-Oxidfilm im Originalzustand wiederhergestellt wird.
  • Es wird nun auf die 1(a) bis 1(d) Bezug genommen, die eine Reihe von Querschnittsansichten zeigen, welche ein herkömmliches Verfahren zum Herstellen einer Halbleitervorrichtung illustrieren. Das Verfahren gemäß der 1(a) bis 1(d) kann demjenigen entsprechen, das in der japanischen offengelegten Patentanmeldung Nr. JP 07-266 499 A gezeigt ist.
  • Wie aus der 1(a) zu ersehen ist, ist ein Vorrichtungsisolierfilm (nicht dargestellt) auf einem Halbleitersubstrat 1 ausgebildet. Das Substrat 1 kann Silizium vom p-Typ sein. Auf einer Feld-(oder aktiven)-Region kann durch ein thermisches Oxidationsverfahren ein Gate-Oxidfilm 5 gebildet worden sein. Die Feldregion kann von einem Vorrichtungsisolationsfilm umgeben sein, der Siliziumoxid enthalten kann. Danach kann auf dem Gate-Oxid-film 5 durch ein chemisches Dampfabscheidungs-(CVD)-Verfahren mit verringertem Druck Polysilizium ausgebildet werden. Aus dem Polysilizium kann durch bekannte Fotolithographie- und Trockenätz-Techniken eine Gate-Diode 6 ausgebildet werden.
  • Als nächstes, und wie in der 1(b) gezeigt, wird durch eine Wärmebehandlung in einer Sauerstoffatmosphäre ein Oxidfilm (13) ausgebildet, der die Gate-Elektrode (6) abdeckt. Wie zuvor angegeben, kann der Oxidfilm (13) den Gate-Oxidfilm 5, welcher zerstört worden ist, wiederherstellen.
  • Danach wird, wie in der 1(c) gezeigt, die gesamte Oberfläche des Substrats 1 durch eine Ionenimplantationstechnik mit Ionen geringer Dichte implantiert. Die Gate-Elektrode 6 kann eine Implantationsmaske sein. Das Tempern unter vorbestimmten Bedingungen kann zu einer Source-/Drain-Region 3 vom N–-Typ führen.
  • Dann wird, wie in der 1(d) gezeigt, auf der gesamten Oberfläche des Substrats 1 mit CVD-Verfahren mit verringertem Druck, od.dgl., ein Siliziumoxidfilm abgeschieden. Der Siliziumoxidfilm kann dann durch ein anisotropes Trockenätzen zurückgeätzt werden, um den Seitenwand-Oxidfilm 14 auf einer Seitenwand der Gate-Elektrode 6 zu bilden. Dann kann mit der Gate-Elektrode 6 und dem Seitenwand-Oxidfilm 14 als Maske eine Ionenimplantation mit hoher Dichte durchgeführt werden, um die N+-Source/Drain-Region zu bilden.
  • In einer resultierenden Struktur kann eine Region mit niedriger Fremdatomdichte (beispielsweise die N–-Source/Drain-Region 3) ausgebildet werden, die zu einer Gate-Elektrode 6 versetzt ist. Eine derartige Fremdatomregion geringer Dichte kann auch zu einer Gate-Elektrode 6 selbstausrichtend sein, und zwar direkt unter dem Seitenwand-Oxidfilm 14. Gleichzeitig kann an der Außenseite des Seitenwand-Oxidfilms 14 eine Fremdatomregion hoher Dichte (beispielsweise N+-Source/Drain-Region 4) ausgebildet werden.
  • Bei einer herkömmlichen Lösung, wie sie oben beschrieben ist, kann eine Substrat-Region unter einem Ende einer Gateelektrode 6 nicht implantiert sein, und dadurch keinen Teil einer Fremdatomregion mit niedriger Dichte bilden. Dies kann insbesondere dann der Fall sein, wenn ein Seitenflächenfilm, wie beispielsweise ein Oxidfilm und/oder Nitridfilm auf einer Seite einer Gate-Elektrode 6 ausgebildet ist. Ein derartiger Seitenflächenfilm (wie beispielsweise 13), kann Ionen am Eindringen in das Substrat hindern. Somit wird verhindert, daß eine Substratregion, die gegenüber einer Gate-Elektrode 6 versetzt ist, zusammen implantiert wird. Infolgedessen kann eine nicht implantierte Region, eine resultierende Source-/Drain-Region einen höheren Widerstand als er gewünscht ist, haben, was die Geschwindigkeit eines Metalloxidhalbleiter-(MOS)-Transistors ungebührlich verlangsamt.
  • Um das Problem der Offset-Regionen mit hohem Widerstand zu lösen, ist in den japanischen offengelegten Patentanmeldungen JP 09-074 196 A und JP 10-012 747 A ein Verfahren offenbart worden. Das Verfahren zeigt das Ausbilden von N–-Source/Drain-Regionen mit einer Fremdatomimplantation mit geringer Dichte, die einen geneigten Implantationswin kel haben. Das heißt, Fremdatome werden an einer Schräge mit Bezug auf eine Senkrechte eines Substrats, implantiert. Derartige Lösungen durch geneigte Implantation können für gewisse Vorrichtungsmerkmale das Problem lösen, daß die Implantation nahe genug an eine Gate-Elektrode fehlschlägt. Da jedoch die Merkmalsgrößen kleiner werden und/oder geändert werden, sind derartige Verfahren nicht mehr ausreichend.
  • Wenn die Merkmalsgrößen kleiner werden, kann auch die Breite eines Seitenwand-Oxidfilms (wie beispielsweise der bei 14 in der 1(d) gezeigte) ebenfalls kleiner werden. Dies kann wünschenswert sein, um eine Kontaktfläche zu vergrößern. Eine kleinere Seitenwanddicke kann jedoch zu einem kleineren Intervall zwischen einer Kanalregion und einer Region mit höherer Fremdatomdichte der Source-/des Drains, die außerhalb eines Seitenwandoxidfilms ausgebildet ist, führen. Dieses verminderte Intervall kann zu einem Leckagestrom infolge eines starken elektrischen Feldes am Ende eines Gates führen, und dadurch die Datenhaltezeiten, eines Transistors zu verringern.
  • Zusätzlich kann in vielen Fällen eine Gate-Elektrode 6 eine Laminatstruktur haben, die eine Polysiliziumschicht und eine Silizid-Schicht aufweist. Derartige laminierte Gate-Elektroden können eine größere Höhe haben, vergrößern ferner das Geometrieverhältnis (Höhe/Breite) einer Gate-Elektrode. Das vorstehend genannte Problem eines unerwünscht schmalen Intervalls kann für Strukturen mit höherem Geometrieverhältnis auffallender sein.
  • Um die Nachteile der herkömmlichen Lösungen besser verstehen zu können, wird nun ein herkömmliches Herstellungsverfahren für eine Halbleitervorrichtung unter Bezugnahme auf die 2(a) bis 2(e) beschrieben. Die 2(a) bis 2(e) zeigen Ansichten im Schnitt einer Halbleitervorrichtung, die Strukturen mit hohem Geometrieverhältnis hat.
  • Wie als erstes aus der 2(a) zu ersehen ist, wird auf einem Halbleitersubstrat 1 ein Vorrichtungsisolationsfilm 2 ausgebildet. Ein Halbleitersubstrat 1 kann aus einem p-Silizium bestehen od. dgl., und der Vorrichtungsisolationsfilm 2 kann ein Oxid sein. Ein Gate-Isolierfilm 5, der aus Siliziumoxid besteht, kann durch ein thermisches Oxidationsverfahren auf dem Halbleitersubstrat 1 ausgebildet werden. Eine Feldregion, die zwischen den Vorrichungsisolierfilmen 2 liegt, kann durch einen Gate-Isolierfilm 5 abgedeckt werden. Danach wird unter Verwendung eines Plasma-CVD-(PCVD)-Verfahrens od. dgl. ein Polysiliziumfilm 6a und ein Silizidfilm 6b ausgebildet. Dann wird ein Masken-Nitridfilm 15 ausgebildet. Ein Masken-Nitridfilm 15 dient als ein Ätzstopp, der verhindert, daß ein Silizid-film 6b in einem Seitenwand-Zurückätzschritt (weiter unten im einzelnen beschrieben) freigelegt wird. Durch einen Strukturierschritt werden dann der Masken-Nitridfilm 15, der Silizidfilm 6b und der Polysiliziumfilm 6a durchgeätzt, um eine Gate-Elektrode 6 zu bilden. Ein derartiger Strukturierschritt umfaßt die bekannten Fotolithographie- und Trokkenätzschritte.
  • Um zusätzlich eine Gateelektrode 6 während eines Zurückätzschrittes zu schützen, der die Seitenwandoxidschichten bildet, kann der Masken-Nitridfilm 15 auch als Ätzstopp in einer selbstausrichtenden Kontaktstruktur dienen. In einer selbstausrichtenden Kontaktstruktur kann ein Kontaktloch eine Gateelektrode 6 überlappen. Während eines Kontaktlochätzschrittes verhindern die Seitenwandoxidschichten und der obere Masken-Nitridfilm, daß die Gateelektrode 6 freigelegt wird. Um einen derartigen Schutz der Gate-Elektrode 6 sicherzustellen, kann das Masken-Nitrid eine gewisse Mindestdicke haben. Eine derartige Dicke des Maskennitridfilms 15 kann ferner zu dem Geometrieverhältnis der resultierenden Gate-Struktur beitragen.
  • Nunmehr bezugnehmend auf die 2(b) werden freigelegte Teile eines Substrats mit einem Fremdatomion mit einer geringen Dichte implantiert. Die Gate-Elektrode 6 und der Masken-Nitridfilm 15 können als eine Implantationsmaske wirken. Wie durch die Pfeile in der 2(b) gezeigt, kann eine derartige Ionenimplantation eine geneigte Implantation sein (Implantieren mit einem Winkel zu einem Substrat 1). Als ein Ergebnis können die Substratregionen in der Nähe einer Gate-Elektrode 6, die sonst mit einer herkömmlichen nicht geneigten Implantation implantiert werden, mit einem Fremdatomion implantiert werden. Dadurch kann die vorstehend erwähnte Offset-Region mit hohem Widerstand eliminiert werden. Nach einem Glühschritt können die Source-Drain-Regionen vom LDD-Typ mit geringer Dichte gebildet werden. Beispielsweise wird eine N–-Source/Drain-Region 3 gebildet.
  • Nunmehr bezugnehmend auf die 2(c) wird auf der gesamten Oberfläche des Substrats 1 ein Siliziumoxidfilm abgeschieden. Eine derartige Abscheidung kann ein CVD-Verfahren mit vermindertem Druck, od.dgl., sein. Der resultierende Siliziumoxidfilm wird dann mit anisotropem Trockenätzen zurückgeätzt, um den Seitenwand-Oxidfilm 14 auf der Seitenwand der Gateelektrode 6 und den Maskennitridfilm 15 zu bilden. Hierbei ist anzumerken, daß in einem derartigen Zurückätzschritt ein Maskennitridfilm 15 als ein Ätzstopp dienen kann, um eine Gate-Elektrode 6 vor dem Freilegen zu schützen.
  • Nunmehr bezugnehmend auf die 2(d) werden die freiliegenden Teile des Substrats mit einem Fremdatomion mit hoher Dichte implantiert. Die Gate-Elektrode 6, der Maskennitridfilm 15 und der Seitenwand-Oxidfilm 14 dienen als Implantationsmasken. Nach einem Glühschritt können Source-Drain-Regionen mit hoher Dichte gebildet werden. Beispielsweise wird eine N+-Source/Drain-Region 4 gebildet.
  • Nunmehr bezugnehmend auf die 2(e) wird zwischen benachbarten Seitenwand-Oxidfilmen 14 ein Kontaktstopfen 10 gebildet. Auf dem Kontaktstopfen kann ein Zwischenisolierfilm, wie beispielsweise ein Borphosphorsilikatglas-(BPSG)-Film 11 ausgebildet werden. In dem BPSG-Film 11 können Kontaktlöcher ausgebildet werden und in derartigen Kontaktlöchern kann ein Leiter ausgebildet werden. In der 2(e) werden in einem BPSG-Film 11 ein Bitkontaktloch 12a und ein kapazitives Kontaktloch 12b gebildet. Auf diese An und Weise kann eine Halbleitervorrichtung teilweise fertiggestellt werden.
  • Die vorstehend beschriebene Lösung zeigt wie Fremdatomregionen mit niedriger Dichte in der Nähe des Endes einer Gate-Elektrode 6 mit einer schrägen Implantation gebildet werden können. Gleichzeitig kann jedoch die Dicke des Seitenwand-Oxidfilms 14 verringert werden, um eine ausreichende Fläche zwischen einem Kontaktstopfen 10 und der N+-Source-Drain-Region 3 und/oder infolge eines hohen Geometrieverhältnisses der Gate-Elektrode 6 sicherstellen. Als ein Ergebnis und wie in der 2(e) gezeigt, kann ein Ab stand zwischen einem Kontaktstopfen 10 und dem Ende der Gateelektrode 6 (als "schmales Intervall") gezeigt, klein werden. Diese Reduktion der Intervallgröße kann zu einer Verschlechterung der Datenhaltecharakteristika eines resultierenden Transistors infolge von Leckagestrom führen.
    •
  • Es wäre wünschenswert, auf irgendeine Weise zu verhindern, daß die Datenhaltecharakteristika eines Transistors infolge von verringerter Größe des Intervalls zwischen einem Kontaktstopfen und dem Ende der Gate-Elektrode verschlechtert werden.
  • Aus der US 58 77 530 A ist es bekannt, eine Gate-Elektrode in hinterschnittener Form herzustellen, um unterschiedlich stark dotierte Gebiete und damit einen reduzierten Widerstand zu erhalten.
  • Zum Vermeiden der oben erwähnten Nachteile weist die Erfindung die Merkmale der unabhängigen Ansprüche 1 und 8 auf.
  • Vorteilhafte Ausführungsformen ergeben sich aus den Unteransprüchen.
    •
  • Die 1(a) bis 1(d) sind Ansichten im Schnitt eines Teils einer Halbleitervorrichtung, die ein herkömmliches Herstellverfahren zeigen;
  • 2(a) bis 2(e) sind Ansichten im Schnitt eines Teils einer Halbleitervorrichtung, die ein weiteres herkömmliches Herstellungsverfahren zeigen;
  • 3 ist eine Ansicht im Schnitt der Konstruktion einer Halbleitervorrichtung gemäß einer Ausführungsform;
  • 4(a) bis 4(e) sind Ansichten im Schnitt, die ein Herstellungsverfahren einer Vorrichtung wie die in 3 gezeigt, zeigen;
  • 5 ist eine graphische Darstellung der Beziehung zwischen einer Oxidfilmdicke und einer Filmausbildungstemperatur; und
  • 6 ist eine graphische Darstellung der Beziehung zwischen einem Implantationswinkel für eine Fremdatomimplantation mit niedriger Dichte gemäß der vorliegenden Erfindung und der Datenhalterate eines Transistors.
  • Es werden nun verschiedene Ausführungsformen unter Bezugnahme auf eine Anzahl von Figuren beschrieben.
  • Bezugnehmend auf 3 wird nun die Konstruktion einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung beschrieben. Gemäß der gezeigten Ausführungsform könnte eine Halbleitervorrichtung gemäß der vorliegenden Erfindung eines oder mehrere der folgenden Merkmale aufweisen.
  • Ein Merkmal einer Halbleitervorrichtung gemäß der Erfindung ist eine Gate-Elektrode 6 mit einer besonderen Struktur. Eine derartige Gate-Elektrode 6 weist eine Laminatstruktur mit einer unteren Schicht 6a und einer oberen Schicht 6b auf Gemäß einer Lösung kann die untere Schicht 6a polykristallines Silizium (Polysilizium) enthalten, während die höhere Schicht 6b ein Wolframsilizid enthält. Eine derartige Gate-Elektrode 6 wird und bearbeitet daß sie eine hinterschnittene Form hat, wobei wenigstens ein Teil der unteren Schicht 6a eine schmalere Breite als die höhere Schicht 6b hat.
  • Ein weiteres Merkmal der Halbleitervorrichtung gemäß einer Ausführungsform kann einen Maskierfilm 7 auf der Gateelektrode 6 umfassen, der aus Siliziumdioxid gebildet ist. Dies kann gegenüber den herkömmlichen Lösungen variieren, die auf der Gateelektrode einen Siliziumnitridfilm ausgebildet haben.
  • Ein weiteres Merkmal einer Halbleitervorrichtung gemäß der Erfindung ist ein, Seitenflächenisolierfilm 9, der auf einer Seite der Gateelektrode 6 ausgebildet ist. Ein derartiger Seitenflächenisolierfilm 9 kann ein Hochtemperatur-Oxidfilm sein, der durch eine thermische Oxidation mit hoher Temperatur bei vorbestimmten Temperaturbedingungen ausgebildet worden ist. Der Seitenflächenisolierfilm 9 weist der Seite der höheren Schicht 6b (beispielsweise der Wolframsilizidschicht) eine größere Dicke als an der unteren Schicht 6a (beispielsweise der Polysiliziumschicht) auf.
  • Ein weiteres Merkmal einer Halbleitervorrichtung gemäß der Erfindung ist eine, Fremdatomregion die im Substrat ausgebildet sind. Durch eine geneigte Ionenimplantation wird eine Fremdatomregion 3 mit geringer Fremdatomdichte ausgebildet. Eine derartige Region kann eine N–-Source/Drain-Region 3 sein. Mit wenigstens dem Seitenwandisolierfilm 8 als Maske ist eine Fremdatomregion 4 mit hoher Fremdatomdichte im Halbleites Substrat ausgebildet, Eine derartige Region kann eine N+-Source-Drain-Region sein.
  • Wie weiterhin in der 3 gezeigt, kann die Halbleitervorrichtung einen Kontaktstopfen 10 aufweisen, der zwischen benachbarten Seitenwandisolierfilmen 8 liegt und mit dem Substrat 1 in Kontakt steht. Der Kontaktstopfen 10 kann aus Polysilizium od. dgl. bestehen und kann in selbstausrichtender Art und Weise zu einer oder mehreren Gate-Elektroden 6 gebildet sein.
  • Eine Ausführungsform kann auch über dem Substrat einen Isolierfilm 11 ausgebildet haben. Ein derartiger Isolierfilm kann aus Borphosphorsilikatglas (BPSG) bestehen. In dem Isolierfilm 11 können bis zu einem Kontaktstopfen 10 Kontaktlöcher ausgebildet sein. Eine Ausführungsform kann in einer Vorrichtung vom dynamischen Direktzugriffsspeicher-DRAM-Typ enthalten sein, da solche Vorrichtungen typischerweise sehr dichte Anordnungen haben. Bei einer derartigen Anwendung können Kontaktlöcher in einem Isolierfilm 11 einen Bit-Kontakt 12a und einen Kondensator-Kontakt 12b aufweisen.
  • Gemäß der vorliegenden Erfindung hat eine Gate-Elektrode 6 verschiedene Merkmale einschließlich einer hinterschnittenen Form. Wie in der 3 gezeigt, hat wenigstens eine untere Schicht 6a der Gate-Elektrode 6 (beispielsweise eine Polysiliziumschicht) eine hinterschnittene Form. Zusätzlich kann die gesamte Gate-Elektrode 6 gemäß der Filmdicke an den Seiten der unteren Schicht 6a und der höheren Schicht 6b der Gate-Elektrode 6 eine hinterschnittene Form haben. Genauer gesagt, ist auf der Seite der Gate-Elektrode 6 ein Seitenflächenoxidfilm 9 ausgebildet, der an den Seiten der oberen Schicht 6b dicker ist, während er an den Seiten der unteren Schicht 6a dünner ist. Der Seitenflächenoxidfilm 9 kann ein Hochtemperatur-Oxidfilm sein.
  • Mit einer Gate-Elektrode 6, die eine hinterschnittene Form hat, kann ein Fremdatom mit geringer Dichte in einem Neigungswinkel implantiert werden. Eine Repräsentation eines derartigen Neigungswinkels ist in der 3 als "Neigungswinkel" gezeigt. Dadurch kann verhindert werden, daß an dem Ende der Gate-Elektrode eine niedrig- oder nicht-dotierte Region ausgebildet wird, wie dies bei nichtgeneigten Implantationslösungen auftreten kann. Gleichzeitig und wie in der 3 gezeigt, kann die Länge einer Fremdatomregion mit geringer Dichte (d.h. der Abstand zwischen einem Kontaktstopfen 10 und dem Ende der Gate-Elektrode 6) gegenüber den herkömmlichen Lösungen mit geneigter Implantation erhöht werden. Eine derartige Länge ist in der 3 als "Intervall" gezeigt.
  • Nunmehr bezugnehmend auf die 4(a) bis (e) wird eine Reihe von Querschnittsansichten einer Halbleitervorrichtung beschrieben, die ein Herstellungsverfahren gemäß der Erfindung zeigen. Ein derartiges Verfahren kann dazu verwendet werden, eine Vorrichtung, wie sie in der 3 gezeigt ist, herzustellen.
  • Bezugnehmend auf 4(a) kann in einem Substrat 1 ein Vorrichtungsisolierfilm 2 ausgebildet werden. Der Vorrichtungsisolierfilm 2 kann eine Feld-(oder Aktiv)-Region definieren. Bei einer Anordnung kann ein Vorrichtungsisolierfilm 2 ein Oxid aufweisen, das in einem p-Siliziumsubstrat ausgebildet ist. Dann kann über der Oberfläche des Substrats 1 ein Gate-Dielektrikum 5 ausgebildet werden. Ein derartiges Gate-Dielektrikum 5 kann ein Siliziumoxid aufweisen, das durch ein Hitzeoxidationsverfahren od.dgl. gebildet ist.
  • Auf dem Substrat 1 wird eine untere Schicht 6a für die Gate-Elektrode ausgebildet Dann wird die höhere Schicht 6b auf der unteren Schicht 6a ausgebildet. Die untere Schicht 6a kann vorzugsweise Polysilizium aufweisen, das mit einer Dicke von ungefähr 100 nm abgeschieden worden ist, während die höhere Schicht 6b Wolframsilizid aufweist, das mit einer Dicke von ungefähr 140 nm abgeschieden ist. Auf der höheren Schicht 6b wird ein Maskenisolierfilm 7 ausgebildet. Der Maskenisolierfilm 7 kann vorzugsweise aus Siliziumoxid mit einer Dicke von ungefähr 200 nm bestehen, wie dies im folgenden im einzelnen beschrieben wird, kann der Maskenisolierfilm 7 in Kombination mit den isolierenden Seitenwandfilmen 8 (in der 4(a) nicht gezeigt) als ein Ätzstopp dienen, um die Gate-Elektrode 6 in einem oder mehreren darauffolgenden Ätzschritten zu schützen.
  • Anzumerken ist, daß besondere Ausführungsformen der vorliegenden Erfindung sich von den beschriebenen herkömmlichen Lösungen unterscheiden können. Der Maskenisolierfilm 7 kann anstatt aus Siliziumnitrid aus Siliziumoxid hergestellt sein und die isolierenden Seitenwandfilme 8 können anstatt aus Siliziumoxid aus Siliziumnitrid hergestellt sein.
  • Dann wird unter Verwendung von bekannten Fotolithographieschritten ein Resistmuster wird. ausgebildet. Ein derartiges Resistmuster wird dann als Ätzmaske verwendet, um durch den Maskenisolierfilm 7, die obere Schicht 6b und die untere Schicht 6a, durchzuätzen. Ein derartiger Ätzschritt kann ein Trockenätzschritt sein. Das Trockenätzen unterscheidet sich jedoch von den herkömmlichen Lösungen dadurch, daß eine untere Schicht 6a gebildet wird, die eine hinterschnittene Form hat. Wie vorstehend angegeben, kann eine derartige hinterschnittene Form das Intervall zwischen dem Kontaktstopfen 10 und dem Ende der Gate-Elektrode 6 vergrößern.
  • Gemäß einer Ausführungsform kann eine untere Schicht 6a aus Polysilizium bestehen und eine derartige Schicht kann zu einer hinterschnittenen Form geätzt werden, indem ein besonderes Reaktanzgas gewählt wird und die Strömungsrate dieses Gases eingestellt wird.
  • Bei einer Lösung kann das Ätzen der unteren Polysiliziumschicht 6a zu einer hinterschnittenen Form ein Trockenätzen mit Bromwasserstoff (HBr) als Reaktanzgas aufweisen. HBr kann in eine Ätzkammer mit einer Strömungsrate von ungefähr 100 bis 200 Standardkubikzentimeter/min (SCCM) eingeleitet werden. Bei einer derartigen Ätzlösung kann der untere Teil der unteren Polysiliziumschicht 6a mehr als der obere Teil des Seitenteils einer derartigen Schicht geätzt werden, um eine hinterschnittene Form zu bilden, wie sie in der 4(a) gezeigt ist.
  • Bezugnehmend auf 4(b) weist ein Verfahren gemäß der Erfindung ferner das Ausbilden des Seitenflächenfilms 9 auf den Seiten der Gate-Elektrode 6 auf. Ein derartiger Schritt zum Ausbilden eines Seitenflächenfilms 9 hat einen Wärmeschritt, der Defekte in der Oberfläche des Halbleitersubstrats 1 reduzieren und/oder die Diffusionsschnittflächenprofile verbessern kann.
  • Bei einer besonderen Lösung kann ein Seitenflächenfilm 9 ein Oxid sein, das mit einem schnellen thermischen Oxidations-(RTO)-Vorgang gebildet wird. Ein RTO-Vorgang gemäß einer Ausführungsform kann das Oxidieren der Gate-Elektrode 6 in einer Sauerstoffatmosphäre bei einer Temperatur im Bereich von ungefähr 1000°C bis 1100°C umfassen. Der vorliegende Erfinder hat herausgefunden, daß ein derartiger RTO-Vorgang dazu führen kann, daß der Seitenflächenfilm 9 in einer unteren Schicht 6a eine andere Dicke als in einer höheren Schicht 6b hat. Eine derartige Differenz kann von der Oxidationsbildungstemperatur zum Ausbilden des Seitenflächenfilms 9 abhängen.
  • Eine Korrelation zwischen der Oxidationstemperatur und dem entsprechenden Seitenflächenfilm 9 wurde untersucht. Die Filmausbildungstemperatur wurde innerhalb eines RTO-Temperaturbereiches von 1000° bis 1100°C variiert. Die resultierenden Daten sind in der untenstehenden Tabelle 1 gezeigt und durch die graphische Darstellung in 5 repräsentiert. Die Daten und die graphische Darstellung zeigen, daß bei einem Anstieg der RTO-Temperatur die Seitenflächen der unteren Polysiliziumschicht 6a und der höheren Wolframsilizium-WSi-Schicht 6b oxidiert werden können, wodurch ein Oxid wächst. In der 5 sind die Dicken-Ergebnisse für einen Seitenflächenoxidfilm für eine WSi-Schicht durch Rautenpunkte und eine durchgezogene Linie dargestellt, während die Dicken-Ergebnisse für einen Seitenflächenoxidfilm für eine Polysiliziumschicht durch quadratische Punkte und eine gestrichelte Linie dargestellt sind. Der Seitenflächen-Oxidfilm für die Si-Schicht ist dicker.
  • Auf diese Art und Weise hat eine Gateelektrode eine hinterschnittene Form, in dem an der oberen Schicht 6b ein dickerer Seitenflächenfilm 9 und an der unteren Schicht 6a ein dünnerer Seitenflächenfilm 9 ausgebildet wird.
  • Tabelle I
    Figure 00140001
  • Bei einer speziellen Ausführungsform kann der Seitenflächenfilm 9 an der Seitenfläche der höheren Silizid-Schicht 6b mit einer Dicke von ungefähr 10 bis 15 nm und an der Seitenfläche der unteren Polysiliziumschicht 6a ein Oxid mit einer Dicke von ungefähr 7–10 nm aufweisen. Eine Gate-Elektrode 6 und ein entsprechender Seitenflächenfilm 9 können eine hinterschnittene Form mit einem Neigungswinkel von innerhalb ungefähr 15°, bezogen auf die Senkrechte zum Substrat, aufweisen.
  • Der Neigungswinkel für eine hinterschnittene Form kann gemäß verschiedener Faktoren gewählt werden, einschließlich dem Neigungswinkel einer geneigten Implantation von Fremdatomen mit geringer Dichte und/oder der resultierenden Struktur eines Seitenwand-Isolierfilms (in der 4b nicht gezeigt). Experimente der Erfinder haben gezeigt, daß ein bevorzugter Neigungswinkel ungefähr 7° beträgt.
  • Zusätzlich ist anzumerken, daß herausgefunden wurde, daß eine Oxidationstemperatur von 950° nur einen leichten Seitenflächenoxidfilm 9 bildet. Eine derartige geringe Dicke schien keine wesentliche Wirkung auf die Datenhaltecharakteristik des resultierenden Transistors zu haben. Im Gegensatz hierzu wurde herausgefunden, daß eine mit 1150° übermäßige Oxidationstemperatur zu Transistorausfällen führt. Daraus folgt, daß für die spezifischen Materialien und Dicken, wie sie vorstehend angegeben sind (untere Polysiliziumschicht, obere WSi-Schicht, Oxidmasken-Isolierfilm und Seitenwand-Nitrid-Isolierfilm) eine Seitenflächenoxidationstemperatur vorzugsweise im Bereich von ungefähr 1000° bis 1100° liegt.
  • Auf die Ausbildung der Gate-Elektrode 6 mit hinterschnittener Form folgend findet eine Fremdatomimplantation mit geneigtem Winkel, mit geringer Fremdatomdichte, statt, Ein derartiger Schritt führt zu einer N–-Source/Drain-Region 3, wie dies in der 4(c) gezeigt ist. Ein Neigungswinkel kann dazu führen, daß Ionen näher am Ende der Gate-Elektrode 6 implantiert werden als bei nicht geneigten Implantationen. Dies kann, wie vorstehend angegeben, verhindern, daß zwischen einer Kanalregion und einer Fremdatomregion mit höherer Fremdatomdichte eine Niedrig- oder Nichtdotierte Region (eine Offset-Region) ausgebildet wird. Bei einer besonderen Lösung können die implantierten Fremdatome Phosphor (P) od. dgl. enthalten.
  • Anzumerken ist, daß, wenn der geneigte Implantationswinkel (Neigungswinkel) bezogen auf eine Senkrechte zum Substrat zu klein ist, eine Niedrig- oder nichtdotiere Offset- Region ausgebildet werden kann (wie vorstehend beschrieben), wodurch die Leistung des resultierenden Transistors verschlechtert wird. Wenn im Gegensatz hierzu der Implantationsneigungswinkel zu groß ist, können Ionen durch eine benachbarte Gate-Elektrode 6 behindert werden, und dadurch wird die Effektivität der Ionenimplantation verschlechtert. Daher kann gemäß einer Ausführungsform der Neigungswinkel mit dem Neigungswinkel der hinterschnittenen Gate-Elektrode 6 übereinstimmen.
  • Nunmehr bezugnehmend auf 4(d) wird auf der gesamten Oberfläche der Halbleitervorrichtung ein Seitenwand-Isolierfilm abgeschieden. Ein derartiger Film wird dann zurückgeätzt, um die Seitenwand-Isolierfilme 8 an den Seitenflächen der Gate-Elektrode 6 (die den Seitenflächenfilm 9 aufweist) und einen Maskier-Isolierfilm 7 zu bilden. Wie vorstehend angegeben kann der Seitenwand-Isolierfilm 8 aus Siliziumnitrid gebildet sein. Anzumerken ist, daß wenn die Breite des Seitenwand-Isolierfilms 8 zu groß ist, dann kann der Abstand zwischen der Gate-Elektrode 6 und dem Kontaktstopfen (in der 4(d) nicht gezeigt) erhöht werden. Eine derartige Vergrößerung geht jedoch auf Kosten der verringerten Kontaktfläche, was den Kontaktwiderstand unerwünschterweise erhöhen kann.
  • Wie bekannt, kann eine Breite des Seitenwandisolierfilms in Abhängigkeit von den Anforderungen der Halbleitervorrichtung abhängen. Wenn das Rastermaß (der Abstand zwischen benachbarten Strukturen) sinkt, kann die Breite eines Seitenwand-Isolierfilms ebenfalls vermindernd werden. Eine derartige Verminderung der Dicke des Seitenwand-Isolierfilms kann das Intervall zwischen einem Ende der Gate-Elektrode und dem Kontaktstopfen vermindern. Wie vorstehend angegeben, kann dies die Datenhaltecharakteristika eines Transistors verschlechtern. Gemäß der Ausführungsformen der vorliegenden Erfindung kann jedoch eine Gate-Elektrode 6 eine hinterschnittene Form haben, wobei die Unterseite der unteren Schicht 6a schmäler gemacht ist. Auf diese Art und Weise können die vorstehend erwähnten Nachteile, die von zu kleinen Intervallen herrühren, selbst für Halbleitervorrichtungen mit engem Rastermaß vermieden werden.
  • Gemäß einer Ausführungsform kann die Breite eines Seitenwand-Isolierfilms 8 ungefähr 60 nm betragen.
  • Bezugnehmend auf 4(e) wird eine Region zwischen den Seitenwand-Isolierfilmen 8 einer Fremdatom-Implantation mit hoher Fremdatomdichte unterzogen. Eine derartige Implantation kann bei einem im wesentlichen vertikalen Winkel erfolgen und führt zu einer Fremdatomregion 4 mit einer hohen Fremdatomdichte, die eine N+-Source-Drain-Region sein kann. Dann kann ein Kontaktstopfen 10 zwischen den Seitenwand-Isolierfilmen 8 ausgebildet werden, der mit dem Substrat 1 in Kontakt steht. Der Kontaktstopfen 10 kann somit ein selbstausrichtender Kontaktstopfen 10 sein.
  • Auf dem Kontaktstopfen 10 kann ein Zwischenschichtfilm 11 ausgebildet werden. Ein derartiger Zwischenschichtfilm 11 kann abgeschiedenes BPSG enthalten. Dann können in dem Zwischenschichtfilm 11 Kontaktlöcher ausgebildet werden, um die Kontaktstopfen 10 freizulegen. Bei einer besonderen DRAM-Anordnung kann ein Bit-Kontakt 12a und ein Kondensator 12b ausgebildet werden.
  • Auf diese Art und Weise wird eine Halbleitervorrichtung gemäß der vorliegenden Erfindung hergestellt.
  • Gemäß der vorliegenden Erfindung hat eine GateElektrode 6 eine hinterschnittene Form. Eine derartige hinterschnittene Form wird entweder durch eine untere Schicht 6a, die einen schmaleren unteren Teil hat, was durch Einstellen der Tropfätzparameter bewirkt wird, sowie einen Seitenflächenfilm 9 gebildet, der zu einer hinterschnittenen Form beiträgt. Insbesondere kann der Seitenflächen-film 9 ein Oxid sein, das durch Einstellen der Temperaturparameter aufgewachsen ist, so daß das Oxid an der höheren Schicht 6b der Gate-Elektrode dicker als an der unteren Schicht 6a ist. Ferner wird eine Ionenimplantation mit geringer Dichte mit einem Neigungswinkel durchgeführt, der im wesentlichen mit dem Hinterschneidungswinkel der Gate-Elektrode 6 übereinstimmt. Dies trägt dazu bei, sicherzustellen, daß eine niedrige Fremdatomdichte nahe dem Ende der Gate-Elektrode ausgebildet wird, wodurch eine unerwünschte Offset-Region verhindert wird, die eine unerwünschte niedrige oder überhaupt keine Dotierung hat. Gleichzeitig kann der Abstand zwischen einem Kontaktstopfen 10 und dem Ende der Gate-Elektrode 6 gegenüber herkömmlichen Lösungen vergrößert werden. Somit kann der Leckagestrom, der durch ein starkes elektrisches Feld in der Nähe des Endes der Gate-Elektrode 6 verursacht wird, vermindert werden. Dies wiederum kann die Datenhaltemale eines resultierenden Transistors verbessern.
  • Um die Vorteile der vorstehend beschriebenen Ausführungsform zu charakterisieren, wurden verschiedene Vorrichtungen versuchsweise hergestellt, um die Datenhaltemale der nichtdefekten Produkte zu untersuchen. Solche Vorrichtungen wurden mit unterschiedlichen Implantationsneigungswinkeln für den Implantationsschritt mit der geringen Ionendichte, wie vorstehend beschrieben, hergestellt. Die Ergebnisse des Experimentes sind in der 6 repräsentiert.
  • Es wird nun auf die 6 Bezug genommen, die eine Graphik zeigt, in der die Datenhaltezeit (Abszisse) mit der Rate verglichen wird, bei der ein nicht defektes Produkt eine Datenhaltezeit erzielt (Ordinate). Es sind drei Arten von Produkten gezeigt, die jeweils einen unterschiedlich geneigten Implantationswinkel der schwachen Dotierung haben. Die Ergebnisse für Vorrichtungen mit einem Implantationsneigungswinkel von 0 Grad sind mit einer kurz gestrichelten Linie und Rautenpunkten gezeigt. Die Ergebnisse für Vorrichtungen mit einem Implantationsneigungswinkel von 7° sind mit einer durchgezogenen Linie und quadratischen Punkten gezeigt. Die Ergebnisse für Vorrichtungen mit einem Implantationsneigungswinkel von 15° sind mit einer langgestrichelten Linie und Dreieckspunkten gezeigt. Die höheren Datenhaltezeiten sind in der 6 rechts.
  • Wie in der 6 dargestellt, ist die Rate für nichtdefekte Produkte klar höher für Proben, welche einen Implantationsneigungswinkel von ungefähr 7° haben als für diejenigen, die einen Neigungswinkel von ungefähr 0° haben. Somit kann eine Struktur gemäß den Ausführungsformen der Erfindung verbesserte Datenhaltezeiten in einem resultierenden Transistor schaffen.
  • Wiederum bezugnehmend auf 6 haben solche nichtdefekten Produkte mit einem Implantationsneigungswinkel von ungefähr 15° schlechtere Ergebnisse als die mit einem Implantationsneigungswinkel von ungefähr 7°. Daraus ist zu entnehmen, daß ein Implantationsneigungswinkel, der mit dem Auftreffwinkel einer Gate-Elektrode übereinstimmt, zu einer auffallenderen Verbesserung des Transistorverhaltens führen kann.
  • Es wird jedoch angenommen, daß für den Fall eines Implantationsneigungswinkels von ungefähr 15° der Implantationswinkel für eine vorgegebene Gate-Elektrodenstruktur und/oder einen Neigungswinkel (in diesem Fall 7°) zu groß sein kann. Daraus folgt, daß verhindert wird, daß Fremdatome wirksam in der Nähe des Endes der Gate-Elektrode, infolge der Schattenwirkungen od.dgl. implantiert werden.
  • Es ist anzumerken daß in den vorstehenden Ausführungsformen besondere Materialkombinationen beschrieben worden sind, die Wolframsilizid als höhere Schicht 6b der Gate-Elektrode 6, Siliziumoxid als Maskenisolierfilm 7 und Siliziumnitrid als Seitenwand-Isolierfilm 8 aufweisen. Die vorliegende Erfindung sollte jedoch nicht notwendigerweise auf solche Materialien begrenzt sein. Es ist für den Fachmann klar zu ersehen, daß Materialien mit äquivalenten Charakteristika verwendet werden können.
  • Obwohl die angegebenen, verschiedenen, besonderen Ausführungsformen im einzelnen beschrieben worden sind, könnte die vorliegende Erfindung jedoch verschiedenen Änderungen, Ersetzungen und Abwandlungen unterzogen werden, ohne daß vom Geist und Umfang der Erfindung abgewichen wird. Demgemäß ist die vorliegende Erfindung nur wie sie in den anhängenden Patentansprüchen definiert ist, begrenzt.

Claims (10)

  1. Halbleitervorrichtung mit: wenigstens einer Gate-Elektrode (6), die auf einem Halbleitersubstrat ausgebildet ist mit wenigstens einem Teil mit einer im Querschnitt betrachtet, hinterschnittenen Form; einem Maskenisolierfilm (7), der auf der Oberfläche wenigstens einer Elektrode ausgebildet ist; einem Seitenflächenisolierfilm (9), der auf einer Seitenfläche wenigstens einer Gate-Elektrode (6) ausgebildet ist; einem Seitenwandisolierfilm (8), der auf einer Seitenfläche des Maskenisolierfilms (7) und dem Seitenflächenisolierfilm (9) auf der wenigstens einen Gate-Elektrode (6) ausgebildet ist; einer ersten Fremdatomregion (3), die in dem Halbleitersubstrat mit wenigstens einer Gate-Elektrode und dem Seitenflächen-Isolierfilm als Maske, und ohne den Seitenwandisolierfilm als Maske ausgebildet ist; und einer zweiten Fremdatomregion (4), die in dem Halbleitersubstrat mit wenigstens dem Seitenwandisolierfilm als Maske ausgebildet ist, wobei die zweite Fremdatomregion (4) eine höhere Fremdatomkonzentration als die erste Fremdatomregion (3) hat, dadurch gekennzeichnet, dass die Gate-Elektrode (6) eine Laminatstruktur hat, die wenigstens eine untere Schicht (6a) und eine obere Schicht (6b) aufweist, wobei wenigstens die untere Schicht (6a) im Schnitt betrachtet eine hinterschnittene Form hat, und der Seitenflächenisolierfilm (9) an der Seite der höheren Schicht (6b) dicker als an der Seite der unteren Schicht (6a) ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die untere Schicht Polysilizium aufweist.
  3. Halbleitervorrichtung nach Anspruch 1, wobei die höhere Schicht ein Silizid aufweist.
  4. Halbleitervorrichtung nach Anspruch 1, wobei eine Linie, die die Außenkante des Seitenflächenisolierfilms (9) an der Seite der höheren Schicht (6b) mit der Außenkante des Seitenflächenisolierfilms (9) an der unteren Schicht (6a) verbindet, einen Neigungswinkel nicht größer als 15° bezogen auf die Senkrechte zum Substrat (1) hat, wenn die Gate-Elektrode (6) im Querschnitt betrachtet wird.
  5. Halbleitervorrichtung nach Anspruch 4, wobei der Neigungswinkel ungefähr 7° beträgt.
  6. Halbleitervorrichtung nach Anspruch 1, wobei der Seitenflächenisolierfilm durch Oxidieren der Gate-Elektrode (6) gebildet ist.
  7. Halbleitervorrichtung nach Anspruch 6, wobei der Seitenflächen-Isolierfilm (9) in einer Atmosphäre, die Sauerstoff enthält und innerhalb eines Temperaturbereiches von ungefähr 1000°C bis 1100°C oxidiert ist.
  8. Verfahren zum Herstellen einer Halbleitervorrichtung, mit den Schritten: Ausbilden einer Gate-Elektrode (6) mit einem Maskenisolierfilm (7) darauf, wobei die Gate-Elektrode (6) im Querschnitt betrachtet eine hinterschnittene Form hat; Ausbilden eines Seitenflächenisolierfilms (9) auf den Seiten der Gate-Elektrode (6); Ausbilden einer ersten Fremdatomregion (3) in einem Halbleitersubstrat mit der Gate-Elektrode (6) und dem Seitenflächenisolierfilm (9) als Maske; Ausbilden eines Seitenwandisolierfilms (8) auf einer Seitenfläche des Maskenisolierfilms (7) und der Gate-Elektrode; und Ausbilden einer zweiten Fremdatomregion (4) in dem Halbleitersubstrat mit wenigstens dem Seitenwandisolierfilm (8) als Maske, wobei die zweite Fremdatomregion (4) eine höhere Fremdatomkonzentration als die erste Fremdatomregion (3) hat, dadurch gekennzeichnet, dass das Ausbilden der Gate-Elektrode (6) das Ausbilden einer laminierten Gate-Elektrode umfasst, die wenigstens eine untere Schicht mit einer hinterschnittenen Form hat und dass die laminierte Gate-Elektrode (6) eine höhere Schicht (6b) über der unteren Schicht (6a) hat; und das Ausbilden des Seitenflächenisolierfilms (9) das Ausbilden eines dickeren Seitenflächenisolierfilms an den Seiten der höheren Schicht (6b) als an den Seiten der unteren Schicht (6a) umfasst.
  9. Verfahren nach Anspruch 8, wobei, wenn die Gate-Elektrode (6) im Schnitt betrachtet wird, eine Linie von der Außenkante des Seitenflächenisolierfilms (9) an der Seite der höheren Schicht (6b) zur Außenkante des Seitenflächenisolierfilms (9) an der Seite der unteren Schicht (6a) gezogen, einen Neigungswinkel von weniger als 16° mit Bezug auf eine Senkrechte zum Substrat (1) hat.
  10. Verfahren nach Anspruch 8, wobei das Ausbilden der ersten Fremdatomregion (3) eine schräge Fremdatomimplantation bei einem Winkel im Wesentlichen gleich dem Neigungswinkel aufweist.
DE10158706A 2000-12-01 2001-11-29 Halbleitervorrichtung und Verfahren zu deren Herstellung Expired - Lifetime DE10158706B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-366901 2000-12-01
JP2000366901A JP2002170941A (ja) 2000-12-01 2000-12-01 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE10158706A1 DE10158706A1 (de) 2002-07-04
DE10158706B4 true DE10158706B4 (de) 2007-06-21

Family

ID=18837440

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10158706A Expired - Lifetime DE10158706B4 (de) 2000-12-01 2001-11-29 Halbleitervorrichtung und Verfahren zu deren Herstellung

Country Status (5)

Country Link
US (1) US6674137B2 (de)
JP (1) JP2002170941A (de)
KR (1) KR100469775B1 (de)
DE (1) DE10158706B4 (de)
TW (1) TW540103B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100769A (ja) * 2001-09-20 2003-04-04 Nec Corp 半導体装置およびその製造方法
KR100466539B1 (ko) * 2002-09-09 2005-01-15 한국전자통신연구원 쇼트키 배리어 트랜지스터 제조 방법
JP2004111611A (ja) * 2002-09-18 2004-04-08 Renesas Technology Corp 半導体装置およびその製造方法
DE10249650A1 (de) * 2002-10-24 2004-05-13 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleiterstruktur mit einer Mehrzahl von Gatestapeln für entsprechende Feldeffekttransistoren
KR100460069B1 (ko) * 2003-04-14 2004-12-04 주식회사 하이닉스반도체 반도체소자의 게이트전극 형성방법
KR100849363B1 (ko) * 2006-12-27 2008-07-29 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
US8076735B2 (en) * 2009-10-02 2011-12-13 United Microelectronics Corp. Semiconductor device with trench of various widths
CN103730468B (zh) 2012-10-16 2017-12-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、sram存储单元、sram存储器
US9153668B2 (en) 2013-05-23 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Tuning tensile strain on FinFET
CN104576536B (zh) * 2013-10-10 2017-11-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US9893060B2 (en) * 2015-12-17 2018-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012747A (ja) * 1996-06-25 1998-01-16 Sony Corp 半導体装置の製造方法
JPH1145995A (ja) * 1997-07-25 1999-02-16 Nec Kyushu Ltd 半導体装置およびその製造方法
US5877530A (en) * 1996-07-31 1999-03-02 Lsi Logic Corporation Formation of gradient doped profile region between channel region and heavily doped source/drain contact region of MOS device in integrated circuit structure using a re-entrant gate electrode and a higher dose drain implantation

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0245935A (ja) * 1988-08-06 1990-02-15 Fujitsu Ltd 電界効果トランジスタの製造方法
KR940010564B1 (ko) * 1991-10-10 1994-10-24 금성일렉트론 주식회사 전계효과 트랜지스터 및 그 제조방법
JPH0697191A (ja) * 1992-09-17 1994-04-08 Fujitsu Ltd 半導体装置の製造方法
JPH07266499A (ja) 1994-03-30 1995-10-17 Matsushita Electric Works Ltd 銅張積層板の製造方法
JPH08204184A (ja) * 1995-01-27 1996-08-09 Sony Corp Ｍｏｓトランジスタ及びｍｏｓトランジスタの形成方法
JPH0974196A (ja) 1995-09-06 1997-03-18 Ricoh Co Ltd 半導体装置の製造方法
KR100190105B1 (ko) * 1996-10-24 1999-07-01 윤종용 게이트전극의 제조방법 및 그에 따라 제조된 게이트구조
KR19990075634A (ko) * 1998-03-23 1999-10-15 김영환 반도체장치의 트렌지스터 제조방법
JP3754234B2 (ja) * 1998-04-28 2006-03-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ゲート構造側壁の酸化膜の形成方法
KR20010047658A (ko) * 1999-11-22 2001-06-15 박종섭 반도체소자 및 그의 제조방법
US6306710B1 (en) * 2000-02-03 2001-10-23 Advanced Micro Devices, Inc. Fabrication of a gate structures having a longer length toward the top for formation of a rectangular shaped spacer
JP2001308318A (ja) * 2000-04-19 2001-11-02 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
US6306715B1 (en) * 2001-01-08 2001-10-23 Chartered Semiconductor Manufacturing Ltd. Method to form smaller channel with CMOS device by isotropic etching of the gate materials

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012747A (ja) * 1996-06-25 1998-01-16 Sony Corp 半導体装置の製造方法
US5877530A (en) * 1996-07-31 1999-03-02 Lsi Logic Corporation Formation of gradient doped profile region between channel region and heavily doped source/drain contact region of MOS device in integrated circuit structure using a re-entrant gate electrode and a higher dose drain implantation
JPH1145995A (ja) * 1997-07-25 1999-02-16 Nec Kyushu Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
DE10158706A1 (de) 2002-07-04
US6674137B2 (en) 2004-01-06
TW540103B (en) 2003-07-01
KR100469775B1 (ko) 2005-02-02
KR20020043182A (ko) 2002-06-08
JP2002170941A (ja) 2002-06-14
US20020135002A1 (en) 2002-09-26

Similar Documents

Publication Publication Date Title
DE60312467T2 (de) Vorrichtung zum verhindern der seitlichen oxidation in einem transistor unter verwendung einer ultradünnen sauerstoffdiffusionsbarriere
DE3525396C2 (de)
DE102014112283B4 (de) Herstellverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung als integrierter Transistor
DE3937502C2 (de) Isoliereinrichtung für eine integrierte Schaltung und Verfahren zu deren Herstellung
DE3932621C2 (de) Feldgesteuerte Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4213244C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE69736460T2 (de) Verfahren zur Herstellung von gerichtet abgeschiedenem Silizid über Transistorelektroden
DE3334333A1 (de) Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten
DE102004009597A1 (de) Verfahren zur Herstellung einer Halbleiterbaugruppe
DE19516339A1 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit niederohmiger Gateelektrode
DE102005025951B4 (de) Verfahren zum Herstellen einer Mehrschicht-Gatestapelstruktur mit einer Metallschicht und Gatestapelstruktur für eine FET-Vorrichtung
EP1128428B1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE3842474A1 (de) Stapelkondensator-dram und verfahren zur herstellung derselben
DE4127967A1 (de) Mos-transistor mit gate-drain-elektrodenueberlapp und verfahren zu seiner herstellung
DE10246306B4 (de) Verfahren zum Ausbilden eines Dielektrikums für einen Kondensator und Verfahren zum Ausbilden eines chipintegrierten Kondensators
DE4007582C2 (de) Verfahren zum Herstellen von mindestens zwei Kontakten in einem Halbleiterbauelement
DE10158706B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE10330070A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE4113962C2 (de) Halbleitereinrichtung mit selbstausgerichteter Kontaktstruktur für Feldeffekttransistoren und Herstellungsverfahren für diese
DE19615692C2 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE19744656A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE3931127C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE4138057C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE102004003618A1 (de) Halbleitereinrichtung mit einer Gateelektrode einer Polymetall-Gatestruktur, verarbeitet mittels Seitennitridieren in Ammoniakatmosphäre

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

Owner name: NEC CORP., TOKIO/TOKYO, JP

8127 New person/name/address of the applicant

Owner name: ELPIDA MEMORY, INC., TOKIO/TOKYO, JP

8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: TBK, DE

Representative=s name: GLAWE DELFS MOLL PARTNERSCHAFT MBB VON PATENT-, DE

R082 Change of representative

Representative=s name: TBK, DE

R081 Change of applicant/patentee

Owner name: LONGITUDE SEMICONDUCTOR S.A.R.L., LU

Free format text: FORMER OWNER: PS4 LUXCO S.A.R.L., LUXEMBOURG, LU

Effective date: 20140825

Owner name: LONGITUDE SEMICONDUCTOR S.A.R.L., LU

Free format text: FORMER OWNER: ELPIDA MEMORY, INC., TOKYO, JP

Effective date: 20140819

Owner name: PS4 LUXCO S.A.R.L., LU

Free format text: FORMER OWNER: ELPIDA MEMORY, INC., TOKYO, JP

Effective date: 20140819

Owner name: PS4 LUXCO S.A.R.L., LU

Free format text: FORMER OWNER: PS4 LUXCO S.A.R.L., LUXEMBOURG, LU

Effective date: 20140825

R082 Change of representative

Representative=s name: TBK, DE

Effective date: 20140819

Representative=s name: TBK, DE

Effective date: 20140825

R081 Change of applicant/patentee

Owner name: LONGITUDE LICENSING LTD., IE

Free format text: FORMER OWNER: PS4 LUXCO S.A.R.L., LUXEMBOURG, LU

Owner name: LONGITUDE SEMICONDUCTOR S.A.R.L., LU

Free format text: FORMER OWNER: PS4 LUXCO S.A.R.L., LUXEMBOURG, LU

R082 Change of representative

Representative=s name: TBK, DE

R081 Change of applicant/patentee

Owner name: LONGITUDE LICENSING LTD., IE

Free format text: FORMER OWNER: PS5 LUXCO S.A.R.L., LUXEMBURG, LU

Owner name: LONGITUDE SEMICONDUCTOR S.A.R.L., LU

Free format text: FORMER OWNER: PS5 LUXCO S.A.R.L., LUXEMBURG, LU

R082 Change of representative

Representative=s name: TBK, DE

R081 Change of applicant/patentee

Owner name: LONGITUDE LICENSING LTD., IE

Free format text: FORMER OWNER: LONGITUDE SEMICONDUCTOR S.A.R.L., LUXEMBOURG, LU

R082 Change of representative

Representative=s name: TBK, DE

R071 Expiry of right