DE4138057C2 - Halbleitereinrichtung und Verfahren zu deren Herstellung - Google Patents

Halbleitereinrichtung und Verfahren zu deren Herstellung

Info

Publication number
DE4138057C2
DE4138057C2 DE4138057A DE4138057A DE4138057C2 DE 4138057 C2 DE4138057 C2 DE 4138057C2 DE 4138057 A DE4138057 A DE 4138057A DE 4138057 A DE4138057 A DE 4138057A DE 4138057 C2 DE4138057 C2 DE 4138057C2
Authority
DE
Germany
Prior art keywords
polycrystalline
layer
forming
semiconductor device
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4138057A
Other languages
English (en)
Other versions
DE4138057A1 (de
Inventor
Yoshiko Kokawa
Tohru Koyama
Kenji Kusakabe
Katsuhiko Tamura
Yasuna Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4138057A1 publication Critical patent/DE4138057A1/de
Application granted granted Critical
Publication of DE4138057C2 publication Critical patent/DE4138057C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleitereinrich­ tung und ein Verfahren zu deren Herstellung. Sie ist insbesondere anwendbar auf eine Halbleitereinrichtung mit einem durch Ionenimplantation unter Nutzung einer Gateelektrode als Maske gebildeten Störstellengebiet sowie ein Verfahren zur Herstellung derselben.
Der MOS-Transistor ist als Typ einer Halbleitereinrichtung bekannt. Fig. 7 ist eine Querschnittsdarstellung eines p-Kanal-MOS-Transistors, der eine Gateelektrode aufweist. Wie Fig. 7 zeigt, weist ein p-Kanal-MOS-Transistor ein n-Siliziumsubstrat 11, mit einem vorbestimmten Abstand voneinander auf dem n-Siliziumsubstrat 11 gebildete Elementiso­ lations-Oxidschichten 12, mit einem vorbestimmten Abstand von­ einander zwischen den Elementisolations-Oxidschichten 12 gebildete p+-Störstellengebiete 15 und eine zwischen den p+-Störstellengebieten 15 angeordnete, eine Gateelektrode bil­ dende polykristalline Siliziumschicht 14 mit einer Gateoxid­ schicht 13 darunter auf. Bei einem herkömmlichen p-Kanal-MOS- Transistor ist die Gateelektrode durch eine polykristalline Siliziumschicht 14 gebildet.
Fig. 8 ist eine vergrößerte Querschnittsdarstellung der Gate­ elektrode nach Fig. 7 zur Erklärung der Kristallstruktur. Wie Fig. 8 zeigt, weisen die Kristallorientierungen der Kristall­ körner einer eine Gateelektrode bildenden poly­ kristallinen Siliziumschicht 14 eine Mehrzahl von Ebenenorien­ tierungen auf. Das heißt, die polykristalline Siliziumschicht 14 enthält Kristallkörner der (110)-Ebenen-Orientierung und Kristallkörner der (111)-Ebenen-Orientierung beim Beispiel der Fig. 8. Die polykristalline Siliziumschicht 14 ist mit Phosphor dotiert.
Die Fig. 9A bis 9D sind Querschnittsdarstellungen eines p-Kanal-MOS-Transistors zur Erklärung des Verfahrens zu dessen Herstellung. Wie Fig. 9A zeigt, werden Elementisola­ tions-Oxidschichten 12 auf einem n-Siliziumsubstrat 11 mit einem vorbestimmten Abstand voneinander zur Elementisolation gebildet. Eine Gateoxidschicht 13 wird auf dem n-Silizium­ substrat 11 und den Elementisolations-Oxidschichten 12 gebildet. Wie Fig. 9B zeigt, wird auf der Gateoxidschicht 13 eine polykristalline Siliziumschicht 14 mit Phospor-Dotierung gebildet. Die polykristalline Siliziumschicht 14 dient als Gateelektrode. Diese polykristalline Siliziumschicht 14 ist - wie oben beschrieben - aus Kristallkörnern mit unterschied­ lichen Ebenen-Orientierungen gebildet. Wie Fig. 9C zeigt, werden die Gateoxidschichten 13 und die polykristalline Siliziumschicht 14 durch Ätzen unter Nutzung eines (nicht gezeigten) Resistmusters gemustert (strukturiert). Auf diese Weise wird eine Gateelektrode entsprechend dem Beispiel erhalten. Wie Fig. 9D zeigt, werden unter Nutzung der poly­ kristallinen Siliziumschicht 14 als Maske B+-Ionen 16 implan­ tiert, um p+-Störstellengebiete 16 zu bilden. Mittels dieses Herstellungsverfahrens wird ein p-Kanal-MOS- Transistor gebildet. Die polykristalline Siliziumschicht 14 ist möglicherweise aus Kristallkörnern mit den beiden Kristall­ orientierungen (110) und (111) gebildet, wie oben beschrieben.
Bei einem p-Kanal-MOS-Transistsor werden die p+- Störstellengebiete 15 auf selbstausrichtende Weise durch Implantation von B+-Ionen unter Nutzung der polykristallinen Siliziumschicht 14, die eine Gateelektrode wird, als Maske ge­ bildet.
Da die oben beschriebene polykristalline Siliziumschicht 14 aus Kristallkörnern mit unterschiedlicher Kristallorientierung ge­ bildet ist, gibt es das Problem, daß B+-Ionen durch die poly­ kristalline Siliziumschicht 14 hindurchgehen, wenn die Kristallorientierung identisch mit der Implantationsrichtung der Ionen ist. Dieses Problem wird als das Kanalbildungs- Phänomen bezeichnet. Die Implantation von B+-Ionen in den Bereich direkt unterhalb der Gateelektrode infolge des Kanalbildungs-Phänomens führt zu Problemen, die im folgenden erklärt werden. Das Kanalgebiet zwischen den p+-Störstellen­ gebieten 15, die als Source beziehungsweise Drain dienen, wird leicht leitend (es entsteht ein "Kanalleck"), was einem ordnungsgemäßen Betrieb hinderlich ist. Die Entstehung eines "Kanallecks" führt zu dem Problem, daß der Leckstrom und die Wahrscheinlichkeit eines fehlerbehafteten Betriebes der gesamten Halbleitereinrichtung erhöht werden. Weiterhin gibt es bezüglich der Transistorkennlinien (-charakteristiken) des p- Kanal-MOS-Transistors das Problem, daß die Schwellspannung ansteigt.
Bei einem p-Kanal-MOS-Transistor gibt es also in dem Falle, daß ein Störstellengebiet auf selbstausrichtende Weise durch Ionenimplantation unter Nutzung der Gateelektrode als Maske gebildet wird, Probleme bezüglich der effektiven Verhinderung von Betriebsfehlern und einer Verschlechterung der Transistorcharakteristken.
Aus Halbleiter-Technologie, I. Ruge, Springer 1975, S. 140-151 ist es bekannt, daß der Einfluß der Kanäle in einkristallinen Sub­ stanzen auf die Dotierung sich u. a. durch die Maßnahme, daß die Kanäle "weggedreht" werden, reduzieren läßt. Es ist weiter be­ schrieben, daß das Ausrichten der Kristallorientierung eines Ein­ kristalls sehr aufwendig ist.
Aus Appl. Phys. Lett. 36(6) 15 March, 1980, S. 447-449 ist ein n- Kanal-MOS-Transistor mit einer Gateelektrode aus Polysilizium, die bei der Implantation zur Ausbildung von Source und Drain als Maske verwendet wird, bekannt. Dabei ist beschrieben, daß die Channeling- Effekte beim Implantieren eliminiert werden, wenn entweder die oberen Atomschichten des Polysiliziums amorph gemacht werden, oder wenn thermische Oxide auf den Polysiliziumkörnern aufgewachsen werden, oder wenn die Ionenenergie im Verhältnis zur Polysilizium­ dicke auf unter 200 keV/µm reduziert wird.
Es ist Aufgabe der vorliegenden Erfindung, eine Halbleitereinrichtung, bei der ein Störstellengebiet auf selbstaus­ richtende Weise durch Ionenimplantation unter Nutzung einer Gateelektrode als Maske gebildet und eine Verschlechterung der Transistorcharakteristiken verhindert ist, und ein Verfahren zu deren Herstellung anzugeben. Insbesondere ist dabei zu verhindern, daß "Kanallecks" (leitende Zustände) ent­ stehen.
Diese Aufgabe wird gelöst durch eine Halbleitereinrichtung nach Anspruch 1 bzw. ein Verfahren nach Anspruch 9.
Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Es wird effektiv das Kanalbildungs-Phänomen, demzufolge bei der Bildung eines Störstellengebietes auf selbstausrichtende Weise durch Ionenimplantation unter Nutzung einer Gateelektrode als Maske beim Verfahren zur Herstellung einer Halbleitereinrichtung Ionen in das Kanalgebiet direkt unterhalb der Gateelektrode eindringen, verhindert, ohne daß dadurch der Herstellungs­ prozeß verkompliziert wird.
Entsprechend einer Ausführungsform der Erfindung weist eine Halbleiter­ einrichtung ein Substrat eines ersten Leitungstyps, ein Paar von Störstellengebieten eines zweiten Leitungstyps und eine Gateelektrode aus einer polykristallinen Schicht, bei der Kri­ stallorientierungen der Kristallkörner in einer vorbestimmten Richtung ausgerichtet sind, auf. Das Paar von Störstellengebie­ ten ist im Halbleitersubstrat des ersten Leitungstyps mit einem vorbestimmten Abstand voneinander gebildet. Die Gateelektrode ist mit einer Isolatorschicht darunter zwischen dem Paar von Störstellengebieten auf dem Halbleitersubstrat gebildet.
Die Gateelektrode ist auf dem Halbleitersubstrat zwischen dem Paar von Störstellengebieten mit einer Isolierschicht darunter gebildet. Die Gateelektrode ist aus einer polykristallinen Schicht gebildet, bei der die Kristallorientierungen der Kristallkörner in einer vorbestimmten Richtung ausgerichtet sind. Durch Implantation von Ionen unter einem vorbestimmten Winkel bezüglich der Kristallorientierung der polykristallinen Schicht wird das Kanalbildungs-Phänomen, bei dem Ionen stellenweise durch die Gateelektrode hindurchgehen und in den Bereich direkt unterhalb der Gateelektrode implantiert werden, wirksam abgestellt.
Nach einer weiteren Ausführungsform der Erfindung weist ein Verfahren zur Herstellung einer Halbleitereinrichtung den Schritt des Bildens einer polykristallinen Schicht auf einem Halbleiter­ substrat derart, daß die Kristallorientierungen der Kristall­ körner in einer vorbestimmten Richtung ausgerichtet sind, auf. Dann wird die polykristalline Schicht gemustert (strukturiert). Unter Nutzung der gemusterten polykristallinen Schicht als Maske wird im Halbleitersubstrat durch Implantation von Ionen unter einem vorbestimmten Winlkel bezüglich der Kristall­ orientierung der polykristallinen Schicht ein Störstellengebiet gebildet.
Die polykristalline Schicht wird auf dem Halbleitersubstrat so gebildet, daß die Kristallorientierungen der Kristallkörner in eine vorbestimmte Richtung ausgerichtet sind. Unter Nutzung der gemusterten polykristallinen Schicht als Maske wird durch Implantation von Ionen unter einem vorbestimmten Winkel bezüglich der Kristallorientierung der polykristallinen Schicht im Halbleitersubstrat ein Störstellengebiet gebildet. Dies verhindert effektiv das Auftreten des Kanalbildungs-Phänomens, bei dem während der Ionenimplantation Ionen stellenweise durch die Gateelektrode hindurchtreten und in den Bereich direkt unterhalb der Gateelektrode implantiert werden. Eine polykristalline Siliziumschicht mit in einer vorbestimmten Richtung angeordneten Kristallorientierungen kann mit der üblichen Anzahl von Prozeßschritten gebildet werden.
Entsprechend einer weiteren Ausführungsform der Erfindung weist ein Verfahren zur Herstellung einer polykristallinen Silizium­ schicht die Schritte des Bildens einer polykristallinen Siliziumschicht auf einem darunterliegendem Substrat mit einer einer definierten Orientierung folgenden Ausrichtung der Kristallkörner durch chemische Gasphasenabscheidung (CVD) unter Nutzung eines Gases vom Silantyp als Reaktionsgas unter den weiteren Bedingungen eines Drucks von 0,1-1,0 Torr ≘ 13,33 Pa - 133,3 Pa und einer Temperatur von 550°-620°C auf.
Eine polykristalline Siliziumschicht wird auf dem darunter­ liegenden Substrat derart gebildet, daß die Kristallorien­ tierungen der Kristallkörner in einer definierten Richtung ausgerichtet sind, durch chemische Gasphasenabscheidung unter Nutzung eines Gases vom Silantyp als Reaktionsgas unter den weiteren Bedingungen eines Drucks von 0, 1-1, 0 Torr ≘ 13,33 Pa - 133,3 Paund einer Temperatur von 550-620°C. Damit wird leicht eine polykri­ stalline Siliziumschicht mit einer definierten Richtung folgenden Kristallorientierungen ohne komplizierte Herstel­ lungsschritte gebildet.
Es folgt die Erläuterung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:
Fig. 1 eine Querschnittsdarstellung eines p-Kanal-MOS- Transistors mit einer Gateelektrode entsprechend einer Ausführungsform,
Fig. 2 eine vergrößerte Querschnittsdarstellung der Gateelektrode nach Fig. 1 zur Erklärung der Kristallstruktur,
Fig. 3A-3D Querschnittsdarstellungen des p-Kanal-MOS- Transistors nach Fig. 1 zur Erklärung des Verfahrens zu seiner Herstellung,
Fig. 4A-4D graphische Darstellungen, die das Röntgen- Beugungsspektrum in Abhängigkeit von der Kristallorientierung einer polykristallinen Siliziumschicht bei unterschiedlicher Temperatur während des Schritts des Bildens der polykristallinen Siliziumschicht durch Niederdruck- CVD zeigen,
Fig. 5 eine graphische Darstellung, die die Beziehung zwischen dem Ionenimplantationswinkel und der Ionenimplantationstiefe mit Bezug auf die Orientierung der kristallographischen Achse der Kristallkörner, wobei die Ebenen-Orientierung (110) ist, zeigt,
Fig. 6 eine Querschnittsdarstellung eines p-Kanal-MOS- Transistors mit einer Gateelektrode entsprechend einer anderen Ausführungsform,
Fig. 7 eine Querschnittsdarstellung eines p- Kanal-MOS-Transistors mit einer Gateelektrode,
Fig. 8 eine vergrößerte Querschnittsdarstellung der Gatelektrode nach Fig. 7 zur Erklärung der Kristallstruktur und
Fig. 9A-9D Querschnittsdarstellungen eines p- Kanal-MOS-Transistors zur Erklärung des Verfahrens zu seiner Herstellung.
Wie Fig. 1 zeigt, weist ein p-Kanal-MOS-Transistor nach der ersten Ausführungsform ein n-Siliziumsubstrat 1, Element­ isolationsoxidschichten 2 auf dem n-Siliziumsubstrat 1 mit einem vorbestimmten Abstand voneinander zur Elementisolation, ein Paar von p+-Störstellengebieten 5 mit einem vorbestimmten Abstand voneinander zwischen den Elementisolations-Oxidschich­ ten 2 und eine polykristalline Siliziumschicht 4 mit einer Gateoxidschicht 3 darunter zwischen dem Paar von p+-Störstel­ lengebieten 5 auf. Die polykristalline Siliziumschicht 4 unter­ scheidet sich von einer eingangs beschriebenen darin, daß die Kristall­ orientierungen in eine definierte Richtung ausgerichtet sind.
Wie Fig. 2 zeigt, weist die eine Gateelektrode bildende polykristalline Siliziumschicht 4 Kristallkörner auf, deren Kristallorientierungen in die (110)-Ebenenrichtung ausgerichtet sind. Die Ausführungsform, bei der die polykristalline Siliziumschicht 4 mit den in eine bestimmte Richtung ausgerichteten Kristallorientierungen als Gateelektrode dient, kann dem beim Stand der Technik üblichen Problem des Kanalbildungs-Phänomens effektiv entgegen wirken. Die Kristallorientierungen bei der polykristallinen Siliziumschicht 4 nach der Ausführungsform sind in der (110)-Ebenenrichtung angeordnet. Durch Einstellen der Richtung der Ionenimplantation mit einer Neigung gegenüber der kristallographischen Achsenrichtung der polykristallinen Siliziumschicht 4 unter einem bestimmten Winkel wird die Neigung der Ionenimplanta­ tionsrichtung bezüglich der kristallographischen Achse bei der Bildung des p+-Störstellengebietes 5, wie im weiteren beschrieben, für die gesamte polykristalline Siliziumschicht 4 gleich. Wenn die Orientierung der Kristallkörner in eine definierte Richtung ausgerichtet ist und die Ionen unter einem Winkel bezüglich der Kristallorientierung implantiert werden, bei dem es schwer ist, daß Ionen in das Kanalgebiet implantiert werden, kann das Kanalbildungs-Phänomen leicht unterdrückt werden. Dementsprechend kann auch eine Kanalbildung zwischen den p+-Störstellengebieten (ein leitender Zustand) effektiv verhindert werden. Damit kann auch die Verschlechterung von Transistoreigenschaften, wie etwa das Ansteigen der Schwell­ spannung, effektiv verhindert werden.
Im folgenden wird unter Bezugnahme auf die Fig. 3A-3D das Herstellungsverfahren erklärt. Elementisolations-Oxidschichten 2 werden auf einem n-Siliziumsubstrat 1 mit einem vorbestimmten Abstand voneinander zur Elementisolation gebildet. Eine Gateoxidschicht 3 wird auf dem n-Siliziumsubstrat 1 und der Elementisolations-Oxidschicht 2 gebildet. Wie Fig. 3B zeigt, wird über der Gateoxidschicht 3 durch ein Niederdruck-CVD- Verfahren eine mit Phosphor dotierte polykristalline Silizium­ schicht 4 mit in eine bestimmte Richtung ausgerichtete Kristallorientierungen gebildet. Die Art der Ausrichtung der Kristallorientierungen in der polykristallinen Siliziumschicht 4 wird weiter unten erklärt. Wie Fig. 3C zeigt, werden die polykristalline Siliziumschicht 4 und die Gateoxidschicht 3 durch Plasmaätzen unter Nutzung eines (nicht gezeigten) Resistmusters strukturiert. Damit wird eine Gateelektrode mit einer Struktur entsprechend der Ausführungsform erhalten. Wie Fig. 3D zeigt, werden p+-Störstellengebiete 5 auf selbstaus­ richtende Weise durch Implantation von B+-Ionen unter Nutzung der polykristallinen Siliziumschicht 4, die eine Gateelektrode werden soll, als Maske gebildet. Die Richtung der Implantation der B+-Ionen bildet mit der kristallographischen Orientierung der polykristallinen Siliziumschicht 4 einen vorbestimmten Winkel, bei dem das Kanalbildungs-Phänomen im wesentlichen unterdrückt wird.
Es ist erforderlich, die Bildung der Schicht durch ein Nieder­ druck-CVD-Verfahren unter Einhaltung der nachfolgenden Bedingungen auszuführen, damit die Kristallorientierungen der polykristallinen Siliziumschicht 4 in der (110)-Ebenenrichtung ausgerichtet werden. Vorzugsweise werden 100%-iges Silan oder 20-30% Silan in Stickstoff als Reaktionsgas unter einem Druck von 0,1-1,0 Torr ≘ 13,33 Ps - 133,3 Pa und einer Temperatur von 550-620°C verwendet. Noch günstiger ist es, wenn der Druck 0,17 Torr ≘ 22,66 Pa und die Temperatur 620°C beträgt und 100%-iges Silan als Reaktionsgas verwendet wird. Die Temperaturbedingung ergibt sich aus den folgenden experimentellen Ergebnissen. In den graphischen Darstellungen der Fig. 4A-4D gibt die Abszisse den Beugungswinkel und die Ordinate die Röntgenbeugungs­ intensität an. Aus Fig. 4A ist zu ersehen, daß die Kristall­ orientierung der polykristallinen Siliziumschicht zwei Typen von Kristallkörnern einschließt, deren Ebenenrichtungen (110) und (111) sind, wenn die polykristalline Siliziumschicht bei einer CVD-Temperatur von 660°C gebildet wird. In der graphischen Darstellung repräsentiert das Peak der Ebenen- Orientierung (100) die Kristallorientierung des n-Silizium­ substrates. Wenn die CVD-Temperatur 660°C beträgt, ist es schwierig, die Kristallorientierungen in eine bestimmte Richtung auszurichten, da die Kristallkörner der gebildeten polykristallinen Siliziumschicht die beiden Ebenenorien­ tierungen (110) und (111) aufweisen.
Fig. 4B zeigt den Fall, daß die polykristalline Silizium­ schicht 4 bei einer CVD-Temperatur von 640°C gebildet wird. Aus der graphischen Darstellung ist zu ersehen, daß das Peak der (111)-Ebenen-Orientierung - obgleich niedriger - noch vorhanden ist. Es ist damit schwierig die Kristallorientierungen der Körner innerhalb der polykristallinen Siliziumschicht 4 bei dieser Temperatur in eine bestimmte Richtung auszurichten.
Fig. 4C zeigt den Fall, daß die polykristalline Silizium­ schicht 4 bei einer CVD-Temperatur von 620°C gebildet wird. Aus der graphischen Darstellung ist zu ersehen, daß das peak der (111)-Ebenen-Orientierung im wesentlichen verschwunden und nur noch das peak der (110)-Orientierung signifikant ist. Dies bedeutet, daß die Kristallorientierungen der Kristallkörner der polykristallinen Siliziumschicht 4 durch Bildung der poly­ kristallinen Silizumschicht bei einer Temperatur von 620°C in die (110)-Orientierung ausgerichtet werden können. Die anderen Verfahrensbedingungen sind Einsatz von 100%-igem Silan oder 20-30% Silan in Stickstoff als Reaktionsgas und ein Druck von 0,1-1,0 Torr ≘ 13,33 Pa - 133,3 Pa, wie oben bereits erwähnt.
Aus den Experiment, bei den die CVD-Temperatur (Atmosphären­ temperatur) schrittweise abgesenkt wurde, ist zu entnehmen, daß die Kristallorientierungen der polykristallinen Siliziumschicht 4 entlang der (110)-Richtung angeordnet werden, wenn die Temperatur auf 620°C verringert wird. Es ist anzunehmen, daß ein ähnlicher Effekt erreicht werden kann, wenn die Temperatur niedriger als 620°C ist.
Fig. 4D zeigt den Fall, daß die polykristalline Silizium­ schicht 4 bei einer CVD-Temperatur von 540°C gebildet wird. Die Körner der polykristallinen Siliziumschicht 4 sind amorph, und das Peak der Kristallorientierung ist nicht mehr zu sehen. Das heißt, es gibt kein Peak für die Kristallorientierung der polykristallinen Siliziumschicht 4 mehr, denn die Ebenen- Orientierung (100) ist die Kristallorientierung des n- Siliziumsubstrates 1. Es ist damit schwierig, die Kristall­ orientierung der polykristallinen Siliziumschicht in eine definierte Richtung einzustellen, wenn die CVD-Temperatur niedriger als 540°C ist. Es ist daher wünschenswert, die Bildung bei einer CVD-Temperatur von über 550°C vorzunehmen.
Aus dem Ergebnis de Experiments ist zu erkennen, daß die Bildung innerhalb des Temperaturbereiches von 550°C-620°C durch ein Niederdruck-CVD-Verfahren erfolgen muß, um die Kristallorientierung der polykristallinen Siliziumschicht 4 in eine definierte Richtung einzustellen. Der Implantationswinkel (die Implantationsrichtung) der B+-Ionen wird im folgenden anhand des Schrittes der Bildung der p+-Störstellengebiete 5 unter Bezug auf Fig. 3D erklärt. Die Darstellung der Fig. 5 wird in Kapitel 5, 5.3, Fig. 5.8 in MOS LSI Manufacturing Technology, Nikkei Mc Graw-Hill,gezeigt. Die Abszisse der graphischen Darstellung stellt die Tiefe von der Oberfläche und die Ordinate die Ionenzahl dar. Diese Darstellung zeigt das Er­ gebnis eines Experiments der Durchführung einer Ionenimplanta­ tion unter einem Implantationswinkel im Bereich von 0-8° be­ züglich der Orientierung der kristallographischen Achse. Aus Fig. 5 ist zu entnehmen, daß die Ionenimplantationstiefe den kleinsten Wert annimmt, wenn unter einem Winkel von 8° bezüg­ lich der Orientierung der kristallographischen Achse von <110< implantiert wird. Dies bedeutet, daß eine Kanalbildung am wenigsten wahrscheinlich ist, wenn die Ionen unter einem Winkel von 8° bezüglich der Orientierung der kristallographischen Achse <110< implantiert werden. Es ist daher wünschenswert, die Ionen unter einem Winkel von 8° bezüglich der Orientierung der kristallographischen Achse der polykristallinen Siliziumschicht im Implantationsschritt der Fig. 3D zu implantieren.
Fig. 6 ist eine Querschnittsdarstellung eines p-Kanal-MOS- Transistors mit einer Gateelektrode nach einer weiteren Ausfüh­ rungsform.
Wie Fig. 6 zeigt, ist bei dieser Ausführungsform die Gateelek­ trode als Zweischicht-Struktur aus einer polykristallinen Sili­ ziumschicht 4a und einer polykristallinen Siliziumschicht 4b gebildet. Die polykristalline Siliziumschicht 4a ist aus poly­ kristallinen Körnern mit einer Mehrzahl von Orientierungen ge­ bildet, ähnlich wie die polykristalline Silizium­ schicht 14 nach Fig. 7. Bei der polykristallinen Silizium­ schicht 4b sind die Kristallorientierungen der Kristallkörner in einer definierten Richtung ausgerichtet. Ein Effekt ähnlich zu dem der Ausführungsform nach Fig. 1 kann durch Ausbildung der Gateelektrode als Zweischicht-Struktur aus polykristalli­ nen Schichten 4a und 4b, wobei die Kristallorientierungen in einer der polykristallinen Siliziumschichten in eine bestimmte Richtung ausgerichtet sind, erreicht werden.
Obgleich die beschriebene Ausführungsform eine Anwendung auf einen p-Kanal-MOS-Transistor darstellt, ist die Erfindung da­ rauf nicht begrenzt, und ähnliche Effekte können bei einem n-Kanal-MOS-Transistor erzielt werden. Desweiteren ist die Er­ findung nicht auf die Ausführungsform, bei der die Ebenen- Orientierung der Kristallkörner der polykristallinen Silizium­ schicht 4 die (110)-Richtung ist, begrenzt, sondern die Kri­ stallkörner können auch in einer (111)-Ebenen-Richtung ausge­ richtet sein. Genauer gesagt, ist es möglich, eine polykristal­ line Siliziumschicht mit (111)-Ebenen-Orientierung durch ge­ eignete Steuerung der CVD-Temperatur zu bilden.
Entsprechend einer Ausführungsform der Erfindung wird eine Halbleiter­ einrichtung mit einer Gateelektrode vorgesehen, die eine poly­ kristalline Schicht, bei der die Kristallorientierungen der Kristallkörner in einer definierten Richtung ausgerichtet sind, aufweist. Dies hindert Ionen effektiv daran, stellenweise durch die Gateelektrode durchzutreten und in den Bereich direkt unterhalb implantiert zu werden, wenn die Ionen unter einem vorbestimmten Winkel bezüglich der Orientierung der polykri­ stallinen Siliziumschicht implantiert werden. Im Ergebnis dessen kann die Erzeugung von Betriebsfehlern und eine Verschlechterung der Transistorkennlinien (-charakteristiken) bei der Bildung eines Störstellengebietes auf selbstausrich­ tende Weise durch Ionenimplantation unter Nutzung einer Gate­ elektrode als Maske effektiv verhindert werden.
Nach einer weiteren Ausführungsform der Erfindung wird ein Verfahren zur Herstellung einer Halbleitereinrichtung vorgeschlagen, das einen Schritt der Bildung einer polykristallinen Schicht auf einem Halbleitersubstrat derart aufweist, daß die Kristall­ orientierungen der Kristallkörner in eine bestimmte Richtung ausgerichtet werden. Dann wird die polykristalline Schicht gemustert. Unter Nutzung der gemusterten polykristallinen Schicht als Maske wird durch Implantation von Ionen unter einem vorbestimmten Winkel bezüglich der Kristallorientierung der polykristallinen Schicht im Halbleitersubstrat ein Störstellen­ gebiet gebildet. Dies unterdrückt effektiv das Kanalbildungs- Phänomen, bei dem Ionen stellenweise durch die Gateelektrode hindurchtreten und in den Bereich direkt unterhalb der Gate­ elektrode implantiert werden, wenn eine Ionenimplantation aus­ geführt wird. Im Ergebnis dessen kann effektiv die Erzeugung von Betriebsfehlern und eine Verschlechterung der Transistor­ charakteristiken verhindert werden, wenn Störstellengebiete auf selbstausrichtende Weise durch Ionenimplantation unter Nutzung einer Gatelektrode als Maske gebildet werden. Der Herstellungs­ prozeß wird nicht verkompliziert, da eine polykristalline Si­ liziumschicht mit in eine bestimmte Richtung ausgerichteten Kristallorientierungen mit der gleichen Anzahl von Herstel­ lungsschritten gebildet wird, wie im eingangs beschriebenen Fall.
Nach einer weiteren Ausführungsform der Erfindung wird ein Verfahren zur Herstellung einer polykristallinen Siliziumschicht vorgeschla­ gen, das einen Schritt des Bildens einer polykristallinen Siliziumschicht auf einem darunterliegenden Substrat durch chemische Gasphasenabscheidung unter Nutzung eines Gases vom Silantyp als Reaktionsgas unter den weiteren Bedingugnen eines Druckes von 0,1-1,0 Torr und einer Temperatur von 550-620°C aufweist, so daß die Kristallorientierungen der Kristallkörner in eine bestimmte Richtung ausgerichtet werden.

Claims (14)

1. Halbleitereinrichtung mit
einem Halbleitersubstrat (1) eines ersten Leitungstyps,
einem Paar von Störstellengebieten (5) eines zweiten Lei­ tungstyps, die mit einem vorbestimmten Abstand voneinan­ der im Halbleitersubstrat (1) des ersten Leitungstyps ge­ bildet sind, und
einer Gateelektrode mit einer polykristallinen Schicht (4), die auf dem Halbleitersubstrat (1) zwischen dem Paar von Störstellengebieten (5) mit einer Isolatorschicht (3) da­ runter gebildet ist, und bei der die Kristallorienterungen der Kristallkörner in eine bestimmte Richtung ausgerichtet sind.
2. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeich­ net, daß die polykristalline Schicht eine polykristalline Siliziumschicht (4) aufweist.
3. Halbleitereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeich­ net, daß die Kristallorientierung der polykristallinen Schicht eine (110)-Ebenen-Orientierung ist.
4. Halbleitereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeich­ net, daß die Kristallorientierung der polykristalline Schicht eine (111)-Ebenen-Orientierung ist.
5. Halbleitereinrichtung nach einem der Ansprüche 1-4, da­ durch gekennzeichnet, daß die Gateelektrode (4) und das Paar von Störstellengebieten (5) einen MOS-Transistor bilden.
6. Halbleitereinrichtung nach einem der Ansprüche 1-5, da­ durch gekennzeichnet, daß die Gateelektrode eine aus nur einer polykristallinen Schicht (4) gebildete Gateelektrode ist.
7. Halbleitereinrichtung nach einem der Ansprüche 1-5, da­ durch gekennzeichnet, daß die Gateelektrode (4) eine Mehr­ zahl polykristalliner Schichten (4a, 4b) aufweist, wobei die Kristallorientierungen in mindestens einer der poly­ kristallinen Schichten (4b) in eine bestimmte Richtung aus­ gerichtet sind.
8. Halbleitereinrichtung nach einem der Ansprüche 1-7, da­ durch gekennzeichnet, daß die polykristalline Schicht eine polykristalline CVD-Schicht (4) auf­ weist.
9. Verfahren zur Herstellung einer Halbleitereinrichtung mit den Schritten:
Bilden einer polykristallinen Schicht (4) auf einem Halb­ leitersubstrat (1) derart, daß die Kristallorientierungen der Kristallkörner in eine bestimmte Richtung ausgerichtet sind,
Mustern der polykristallinen Schicht (4) und
Bilden eines Störstellengebietes (5) im Halbleitersubstrat (1) durch Ionenimplantation unter einem vorbestimmten Winkel bezüglich der Kristallorientierung der polykristal­ linen Schicht unter Nutzung der gemusterten polykristalli­ nen Schicht (4) als Maske.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der Schritt des Bildens der polykristallinen Schicht den Schritt des Bildens einer polykristallinen Siliziumschicht (4) aufweist.
11. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß der Schritt des Bildens der polykristallinen Schicht den Schritt des Bildens einer polykristallinen Schicht (4) durch ein CVD-Verfahren aufweist.
12. Verfahren nach einem der Ansprüche 9-11, dadurch gekennzeichnet, daß der Schritt des Bildens der polykristallinen Schicht den Schritt des Bildens einer polykristallinen Silizium­ schicht (4) unter Nutzung eines Gases vom Silantyp als Re­ aktionsgas unter einem Druck von 13,33 Pa - 133,3 Pa (0,1 - 1,0 Torr) und einer Temperatur von 550-620°C aufweist.
13. Verfahren nach einem der Ansprüche 9-12, dadurch gekenn­ zeichnet, daß der Schritt des Bildens des Störstellengebie­ tes den Schritt des Bildens eines Störstellengebietes (5) im Halbleitersubstrat (1) durch Ionenimplantation unter einem Winkel von 7°-14° bezüglich der kristallographi­ schen Achse der polykristallinen Schicht wenn die Ebenen-Orientierung der Kristallkörner der polykristallinen Schicht (110) ist, aufweist.
14. Verfahren zur Herstellung einer polykristallinen Silizium­ schicht, gekennzeichnet durch einen Schritt des Bildens einer polykristallinen Siliziumschicht (4) auf einem darun­ terliegenden Substrat (1) durch ein chemisches Gasphasen­ abscheidungsverfahren unter Nutzung eines Gases vom Silan­ typ als Reaktionsgas unter einem Druck von 13,33 Pa - 133,3 Pa (0,1-1,0 Torr) und einer Temperatur von 550-620°C
DE4138057A 1990-11-19 1991-11-19 Halbleitereinrichtung und Verfahren zu deren Herstellung Expired - Fee Related DE4138057C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2314542A JP2875380B2 (ja) 1990-11-19 1990-11-19 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE4138057A1 DE4138057A1 (de) 1992-05-21
DE4138057C2 true DE4138057C2 (de) 1998-07-16

Family

ID=18054549

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4138057A Expired - Fee Related DE4138057C2 (de) 1990-11-19 1991-11-19 Halbleitereinrichtung und Verfahren zu deren Herstellung

Country Status (4)

Country Link
US (1) US5381032A (de)
JP (1) JP2875380B2 (de)
KR (1) KR950006486B1 (de)
DE (1) DE4138057C2 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444302A (en) * 1992-12-25 1995-08-22 Hitachi, Ltd. Semiconductor device including multi-layer conductive thin film of polycrystalline material
KR960012585B1 (en) * 1993-06-25 1996-09-23 Samsung Electronics Co Ltd Transistor structure and the method for manufacturing the same
EP0643417A3 (de) * 1993-09-08 1995-10-04 At & T Corp Verfahren zur Gatter-Implantierung.
JP3599290B2 (ja) * 1994-09-19 2004-12-08 株式会社ルネサステクノロジ 半導体装置
CN1420538A (zh) * 1996-07-12 2003-05-28 富士通株式会社 半导体装置的制造方法和半导体装置及其装配方法
US6881611B1 (en) * 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
JPH1041412A (ja) * 1996-07-18 1998-02-13 Toshiba Corp 半導体装置およびその製造方法
JP3090201B2 (ja) 1997-06-04 2000-09-18 日本電気株式会社 多結晶シリコン膜及び半導体装置
US6476462B2 (en) * 1999-12-28 2002-11-05 Texas Instruments Incorporated MOS-type semiconductor device and method for making same
KR100487426B1 (ko) * 2001-07-11 2005-05-04 엘지.필립스 엘시디 주식회사 폴리실리콘 결정화방법 그리고, 이를 이용한 폴리실리콘박막트랜지스터의 제조방법 및 액정표시소자의 제조방법
JP3781666B2 (ja) * 2001-11-29 2006-05-31 エルピーダメモリ株式会社 ゲート電極の形成方法及びゲート電極構造
US9209298B2 (en) * 2013-03-08 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-oxide-semiconductor field-effect transistor with extended gate dielectric layer
US9768259B2 (en) 2013-07-26 2017-09-19 Cree, Inc. Controlled ion implantation into silicon carbide using channeling and devices fabricated using controlled ion implantation into silicon carbide using channeling

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6132170A (ja) * 1984-07-23 1986-02-14 Ricoh Co Ltd 漢字部推定カナ漢字変換処理装置
JPS61174758A (ja) * 1985-01-30 1986-08-06 Mitsubishi Electric Corp 相補型半導体集積回路装置
JPS6276677A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 半導体装置の製造方法
JPS62179766A (ja) * 1986-02-04 1987-08-06 Seiko Instr & Electronics Ltd Ｍｉｓトランジスタ−の製造方法
US4808555A (en) * 1986-07-10 1989-02-28 Motorola, Inc. Multiple step formation of conductive material layers
JPS6348865A (ja) * 1986-08-19 1988-03-01 Toshiba Corp 半導体装置
JPH0287575A (ja) * 1988-09-24 1990-03-28 Nec Corp Ｍｉｓ型半導体集積回路装置
JPH02140933A (ja) * 1988-11-21 1990-05-30 Hitachi Ltd 半導体装置およびその製造方法
JP2875379B2 (ja) * 1990-11-19 1999-03-31 三菱電機株式会社 半導体装置およびその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Appl. Phys. Lett. 36 (6), 15 March 1980, pp. 447-449 *
Halbleiter Technologie, J.Ruge, Springer 1975, S. 140-151 *

Also Published As

Publication number Publication date
JPH04188674A (ja) 1992-07-07
DE4138057A1 (de) 1992-05-21
KR920010974A (ko) 1992-06-27
KR950006486B1 (ko) 1995-06-15
JP2875380B2 (ja) 1999-03-31
US5381032A (en) 1995-01-10

Similar Documents

Publication Publication Date Title
DE4213244C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE3902701C2 (de)
DE4437068C2 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE2502235C2 (de)
DE3245064C2 (de)
DE2707693C3 (de) Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation
DE3334333A1 (de) Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten
DE4138063C2 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE4138057C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE4219319A1 (de) Mos-fet und herstellungsverfahren dafuer
DE3930016C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE3940674C2 (de)
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate
DE4420052A1 (de) Verfahren zur Herstellung eines Gates in einer Halbleitereinrichtung
DE2729973A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE19542606C2 (de) MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren
DE3931127A1 (de) Mehrschichtelektrodenstruktur fuer halbleitereinrichtungen und verfahren zum herstellen einer solchen struktur
DE10158706B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4215010C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE69629974T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären Bipolartransistoren
DE4411851C2 (de) Halbleitervorrichtungen mit Grabenisolierstruktur, die einen Kanal-dotierten Bereich aufweist, und Herstellungsverfahren dafür
DE19630609C2 (de) Verfahren zum Herstellen eines Transistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee