JPS6348865A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6348865A
JPS6348865A JP19202586A JP19202586A JPS6348865A JP S6348865 A JPS6348865 A JP S6348865A JP 19202586 A JP19202586 A JP 19202586A JP 19202586 A JP19202586 A JP 19202586A JP S6348865 A JPS6348865 A JP S6348865A
Authority
JP
Japan
Prior art keywords
gate electrode
gate
ions
crystal grain
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19202586A
Other languages
English (en)
Inventor
Riichiro Shirata
理一郎 白田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP19202586A priority Critical patent/JPS6348865A/ja
Publication of JPS6348865A publication Critical patent/JPS6348865A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は例えば、絶縁ゲート型電界効果トランジスタな
どに利用できる半導体装置に関する。
(従来の技術) 従来の絶縁ゲート型電界効果トランジスタ(MOSFE
T)は、第2図(2−1)に示すように、ゲート電極と
なるゲート用シリコン酸化膜2を形成したP型半導体基
板1にVCD法で付着させた多結晶シリコン3,2を用
い、シート抵抗の低減化のためリン拡散を行ったものが
知られている。
例えば、0.4−の多結晶シリコン900℃、60分の
リン拡散を行うと第2図(2−2)で示すように、多結
晶シリコンの境界3.3が生じ、得られる多結晶シリコ
ン結晶粒3.4の平均粒径は0.4−になる。
この場合ゲートff電極の断面を見ると、上から下まで
貫−で−層の単結晶シリコンになっている箇所が存在す
る。ゲートff1l形成後ソース・ドレイン拡散層形成
のためゲートW電極をマスクに1型MO5FETではI
型原子を(I =n e p)イオン注入する。第2図
(2−3)に示すように、例えばn型MO3FETで、
ヒ素(矢印3,5の方向よりヒ素イオン注入する)を加
速電圧を40〜50KaV 、 ドーズ量を1〜5 X
 101sat+++s/aJでイオン注入する。この
時ゲート電極の多結晶シリコン中、上から下まで貫−の
単結晶になっており、かつ注入イオンがチャンネリング
を起こす面方位にある箇所で注入イオンがゲート電極中
を深く侵入し、基板に一部達する。こうしてMOSFE
Tのチャンネル部の一部が基板と反対の、ソース・ドレ
イン部と同じ拡散層になり、MOSFETの電気的特性
の劣化をもたらす(しきい値電圧の低下)、この効果は
MOSFETのチャンネル長が1.5μs以下になると
大きくなり、MOSFETを用いたLSIの電気特性の
劣化をもたらす、この時の特性は第3図および第4図に
示す。
(発明が解決しようとする問題点) 以上述べてきたように、ゲート電極に多結晶シリコンを
使用し、ゲート電極の低抵抗化のためリン拡散を行うと
、多結晶シリコンの結晶粒径が大きくなる。するとゲー
ト電極マスクのイオン注入時にゲート電極中をチャンネ
リングにより注入イオンが基板に達し、 MOSFET
の特性の劣化が起こる。
〔発明の構成〕
(問題点を解決するための手段) 本発明は多結晶のゲート電極の結晶粒径の大きさをゲー
ト膜厚より小さくし、イオンチャンネリングを防ぎ、M
OSFETの特性劣化を防ぐことを特徴とするものであ
る。
(作 用) イオン注入したイオンのゲート電極へのチャンネリング
によるMOSFETの特性劣化は、多結晶ゲート電極の
結晶粒径に強く依存する。結晶粒径が大きくなるとゲー
ト電極中のイオンの侵入は起きやすくなり、ある確率で
ゲート下の基板が基板と反対の電導性拡散層となる、−
芳、結晶粒径の最大の大きさのものをゲート膜厚の半分
以下に抑えるとこの現象を防ぐことができる。
(実施例) 以下本発明の実施例について詳細に説明する。
第1図は本発明による半導体装置の製造手順を示してい
る。P型半導体基板1の上にゲート酸化膜を第1図(1
−1)に示すようにCVD法でn型不純物(ヒ素又はリ
ン)を第1図(1−2)に示すように、ドープされた多
結晶シリコン3,1を4000人蒸着2せ、これをゲー
トmiとして利用する。
n型不純物がドープされているので低抵抗化されており
、多結晶シリコンへのリン拡散をする必要がない。 よ
って結晶粒径は小さく0.1−以下である。このゲート
材料をレジストをマスクとしてエツチングしゲート電極
3を形成する。
例えば、第1図(1−3)に示すように、ソース・ドレ
イン拡散層4はゲート電極マスクにイオン注入で形成す
るが、ゲート電極の多結晶シリコンの結晶粒径が最大で
0.1−以下なのでゲート電極中に入ったイオンはチャ
ンネリングを起こさず、途中で止まり、基板に達するこ
とはない。
〔発明の効果〕
以上述べたように、本発明によれば、ゲート電極の結晶
粒径を最大のものでもゲート膜厚の半分以下にすること
、ゲートマスクのイオン注入時にチャンネリング効果に
よる注入イオンのゲート下の基板への侵入を防ぐことが
できる。
これによりMOSFETの特性劣化を防ぐことができる
【図面の簡単な説明】
第1図は本発明の一実施例の製造工程を示す断面図、第
2図は本発明の他の実施例を示す断面図、第3図および
第4図は特性図である。 1・・・P型半専体基板。 2・・・ゲート用シリコン酸化膜、 3.1・・・ヒ素、リンをドープした5in4ガスによ
るCI/D法で付着した多結晶シリコン、3.2・・・
不純物をドープしないCVD法で付着した多結晶シリコ
ン。 4・・・ソース又はドレインの拡散層領域。 5・・・ヒ素イオン注入時にチャンネリングによりゲー
ト電極下に形成されたn型拡散層。 代理人 弁理士  則 近 憲 佑 同     竹 花 喜久男 73.3 3.!5づノノノノノ/ノ/ C: 第  3  図 0.1 0.2 0.ヨ 03 0.Δケート懺し塙d
又゛ダ子灼的砧晶廻埴 (7ara)tFO1y=04
/jJ 14  図

Claims (4)

    【特許請求の範囲】
  1. (1)電極を多結晶薄膜で形成してなるものにおいて、
    前記多結晶薄膜内の結晶粒径が前記電極の膜厚の半分以
    下としたことを特徴とする半導体装置。
  2. (2)多結晶薄膜内の結晶粒径が、最大の粒径でも前記
    電極の膜厚の半分以下としたことを特徴とする特許請求
    の範囲第1項記載の半導体装置。
  3. (3)電極を絶縁ゲート型電界効果トランジスタのゲー
    ト電極としたことを特徴とする特許請求の範囲第1項記
    載の半導体装置。
  4. (4)電極を絶縁ゲート型電界効果キャパシタのゲート
    電極としたことを特徴とする特許請求の範囲第1項記載
    の半導体装置。
JP19202586A 1986-08-19 1986-08-19 半導体装置 Pending JPS6348865A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19202586A JPS6348865A (ja) 1986-08-19 1986-08-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19202586A JPS6348865A (ja) 1986-08-19 1986-08-19 半導体装置

Publications (1)

Publication Number Publication Date
JPS6348865A true JPS6348865A (ja) 1988-03-01

Family

ID=16284343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19202586A Pending JPS6348865A (ja) 1986-08-19 1986-08-19 半導体装置

Country Status (1)

Country Link
JP (1) JPS6348865A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5381032A (en) * 1990-11-19 1995-01-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a gate electrode of polycrystal layer and a method of manufacturing thereof
JP2000208642A (ja) * 1999-01-12 2000-07-28 Hyundai Electronics Ind Co Ltd デュアルゲ―トmosトランジスタの製造方法。
JP2004535077A (ja) * 2001-07-13 2004-11-18 インターナショナル・ビジネス・マシーンズ・コーポレーション 原子状酸素促進酸化(atomicoxygenenhancedoxidation)を使ってゲート活性化を改良する方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5381032A (en) * 1990-11-19 1995-01-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a gate electrode of polycrystal layer and a method of manufacturing thereof
JP2000208642A (ja) * 1999-01-12 2000-07-28 Hyundai Electronics Ind Co Ltd デュアルゲ―トmosトランジスタの製造方法。
JP2004535077A (ja) * 2001-07-13 2004-11-18 インターナショナル・ビジネス・マシーンズ・コーポレーション 原子状酸素促進酸化(atomicoxygenenhancedoxidation)を使ってゲート活性化を改良する方法

Similar Documents

Publication Publication Date Title
US4119440A (en) Method of making ion implanted zener diode
KR100275846B1 (ko) 전계 효과 트랜지스터 및 그 제조 방법
US4841347A (en) MOS VLSI device having shallow junctions and method of making same
US4318216A (en) Extended drain self-aligned silicon gate MOSFET
US5541137A (en) Method of forming improved contacts from polysilicon to silicon or other polysilicon layers
JP3015253B2 (ja) 半導体装置およびその製造方法
US5672530A (en) Method of making MOS transistor with controlled shallow source/drain junction
US4498224A (en) Method of manufacturing a MOSFET using accelerated ions to form an amorphous region
KR940008571B1 (ko) 반도체장치의 제조방법
US4362574A (en) Integrated circuit and manufacturing method
US4958204A (en) Junction field-effect transistor with a novel gate
JPS6348865A (ja) 半導体装置
KR100421300B1 (ko) 고도핑된 영역에 대해 낮은 콘택저항을 갖는 반도체 소자
JPH0656855B2 (ja) 絶縁ゲ−ト型電界効果トランジスタ
JP2860482B2 (ja) 半導体装置の製造方法
KR100224650B1 (ko) 반도체장치의 제조방법
JP2950241B2 (ja) 電界効果トランジスタの製造方法
JPH02105469A (ja) Mis型半導体装置
JP2900717B2 (ja) 半導体装置
GB1432309A (en) Semiconductor structures
JPH0521735A (ja) 半導体装置の製造方法
JPH02174236A (ja) 半導体装置の製造方法
JP2608627B2 (ja) 半導体装置の製造方法
JPH0590594A (ja) 縦型mos電界効果トランジスタの製造方法
JPH04283966A (ja) Mos型半導体装置の製造方法