DE2502235C2 - - Google Patents

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen eines ladungsgekoppelten Halbleiterbauelements gemäß dem Oberbegriff der Ansprüche 1 und 2.

Ein ladungsgekoppeltes Halbleiterbauelement oder eine ladungsgekoppelte Halbleiteranordnung besteht aus einer Metall- Isolator-Halbleiterstruktur, in welcher Minoritätsträger bzw. Majoritätsträger in einem räumlich definierten Verarmungsgebiet, das auch als "Potentialwanne" bezeichnet wird, an der Oberfläche des Halbleitermaterials gespei­ chert werden. Die Ladung wird entlang der Oberfläche bewegt, indem das Potentialminimum bewegt wird. Anordnungen dieser Art können ins­ besondere als Schieberegister mit Vorteil verwendet werden.

In "IEEE International Electron Device Meeting Technical Digest" (Washington, D.C.), Dezember 1973, S. 24-26, ist ein Verfahren zum Herstellen eines ladungsge­ koppelten Halbleiterbauelements der eingangs bezeichneten Art beschrie­ ben. Hierbei handelt es sich um eine Zweiphasenanordnung mit vergrabenem Kanal. Bei der Herstellung dieser Anordnung wird eine leicht dotierte p-Schicht aus­ gebildet durch Implantierung von Bor oder durch Epitaxie. Nach Wieder­ aufwachsen des Gateoxids wird eine Schicht von Siliziumnitrid aufge­ bracht. Es folgt das Aufbringen und Ätzen der polykristallinen Si­ lizium-Speicherelektroden. Damit die Anordnung als zweiphasige la­ dungsgekoppelte Halbleiteranordnung betrieben werden kann, wird das Halbleiterplättchen dann mit einem n-Dotierstoff implantiert, um die p-Schicht in den Bereichen, die nicht durch die Silizium-Gateelektro­ den maskiert sind, teilweise zu kompensieren. Die Anordnung wird dann oxidiert, um den Isolator über den polykristallinen Silizium­ elektroden auszubilden. Das Nitrid, das in den Spalten zwischen den Elektroden freigelegt ist, widersteht der Oxidation und nimmt nicht an Stärke zu. Schließlich wird eine Aluminiumschicht aufgebracht und geätzt zur Ausbildung der Übertragungselektroden.

Bei dem in der genannten Schriftstelle beschriebenen Gegenstand ist über die elektrisch leitende Verbindung zwischen zwei benachbarten eine Speicherstelle bildenden ersten und zweiten Elektroden nichts näheres ausgesagt. Wenn die Verbindung außerhalb des Chip vorgenommen wird, muß für jede Elektrode ein Anschlußstift vorhanden sein. Das ist sehr aufwendig und kaum durchführbar. Wenn aber die Verbindung seitlich der Speicherstelle hergestellt wird, beanspruchen die entsprechenden Verbindungswege viel Platz auf dem Halbleiterplättchen, so daß die Packungsdichte in nachteiliger Weise geändert wird und entsprechend weniger Speicher bzw. Übertragungs­ stellen und fotoempfindliche Stellen je Flächeneinheit zur Verfügung stehen. Dementsprechend steigen die Kosten, und die Ausbeute sinkt.

Der Erfindung liegt die Aufgabe zugrunde, ein Herstellungs­ verfahren der eingangs bezeichneten Art zu schaffen, welches eine genaue Ausrichtung der Sperrgebiete in bezug auf die ersten Elektroden ermöglicht, und bei dem ferner benachbarte erste und zweite Elektroden auf einfache Weise ohne zusätzlichen Platzbedarf elektrisch mit­ einander verbunden werden können, so daß eine hohe Dichte der Struktur und eine dichte Ladungspackung für eine periphere Schal­ tung ermöglicht wird.

Diese Aufgabe wird gelöst durch die in den Ansprüchen 1 und 2 beschriebenen Merk­ male der kennzeichnenden Teile in Verbindung mit den Merkmalen des Oberbegriffs.

Von besonderer Bedeutung ist dabei, daß die elektrische Verbindung der ersten und der zweiten Elektroden aus polykristallinem Silizium über jeder durch zwei benachbarte erste und zweite Elektroden gebildeter Speicherstelle auf dem Chip angeordnet ist.

Ein weiterer Vorteil der Erfindung ist eine größere Flexibilität bei der Herstellung der Verbindungen zu den Elektroden. Dabei können die Taktschaltungen, die mit den Elektroden zu verbinden sind, um den Weitergabevorgang zu realisieren, entweder mit der ersten Elek­ trodenschicht oder der zweiten Elektrodenschicht verbunden werden.

In DE-OS 23 14 260 ist eine ladungsgekoppelte Halbleiteranordnung mit Oberflächentransport durch Minoritätsträger mit einem Halbleiterkörper, einer diese bedeckenden Isolierschicht sowie darauf angeordneten ersten Elektroden aus polykristallinem Silizium zur zeit­ lich veränderlichen Ausbildung von abgestuften Verarmungsgebieten beschrieben, die sich von der obengenannten Schriftstelle und damit von dem Gegenstand der Erfindung insbesondere dadurch unterscheidet, daß zweite aus Metall bestehende Elektroden nicht auf der als Grundschicht anzusehenden Isolierschicht angeordnet sind, und auch nicht in der Weise, daß jede zweite Elektrode im wesentlichen den Raum zwischen einem Paar benachbarter erster Elektroden einnimmt. Die zweiten Elektroden sind vielmehr auf Oxidblöcken ausgebildet, welche nicht Teil der Grundschicht sind, das sie erst ausgebildet werden, nachdem erste Elektroden ausgebildet wurden.

In der Schriftstelle IBM Technical Disclosure Bulletin, Bd. 14, 1971, Nr. 4, Seite 1234 ist ein ladungsgekoppeltes Schieberegister beschrie­ ben, dessen Halbleiterkörper eine leichte n-Dotierung aufweist, und es sind zwei Gebiete mit p⁺-Diffusion, mehrere Sperrgebiete mit n-Diffu­ sion, mehreren ersten Elektroden aus dotiertem polykristallinem Silizium und mehrere zweite Elektroden aus Metall, die beide auf einer Grundisolierschicht angeordnet sind, ein Ladungsinjektionsanschluß und zwei Taktleitungen vorhanden. Bei dieser Anordnung stehen zwar benachbarte erste und zweite Elektroden in Kontakt mit­ einander, sind also elektrisch leitend verbunden, das wesentliche Merkmal, daß die Seitenkanten der Sperrgebiete mit den Seitenkanten des isolierenden Materials auf den ersten Elektroden fluchten, ist jedoch nicht erfüllt. Im übrigen werden die Sperrgebiete durch Diffusion hergestellt, nicht aber durch Ionenimplantation. Die andersartige Bauart bedingt parasitäre Kapazitäten, die die maximal erreichbare Schaltgeschwindigkeit herabsetzen und damit die Arbeitsweise im ungünstigen Sinne beeinflussen.

Aus der DE-OS 22 53 702 ist es bei der Herstelung eines einzelnen MOS-Feld­ effekttransistors u. a. bekannt, Source und Drain mittels Ionenimplantation in einen Halbleiterkörper einzubringen. Dabei dient die aus polykristallinem Silizium bestehende und an ihren Seitenkanten mit einer Jodierschicht bedeckte Gateelektrode als Implantationsmaske.

Schließlich ist es in Anologie zu Merkmalen des Gattungsbegriffs des Anspruchs 1 aus US-PS 37 70 988 bekannt, bei einer ladungsgekoppelten Halbleiteranordnung die ersten und die zweiten Elektroden aus Silizium, womit offenbar polykristallines Silizium gemeint ist, auszubilden, und es werden erste Elektroden selektiv und voneinander getrennt auf einer Grundschicht ausgebildet; es wird eine erste elektrisch isolie­ rende Schicht über den ersten Elektroden ausgebildet, und es werden zweite Elektroden selektiv und voneinander getrennt auf der Grund­ schicht derart ausgebildet, daß jede zweite Elektrode im wesentlichen den Raum zwischen einem Paar benachbarter Elektroden einnimmt.

Ein wesentlicher technischer Unterschied gegenüber den bekannten Halbleiteranordnungen ist bei dem nach der Erfindung hergestellten Halbleiterbauelement die elektrische Verbindung zwischen den ersten und den zweiten Elektrodenschichten an der Stelle der selbstausgerichteten Sperrgebiete und der Fortfall einer Lücke zwischen den entsprechend ausgebildeten Elektroden. Dementsprechend können die bekannten Anordnungen auch nicht zu den durch die Er­ findung erreichbaren Vorteilen führen. Der Fortfall von Lücken zwischen den Elektroden erlaubt eine gleichmäßige Gestaltung der Potential­ wannen in dem Substrat, die durch Anlegen von Spannungen an die ver­ schiedenen Elektroden erzeugt werden. Auch wird durch die Selbstaus­ richtung der Elektrodenkanten mit den Kanten der implantierten Sperrgebiete erreicht, daß parasitäre Überlappungskapazitäten ebenso wie Lücken zwischen den Elektrodenkanten und den Sperrgebieten, die die Arbeit nachteilig beeinflussen, eliminiert sind.

Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet. Ausführungsbeispiele der Erfindung werden nachfolgend anhand der Zeichnungen näher beschrie­ ben.

Fig. 1 zeigt eine Schnittansicht eines Halbleitersubstrats mit einer ersten isolierenden Oxidschicht auf einer Fläche des Substrats, einer zweiten isolierenden Nitridschicht auf der ersten Isolierschicht und einer auf der zweiten Isolierschicht angeordneten ersten polykristallinen Sili­ ziumschicht.

Fig. 2 zeigt in einer Darstellung ähnlich Fig. 1, daß ein erstes Fotoresist-Muster auf der Oberfläche der ersten polykristallinen Siliziumschicht ausgebildet ist.

Fig. 3 ist eine Ansicht ähnlich Fig. 2, nachdem Teile der ersten polykristallinen Siliziumschicht in den Bereichen unterhalb der Öffnungen in dem ersten Fotoresist-Muster fortgeätzt worden sind.

Fig. 4 ist eine Ansicht ähnlich Fig. 3, nachdem das erste Fotoresist-Muster entfernt und eine zweite Siliziumdioxid­ schicht über der Oberfläche der polykristallinen Silizium­ schicht ausgebildet ist, und nachdem die so ausgebildete Struktur einer Ionenstrahlung ausgesetzt wurde, um Sperr­ gebiete in das Halbleitersubstrat zu implantieren.

Fig. 5 ist eine Ansicht ähnlich Fig. 4, nachdem eine zweite polykristalline Schicht über der zweiten Siliziumdioxid­ schicht ausgebildet und ein zweites Fotoresist-Muster über der zweiten polykristallinen Siliziumschicht ausgebildet wurde.

Fig. 6 ist eine Ansicht ähnlich Fig. 5 nach Ätzen der zweiten polykristallinen Siliziumschicht und Entfernen des zweiten Fotoresist-Musters.

Fig. 7 ist eine Ansicht ähnlich Fig. 6, nachdem eine dritte isolierende Siliziumdioxydschicht über der in Fig. 6 dargestellten Struktur ausgebildet und ein drittes Fotoresist-Muster über der dritten Siliziumdioxydschicht ausgebildet wurde.

Fig. 8 ist eine Ansicht ähnlich Fig. 7 nach Fortätzen der zweiten und dritten isolierenden Siliziumdioxydschichten in den Bereichen unterhalb der Öffnungen in dem dritten Fotoresist-Muster.

Fig. 9 ist eine Ansicht ähnlich Fig. 8 nach Entfernen des dritten Fotoresist-Musters und nach selektiver Ausbildung einer leitfähigen Schicht über der Struktur, so daß die verbleibenden Teile der ersten und der zweiten polykristal­ linen Siliziumschichten elektrisch verbunden werden.

Fig. 10-12 zeigen eine Struktur und Verfahrensschritte der Herstellung gemäß einem weiteren Ausführungsbeispiel der Erfin­ dung, bei der Teile der zweiten Siliziumdioxydschicht ent­ fernt werden, um eine elektrische Verbindung zwischen den ersten und zweiten polykristallinen Siliziumschichten zu schaffen.

Als Ausgangspunkt für die Herstellung des ladungsgekoppelten Halbleiterbauelements wird ein Halbleitersub­ strat oder Halbleiterplättchen 20 (Fig. 1) verwendet. Das Substrat 20 ist ein Siliziumplättchen mit p-Leitfähigkeit, beispielsweise ein mit Bor dotiertes Substrat. Obwohl bei dem beschriebenen Ausführungsbeispiel ein Silizium-Halblei­ tersubstrat verwendet wird, liegt es im Bereich fachmänni­ schen Handelns, auch andere geeignete Halbleitermateriali­ en zu verwenden. Auch können anstelle der bei der Figuren­ beschreibung angegebenen Leitfähigkeitstypen der Gebiete erforderlichenfalls die entgegengesetzten Leitfähigkeits­ typen verwendet werden, und man erhält dann ein Bauelement, dessen Ladungspakete den entgegengesetz­ ten Typ von Minoritätsträgern aufweisen.

Auf der Oberfläche des Halbleiterplättchens wird durch be­ kannte thermische Oxydationsverfahren eine erste isolieren­ de Schicht 24 ausgebildet, welche beispielsweise Silizium­ dioxyd enthält. Bei einer bevorzugten Ausführungsform hat die thermisch aufgewachsene Schicht 24 eine Stärke von 120 nm. Auf der ersten isolierenden Schicht 24 wird eine zweite isolierende Schicht 26 ausgebildet. Die zweite isolierende Schicht 26 besteht beispielsweise aus Silizium­ nitrid, und sie wird durch bekannte Verfahren hergestellt. In dem beschriebenen Ausführungsbeispiel, bei dem die erste isolierende Schicht 24 eine Stärke von 120 nm hat, beträgt die Stärke der Siliziumnitridschicht 26 vorzugswei­ se 40 nm. Die zweite isolierende Schicht 26 besteht aus Siliziumnitrid, weil auf dem Nitrid thermisch aufge­ wachsene Oxyde nicht ausgebildet werden können. Das Silizium­ nitrid ist daher sehr vorteilhaft, weil es die darunter be­ findliche Schicht 24 davor schützt, wesentlich stärker zu werden, als dies normalerweise während der nachfolgenden Oxydations-Verfahrensschritte bei dem beschriebenen Verfahren der Fall sein würde. Zusätzlich wirkt die Siliziumnitridschicht 26 als weitere Schutzschicht ge­ gen Nadellöcher in der darunter befindlichen Schicht 24. Alternativ können auch andere Materialien verwendet werden, deren wesentliche Eigenschaften denen der Schicht 26 ähn­ lich sind, beispielsweise Aluminiumoxyd.

Anschließend wird eine polykristalline Siliziumschicht 28 auf der zweiten isolierenden Schicht 26 ausgebildet. Die polykristalline Siliziumschicht 28 ist eine dotierte Schicht, und sie enthält Störstoffe (vorzugsweise Phos­ phor, wenn die Schicht 28 mit einem n-Störstoff dotiert ist) in einer solchen Menge, daß die dotierte polykristal­ line Siliziumschicht 28 als elektrischer Leiter oder Gate- Elektrode arbeiten kann. Bei einer bevorzugten Ausführungs­ form hat die dotierte polykristalline Siliziumschicht 28 eine Stärke von etwa 300 bis 400 nm.

Entsprechend der Darstellung in Fig. 2 wird eine Fotoresist- Schicht 32 unter Anwendung üblicher Verfahren aufgebracht und entwickelt (wobei fotolithografische Maskierungs- und Ätzverfahren angewandt werden), so daß ein Muster gebil­ det wird, welches Öffnungen aufweist, von denen Öffnungen 34, 36, 38 und 40 dargestellt sind. Die Öffnungen in der Fotoresist-Schicht 32 werden anschließend benutzt, um Sperrgebiete zu definieren, welche in das Substrat 20 zu implantieren sind.

Wie Fig. 3 zeigt, werden Teile der dotierten polykristal­ linen Siliziumschicht 28 entfernt. Vorzugsweise erfolgt dies durch Ätzung mit einem Ätzmittel, welches für poly­ kristallines Silizium geeignet ist. Beispielsweise kann ein geeignetes Ätzmittel Flußsäure, Essigsäure und Salpeter­ säure enthalten; auch kann die Anwendung eines Freon- (Frigen- usw.)Gases in einem Plasma-Zustand zweckmäßig sein, wobei das Plasma-Ätzmittel die Probleme mildert, welche dadurch entstehen, daß das Ätzmittel die unteren Schichten unterscheidet. In der Schicht 28 werden durch den Ätz-Verfahrensschritt Öffnungen 35, 37, 39 und 41 ausgebildet, und durch diesen Ätzvorgang entstehen Elek­ troden 43, 45, 47, 49 und 51 aus der Schicht 28.

Aus Fig. 4 ist erkennbar, daß die Fotoresist-Schicht 32 durch Anwendung bekannter Fotoresist-Entfernungsmittel entfernt wurde. Nach Entfernung des Fotoresist wird unter Anwendung bekannter thermischer Oxydationsverfahren eine thermische Oxydation ausgeführt und auf der Oberfläche der polykristallinen Siliziumschicht 28 ein Oxyd des Halb­ leitermaterials gebildet, und zwar im vorliegenden Fall Siliziumdioxyd. Dementsprechend bildet sich durch die Oxy­ dation eine dünne Oxydschicht 53, welche Segmente 54, 56, 58, 60 und 62 auf den entsprechenden Elektroden 43, 45, 47, 49 und 51 der ersten polykristallinen Halbleiterschicht 28 aufweist. Da im übrigen Oxyde auf einer Siliziumnitrid­ oberfläche sehr viel langsamer aufwachsen, findet kein we­ sentliches Oxydwachstum auf der oberen Fläche der Silizi­ umnitridschicht 26 statt.

Der nächste Verfahrensschritt besteht in der Implantierung der gewünschten Störstoffionen in das Substrat 20 durch die in der Schicht 28 vorhandenen Öffnungen 35, 37, 39 und 41. Bei dem beschriebenen bevorzugten Ausführungsbei­ spiel werden Borionen implantiert, so daß ionen-implan­ tierte Sperrgebiete 44, 46, 48 und 50 unter den Öffnun­ gen 35, 37, 39 und 41 in der Schicht 28 ausgebildet wer­ den. Obwohl Bor als p-Ionentyp im allgemeinen erwünscht sein wird, können auch andere p-Ionen verwendet werden, um die erforderlichen implantierten Sperrgebiete zu bil­ den. In Fig. 4 ist erkennbar, daß die Kanten der implan­ tierten Sperrgebiete vertikal mit den entsprechenden äu­ ßeren Kanten der thermisch gewachsenen dünnen Oxydschicht 53 ausgerichtet sind.

Die Energie, welche den Ionen während des Verfahrens­ schritts der Bestrahlung erteilt wird, wird auf ein be­ vorzugtes Niveau eingestellt, um die Ionen in einer Tie­ fe zu implantieren, welche der Oberfläche des Subtrats 20 entspricht. Bei einem bevorzugten Ausführungsbeispiel wurde das Energieniveau in der Grössenordnung von 100 bis 200 KV eingestellt. Die Ionen dringen durch die Isolier­ schichten 24 und 26 hindurch, welche eine Stärke von un­ gefähr 160 nm haben, und sie gelangen in dem Substrat unterhalb der Öffnungen 35, 37, 39, 41 . . . ent­ sprechend der Darstellung in Fig. 4 zur Implantation. Die Gesamtstärke bei den Elektroden 43, 45, 47, 49, 51 . . . beträgt etwa 650 nm, so daß die Ionen nicht hin­ durch gelangen können. Ein vernachlässigbarer Betrag von Ionen wird innerhalb der polykristallinen Siliziumschicht 28 implantiert. Wie jedoch bereits beschrieben wurde, ist die Schicht 28 mit einem Störstoff dotiert, und diese Do­ tierung hat eine beträchtlich höhere Konzentration als der Ionenbetrag, welcher innerhalb der Elektroden 43, 45, 47, 49, 51 . . . als Ergebnis des Verfahrensschritts der Ionenbestrahlung zur Implantierung gelangt.

Wie Fig. 5 zeigt, wird eine zweite polykristalline Si­ liziumschicht 74 auf die thermisch aufgewachsene dünne Oxydschicht 53 aufgebracht, Die zweite polykristalline Siliziumschicht 74 ist eine dotierte Schicht, welche Störstoffe von ausreichender Menge enthält, um zu ermög­ lichen, daß das dotierte polykristalline Silizium 74 als elektrischer Leiter oder Gate-Elektrode arbeitet. Dann wird ein zweites Fotoresist-Muster 76 über der zwei­ ten polykristallinen Siliziumschicht 74 ausgebildet.

Entsprechend der Darstellung in Fig. 6 wird die zweite polykristalline Siliziumschicht 74 unter Anwendung üb­ licher Verfahren geätzt, und es werden dadurch diejeni­ gen Teile der Schicht 74 entfernt, welche nicht von dem zweiten Fotoresist-Muster 76 bedeckt sind. Die Schicht 74 bildet dann zweite Elektroden 84, 86, 88 und 90, welche T-Form haben, deren Steg in die Öffnungen 35, 37, 39 und 41 der ersten polykristallinen Siliziumschicht 28 hinein­ reicht, während ihre Schulterteile sich über die benach­ barten Oxydschichten der Schicht 53 erstrecken; hier­ durch werden Flanschteile über den benachbarten ersten polykristallinen Siliziumelektroden 43, 45, 47, 49, 51 . . . gebildet. Die Breite der Stegteile der zweiten Elek­ troden ist im wesentlichen gleich der Breite der Sperren 44, 46, 48, 50 . . .

Entsprechend der Darstellung in Fig. 7 wird ein weiterer Verfahrensschritt der thermischen Oxydation unter Anwen­ dung bekannter thermischer Qxydationsverfahren durchge­ führt, um auf der Oberfläche der in Fig. 6 dargestellten Struktur ein Oxyd des Halbleitermaterials ähnlich der Oxydschicht 53 auszubilden, wobei im vorliegenden Fall ein Siliziumdioxyd gebildet wird. Die so ausgebildete Oxydschicht 93 bedeckt die Schicht 53 über Teilen der ersten polykristallinen Siliziumschicht 28 sowie Teile der zweiten polykristallinen Schicht 74. Ein Fotoresist- Muster 95 wird auf die Oxydschicht 93 aufgetragen, und es wird ein Muster gebildet, welches im Schnitt in Fig. 7 dargestellt ist. Die Öffnungen in dem Fotoresist-Mu­ ster 95 liegen im wesentlichen über den Mitten der ent­ sprechenden Elektroden 43, 45, 47, 49 und 51 der ersten polykristallinen Siliziumschicht 28.

Wie in Fig. 8 dargestellt ist, wird eine Oxydätzung aus­ geführt, um diejenigen Teile der Oxydschichten 53 und 93 zu entfernen, welche sich innerhalb der Öffnungen in der Fotoresistschicht 95 befinden. Als Ergebnis dieser se­ lektiven Entfernung der Oxydschichten werden die mittle­ ren Teile der oberen Fläche jeder der Elektroden 45, 47, 49 und 51 der ersten polykristallinen Siliziumschicht 28 und die rechten Kanten der T-förmigen Elektroden 84, 86, 88 und 90 der zweiten polykristallinen Siliziumschicht 74 freigelegt. Die im vorliegenden Fall verwendeten Be­ zeichnungen "links" und "rechts" geben die Lagen in den Zeichnungen wieder, wenn sie in üblicher Weise betrach­ tet werden.

Gemäß der Darstellung in Fig. 9 wird die Fotoresist- Musterschicht unter Verwendung üblicher Fotoresist-Ent­ fernungsmittel beseitigt. Nach der Entfernung des Fotore­ sist wird über der gesamten Struktur und innerhalb der durch den vorangegangenen Ätzvorgang gebildeten Öffnun­ gen eine leitfähige Schicht 100 ausgebildet, so daß die Elektroden der ersten polykristallinen Siliziumschicht 28 mit benachbarten Elektroden der zweiten polykristal­ linen Siliziumschicht 74 elektrisch verbunden werden.

Nach der Ausbildung der leitfähigen Schicht 100 wird das erforderliche Gate-Verbindungsmuster durch einen Metallätzvorgang hergestellt, bei dem ein definiertes Muster ausgeätzt wird, um Gate-Kontakte, beispielsweise Kontakte 101, 102, 103 und 104 der in Fig. 9 dargestell­ ten endgültigen Struktur, auszubilden. Dies kann unter Verwendung eines (nicht dargestellten) anderen Fotore­ sistmusters und eines geeigneten Ätzmittels erfolgen.

Die in Fig. 9 dargestellte fertige Struktur enthält eine Anzahl nahe beieinander liegender CCD-Gates mit selbst­ ausgerichteten implantierten Sperren. Insbesondere ste­ hen die Elektroden 45, 47, 49 und 51 der Schicht 28 in Ohmschem Kontakt mit den Elektroden 84, 86, 88 und 90 der Schicht 74 durch Gate-Kontakte 101, 102, 103 und 104. Die seitlichen Grenzen jedes CCD-Gates sind zeich­ nerisch in Fig. 9 durch Klammern 106, 107, 108 und 109 dargestellt. Beispielsweise markiert die Klammer 106 die seitlichen Grenzen eines Gate, welches Elektrode 84 der Schicht 74, Elektrode 45 der Schicht 28 und Gate­ Kontakt 101 enthält. Die implantierte Sperre 44 ist mit der linken Kante des Gate 106 ausgerichtet.

Das in Fig. 9 dargestellte fertige ladungsgekoppelte Halbleiterbauelement ist ein zweiphasiges, ionenimplantiertes Bauelement, bei dem eine Selbstausrich­ tung zwischen den ionenimplantierten Sperrgebieten und den entsprechenden, mit ihnen zusammenwirkenden beiden Schichten der dotierten polykristallinen Silizium-Gate­ Elektroden erreicht ist. Entsprechend der Technik der ladungsgekoppelten Halbleiterbauelemente dienen die Gate-Elektroden zur selektiven elektrischen Absenkung des Potentials in den Sperrgebieten, um zu ermöglichen, daß Ladungs­ pakete in Schieberegisterfunktion gleichsinnig entlang der Oberfläche des Bauelements weiterge­ geben werden können.

Das nach dem beschriebenen Verfahren hergestellte ladungekoppelte Halbleiterbauelement hat demnach mit guter Genauig­ keit selbstausgerichtete Sperrgebiete, welche nicht von irgendwelchen kritischen Ätztechniken abhängig sind. Wie im Zusammenhang mit den Zeichnungen erkennbar ist, sind die implantierten Sperrgebiete 44, 46, 48 und 50 mit den Seiten der Oxydschicht 53 ausgerichtet. Hierdurch wird eine genaue Selbstausrichtung erreicht. Außerdem kann die Ionenimplantation bei dem beschriebenen Verfah­ ren mit einer verhältnismäßig leistungsschwachen Implan­ tationseinrichtung bei 100-200 KV vorgenommen werden, da die die Sperrgebiete bildenden Ionen durch nur ver­ hältnismäßig dünne Isolierschichten implantiert werden und nicht durch die dicken polykristallinen Siliziumschich­ ten. Diese Vorteile wiegen die Tatsache auf, daß doppel­ ter Einsatz von polykristallinem Silizium erforderlich ist, um die beiden Elektrodenschichten auszubilden.

Das beschriebene Verfahren kann auch auf ein ladungsgekoppeltes Halbleiterbauelement mit vergrabenem Kanal angewandt werden. Ein vergrabener Kanal wird vorzugsweise dadurch erhalten, daß man eine Schicht aus geeigneten Störstof­ fen (n-Störstoffe für einen n-Kanal und p-Störstoffe für einen p-Kanal) in dem Halbleitersubstrat in der Nähe der Substrat-Isolator-Trennfläche ausbildet. Vorzugsweise wird diese Schicht durch die Anwendung des Verfahrens der Ionenimplantation ausgebildet. Ein solcher vergrabe­ ner Kanal ist in den Figuren nicht dargestellt; falls er jedoch verwendet werden sollte, würde er innerhalb des Substrats 20 zeitlich vor der Ausbildung der ersten polykristallinen Siliziumschicht 28 implantiert werden.

Das beschriebene Verfahren kann abge­ ändert werden, um eine Anordnung herzustellen, welche in ähnlicher Weise nahe beieinander liegende Elektroden aufweist. Bei der nachfolgenden Beschreibung anderer Ausführungsbeispiele der Erfindung werden gleiche Bezugs­ zeichen in den Fig. 10-12 mit einem hochgesetzten Strich und in Fig. 13 mit einem hochgesetzten Doppel­ strich bezeichnet.

Fig. 10 bezieht sich auf eine Abänderung des beschriebenen Verfahrens, welche nach dem in Fig. 4 darge­ stellten Verfahrensschritt vorgenommen wird. Dabei wer­ den Teile der Isolierschicht 53′ von der linken Seite der Elektroden 43′, 45′, 47′, 49′ und 51′ entfernt. Die­ se Entfernung kann unter Verwendung einer (nicht darge­ stellten) Fotoresist-Schicht und eines geeigneten Ätzmit­ tels vorgenommen werden.

Die polykristalline Siliziumschicht 74′ wird über der Anordnung in gleicher Weise ausgebildet wie im Zusam­ menhang mit der Beschreibung des Gegenstands der Fig. 5 ausgeführt wurde. Über der polykristallinen Silizi­ umschicht 74′ wird eine Fotoresist-Musterschicht 76′ ausgebildet, um das Muster der zweiten Elektroden­ schicht zu definieren.

Entsprechend der Darstellung in Fig. 11 wird die poly­ kristalline Siliziumschicht 74′ durch bekannte Verfah­ ren geätzt, um Elektroden 84′, 86′, 88′ und 90′ auszu­ bilden. Die Entfernung von Teilen der Oxydschicht 53′ von den ersten Elektroden 43′, 45′, 47′, 49′ und 51′ er­ laubt die Ausbildung von elektrischen Verbindungen zwi­ schen benachbarten ersten und zweiten Elektroden. Das bedeutet also, daß Elektrode 84′ in ohmschem Kontakt mit Elektrode 45′, und daß Elektrode 86′ in ohmschem Kontakt mit Elektrode 47′ steht, und dies ist bei den übrigen Elektroden in entsprechender Weise der Fall.

Wie aus Fig. 12 hervorgeht, wird über der gesamten An­ ordnung eine Isolierschicht 96′ ausgebildet. Verbindun­ gen zu den darunter befindlichen Elektroden können mit Hilfe bekannter Verfahrensschritte über Durchgangslöcher hergestellt werden. Die fertige Struktur des in Fig. 12 dargestellten ladungsgekoppelten Halbleiterelements enthält mehrere nahe beiein­ anderliegende CCD-Gates mit selbstimplantierten Sperren. Die seitlichen Begrenzungen jedes CCD-Gates sind in Fig. 12 durch Klammern 106′, 107′, 108′ und 109′ dargestellt. Klammer 106′ begrenzt beispielsweise ein CCD-Gate mit einer ersten Elektrode 45′ und einer zweiten Elektrode 84′, welche an dem linken Rand der Elektrode 45′ in ohmschem Kontakt miteinander stehen. Auch ist die im­ plantierte Sperre 44′ mit der linken Kante der Elektro­ de 84′ ausgerichtet, und sie stellt einen Teil des durch Klammer 10′ abgegrenzten CCD-Gates dar. Das durch Klam­ mer 107′ abgegrenzte CCD-Gate ist von dem vorbeschriebe­ nen durch Klammer 106′ abgegrenzten Gate durch die Stär­ ke der Oxydschicht an dem rechten Teil der Elektrode 45′ getrennt. Die restlichen CCD-Gates der Anordnung gemäß der Erfindung sind in entsprechender Weise ausgestaltet.

Claims (6)

1. Verfahren zum Herstellen eines ladungsgekoppelten Halbleiter­ bauelements, bei dem wenigstens eine Grundschicht aus elektrisch isolierendem Material auf einem Halbleitersubstrat eines gewähl­ ten Leitfähigkeitstyps ausgebildet wird,

• - eine Anzahl aus polykristallinem Silizium bestehender erster Elek­ troden selektiv und voneinander getrennt auf der Grundschicht ausge­ bildet werden,
• - ein Halbleiter-Dotierungsmittel des gewählten Leitfähigkeitstyps in das Substrat in den Zwischenräumen zwischen den ersten Elektroden durch Ionenimplantation so eingebracht wird, daß Sperrgebiete gebil­ det werden,
• - eine erste elektrisch isolierende Schicht über den ersten Elek­ troden ausgebildet wird, und
• - eine Anzahl zweiter Elektroden selektiv und voneinander getrennt auf der Grundschicht derart ausgebildet werden, daß jede zweite Elektrode im wesentlichen den Raum zwischen einem Paar benachbarter erster Elektroden einnimmt und jede zweite Elektrode mit einer ein­ zelnen benachbarten ersten Elektrode derart elektrisch verbunden ist, daß eine zusammengesetzte Elektrode gebildet wird,

dadurch gekennzeichnet,

• daß das Dotierungsmittel nach dem Ausbilden der ersten elektrisch isolierenden Schicht über den ersten Elektroden derart eingebracht wird, daß die Sperrgebiete mit ihren Seitenkanten im wesentlichen mit den Seitenkanten der ersten isolierenden Schicht auf den Seitenkanten der entsprechenden ersten Elektroden fluchten, und zur Ausbildung der zweiten Elektroden eine Schicht aus dotiertem polykristallinen Silizium derart hergestellt und geätzt wird, daß die zweiten Elek­ troden begrenzt und jeweils mit einer ersten Elektrode elektrisch verbunden werden, so daß die zusammengesetzte Elektrode gebildet wird.

2. Verfahren zum Herstellen eines ladungsgekoppelten Halbleiter­ bauelements, bei dem wenigstens eine Grundschicht aus elektrisch isolierendem Material auf einem Halbleitersubstrat eines gewähl­ ten Leitfähigkeitstyps ausgebildet wird,

• eine Anzahl aus polykristallinem Silizium bestehender erster Elek­ troden selektiv und voneinander getrennt auf der Grundschicht ausge­ bildet werden,
• - ein Halbleiter-Dotierungsmittel des gewählten Leitfähigkeitstyps in das Substrat in den Zwischenräumen zwischen den ersten Elektroden durch Ionenimplantation so eingebracht wird, daß Sperrgebiete gebil­ det werden,
• - eine erste elektrisch isolierende Schicht über den ersten Elek­ troden ausgebildet wird, und
• - eine Anzahl zweiter Elektroden selektiv und voneinander getrennt auf der Grundschicht derart ausgebildet werden, daß jede zweite Elektrode im wesentlichen den Raum zwischen einem Paar benachbarter erster Elektroden einnimmt und jede zweite Elektrode mit einer ein­ zelnen benachbarten ersten Elektrode derart elektrisch verbunden ist, daß eine zusammengesetzte Elektrode gebildet wird,

dadurch gekennzeichnet,

• daß das Dotierungsmittel nach dem Ausbilden der ersten elektrisch isolierenden Schicht über den ersten Elektroden derart eingebracht wird, daß die Sperrgebiete mit ihren Seitenkanten im wesentlichen mit den Seitenkanten der ersten isolierenden Schicht auf den Seitenkanten der entsprechenden ersten Elektroden fluchten, daß die zweiten Elek­ troden aus einer Schicht aus polykristallinem Silizium hergestellt werden, und daß die zusammengesetzten Elektroden dadurch hergestellt werden, daß eine zweite elektrisch isolierende Schicht über der ersten isolierenden Schicht und den zweiten Elektroden ausgebildet wird, über den ersten und zweiten Elektroden liegende Teile der ersten und der zweiten isolierenden Schichten selektiv entfernt werden und ein elektrisch leitfähiges Material selektiv auf den ersten und zweiten Elektroden an denjenigen Stellen ausgebildet wird, wo die Teile der ersten und der zweiten isolierenden Schichten selektiv ent­ fernt wurden, um elektrische Verbindungen zwischen jeder ersten Elek­ trode und einer zugeordneten benachbarten zweiten Elektrode herzu­ stellen.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß wenigstens eine Grundschicht aus elektrisch isolierendem Material dadurch hergestellt wird, daß eine Schicht aus Siliziumdioxid auf dem Substrat ausgebildet wird und auf dieser Schicht aus Silizium­ dioxid eine Schicht aus Siliziumnitrid ausgebildet wird.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeich­ net, daß ein vergrabenes Kanalgebiet, welches gegenüber dem gewähl­ ten Leitfähigkeitstyp den entgegengesetzten Leitfähigkeitstyp hat, in dem Substrat entlang den Sperrgebieten ausgebildet wird.