NL8501339A - Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. - Google Patents

Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. Download PDF

Info

Publication number
NL8501339A
NL8501339A NL8501339A NL8501339A NL8501339A NL 8501339 A NL8501339 A NL 8501339A NL 8501339 A NL8501339 A NL 8501339A NL 8501339 A NL8501339 A NL 8501339A NL 8501339 A NL8501339 A NL 8501339A
Authority
NL
Netherlands
Prior art keywords
electrodes
layer
silicon
electrode
contact windows
Prior art date
Application number
NL8501339A
Other languages
English (en)
Original Assignee
Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Nv filed Critical Philips Nv
Priority to NL8501339A priority Critical patent/NL8501339A/nl
Priority to US06/858,478 priority patent/US4754311A/en
Priority to DE8686200755T priority patent/DE3675811D1/de
Priority to EP86200755A priority patent/EP0202704B1/en
Priority to CA000508665A priority patent/CA1243132A/en
Priority to JP61105012A priority patent/JPS61260656A/ja
Publication of NL8501339A publication Critical patent/NL8501339A/nl
Priority to US07/131,874 priority patent/US4766089A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42396—Gate electrodes for field effect devices for charge coupled devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66946—Charge transfer devices
    • H01L29/66954—Charge transfer devices with an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

I » PHN 11.380 1 N.V. Philips' Gloeilampenfabrieken te Eindhoven "Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan"
De uitvinding heeft betrekking op een halfgeleiderinrichting bevattende een aantal, uit praktisch evenwijdige op een isolerende laag gelegen siliciumstroken bestaande, eerste elektroden die onderling gescheiden zijn door groeven met geoxideerde wanden, waarbij deze 5 groeven zijn opgevuld met silicium dat tussenliggende tweede elektroden vormt die met de eerste elektroden coplanair zijn.
De uitvinding heeft voorts betrekking op een werkwijze ter vervaardiging van een dergelijke inrichting.
Een halfgeleiderinrichting van de beschreven soort is bekend 10 uit de ter inzage gelegde Japanese octrooiaanvrage JP-A 55-8008.
Halfgeleider inrichtingen met elektrodensystemen zoals hierboven beschreven worden toegepast in het bijzonder., alhoewelniet uitsluitend, in ladingsgekqppelde half geleider inrichtingen, ook CCD (van: "charge coupled device") inrichtingen genoemd.
15 Dergelijke elektrodensystanen worden gebruikt in geïnte greerde schakelingen met grote pakkingsdichtheid en worden dus bij voorkeur zodanig uitgevoerd, dat de elektroden zo smal mogelijk zijn en zo dicht mogelijk bij elkaar liggen. In de beschreven bekende struktuur bijvoorbeeld wordt de afstand tussen een "eerste" en een "tweede" 2q elektrode bepaald door de dikte van de oxydewand van de groef tussen twee naburige "eerste" elektroden.
Cm dergelijke smalle en zeer dicht bij elkaar gelegen elektroden te kunnen toepassen is het echter noodzakelijk dat zij gecontacteerd kunnen worden. Dit gescheidt in het algemeen door middel van 25 metaalsporen die met de diverse elektroden contact maken via contact-vensters in een op de elektroden aanwezige isolerende laag. Het is echter praktisch ónmogelijk cm, bij dergelijke zeer smalle elektroden, de contactvensters zo aan te brengen dat zij naburige elektroden niet overlappen.
30 De onderhavige uitvinding beoogt een oplossing voor dit probleem te verschaffen. Zij berust.onder meer op het inzicht, dat overlappende contactvensters en contacten zo kunnen warden aangebracht dat de overlapping geen invloed heeft cp het functioneren van de af- sr λ < t ? f\
r» 5 u I ó o S
z * PHN 11.380 2 zonderlijke elektroden.
Een half geleider Inrichting van de in de aanhef beschreven soort heeft daartoe volgens.de uitvinding het kenmerk, dat de eerste elektroden bedekt zijn met een isolerende laag en gecontacteerd zijn 5 via eerste contactvensters die elk tenminste een tweede elektrode gedeeltelijk overlappen, en dat de tweede elektroden bedekt zijn met een dunne oxydelaag en gecontacteerd zijn via daarin aangebrachte tweede contactvensters die door de isolerende laag op de aangrenzende eerste elektroden begrensd warden, waarbij elke tweede elektrode tussen zijn 10 tweede contactvenster en de hem overlappende eerste contactvensters op de aangrenzende eerste elektroden, en ook tussen deze eerste contactvensters, tenminste één onderbreking vertoont.
Door de genoerrde onderbrekingen in de "tweede” elektroden in canbinatie met de zelfuitrichtende tweede contactvensters wordt 15 voorkomen, dat via de overlappende eerste contactvensters een kortsluiting tussen de eerste en tweede elektroden of tussen twee opeenvolgende eerste respektievelijk tweede elektroden tot stand komt, terwijl toch maskers van bruikbare afmetingen, breder dan de elektroden, voor de vorming van de contactvensters kunnen worden gebruikt.
20 De "eerste" contactvensters kunnen een der aangrenzende tweede elektroden wêl, en de andere niet overlappen. In de meeste gevallen zullen zij echter de beide aangrenzende elektroden overlappen.
De uitvinding betreft verder een zeer doelmatige werkwijze ter vervaardiging van een half geleider inrichting zoals hierboven beschre-25 ven. Volgens de uitvinding heeft deze werkwijze het kenmerk, dat op een elektrisch isolerende laag een aantal door groeven gescheiden evenwijdige strookvormige eerste siliciumelektroden wordt aangebracht, dat vervolgens deze eerste elektroden en de groef wanden worden geoxideerd, dat daarna over het geheel een siliciumlaag wordt aangebracht die ver-30 volgens wordt geëtst tot alleen binnen de groeven delen van deze siliciumlaag overblijven, welke delen tussenliggende tweede elektroden vormen, dat door etsen in elke tweede elektrode een aantal onderbrekingen wordt gevormd en de tweede elektroden door thermisch oxyderen van een dunne oxydelaag worden voorzien die dunner is dan het op de 35 eerste elektroden aanwezige oxyde, dat via een masker op elk der tweede elektroden door wegetsen van de dunne oxydelaag een zelfuitrichtend tweede contactvenster wordt gevormd en dat via een ander masker door wegetsen van het op de eerste elektrode aanwezige oxyde op elke eerste 8501339 EHN 11.380 3 elektrode een eerste oontactvenster wordt gevormd dat althans een der naburige tweede elektroden gedeeltelijk overlapt, waarbij de contact-vensters zo worden aangebracht dat elke tweede elektrode tussen elke twee overlappingen en tussen een overlapping en het tweede contactvenster 5 een der genoemde onderbrekingen vertoont.
De uitvinding zal thans nader worden toegelicht aan de hand van een uitvoeringsvoorbeeld en de tekeningfwaarin
Figuur 1 schematisch in bovenaanzicht een deel van een half-geleiderinrichting volgens de uitvinding weergeeft; W Figuur 2 tot en met 5 schematisch dwarsdoorsneden door
Figuur 1 tonen volgens de vlakken II-II, III-III, IV-IV en V-V; en
Figuur 6 tot en met 10 schematisch dwarsdoorsneden door de halfgeleider inrichting tonen in opeenvolgende stadia van vervaardiging.
De figuren zijn zuiver schematisch en niet op schaal gete-15 kend. Daarbij zijn in het bijzonder de afmetingen in de dikterichting ter wille -van de duidelijkheid sterk overdreven. Overeenkomstige delen zijn in de figuren in de regel met dezelfde verwijzingscijfers aangegeven.
Figuur 1 toont in bovenaanzicht, en de figuren 2, 3, 4 en 5 20 tonen schematisch in dwarsdoorsnede volgens de lijnen II-II, III-III, IV-IV en V-V een deel van een halfgeleiderinrichting volgens de uitvinding.
De inrichting bevat een aantal eerste elektroden 1 en een aantal tweede elektroden 2, zie Figuur 1. De elektroden 1 bestaan uit 25 praktisch evenwijdige, op een isolerende laag 3 gelegen siliciumstrcken die onderling gescheiden zijn door groeven 4 met geoxydeeerde wanden 5.
De groeven 4 zijn opgevuld met silicium, dat de tussenliggende tweede elektroden 2 vormt die met de eerste elektroden 1 ccplanair zijn, zie de figuren 2, 3, 4 en 5.
30 Volgens de uitvinding zijn de "eerste" elektroden 1 bedekt met een isolerende laag 6 (waarbij deze laag 6 niet op alle elektroden 1 uit hetzelfde materiaal hoeft te bestaan J). Verder worden de elektroden 1 gecontacteerd via "eerste" contactvensters 7 die elk tenminste êên "tweede" elektrode 2 (in dit voorbeeld de beide aangrenzende elék-35 troden 2) overlappen, zie Figuur 1 en 4. De tweede elektroden 2 zijn gecontacteerd via "tweede" contactvensters 8 die door de isolerende laag 6 op de aangrenzende "eerste" elektroden 1 begrensd worden (zie Figuur 2) en dus althans in zijdelingse richting zelfuitrichtend zijn. In 8λΩ 1 t ? £ ^ v < w v' ; PHN 11.380 4
Figuur 1 zijn de gebieden waar, binnen de contactvensters, het silicium bloot ligt met diagonalen aangegeven.
Bovendien zijn volgens de uitvinding in de tweede elektroden (2) onderbrekingen (zie Figuur 1) aangebracht, waarbij elke 5 tweede elektrode 2 tussen zijn contactvenster 8 en de overlappende contactvensters 7 op de aangrenzende "eerste” elektroden 1, en ook tussen deze "eerste" contactvensters 7, tenminste êên onderbreking 9 vertoont; zie ook de dwarsdoorsnede volgens Figuur 3.
Door deze plaatsing van de onderbrekingen in de elektroden 10 2 wordt voorkomen dat via de overlapping door de vensters 7 kortsluiting tussen de aangrenzende elektroden ontstaat, terwijl elke elektrode van êên enkel contactvenster is voorzien, dat aansluiting verschaft op metaalsporen (10A, 10B) rdie met de klokspanningsbran (hier niet getekend) zijn verbonden, zie Figuur 1, 2 en 4.
15 Het actieve deel van de inrichting, hier een ladingsgekop- pelde half geleider inrichting of CCD-register, bevindt zich in Figuur 1 boven de stippellijn 11. Tussen de contactvensters 8 en dit actieve gebied bevinden zich uiteraard géén onderbrekingen in de elektroden 2. Figuur 5 toont schematisch een dwarsdoorsnede door het actievegebied 20 van het CCD-register, volgens de lijn V-V van Figuur 1, waarbij in dit voorbeeld de "eerste" elektroden 1 voor ladingsopslag dienen en de "tweede" elektroden 2 als transfereléktroden fungeren (dit zou ook omgekeerd kunnen zijn). De oxydelaag 3 is in dit actievedeel dunner dan in de doorsnede van de figuren 2, 3 en 4.
25 In de figuren 2, 4 en 5 zijn nog getekend een silicium- nitridelaag 12 en een siliciumoxydelaag 13; deze zijn niet essentieel voor de struktuur maar worden gebruikt bij de vervaardiging van de inrichting die nu zal worden beschreven aan de hand van onder meer de figuren 6 tot en met 10.
30 Cp een p-type geleidend siliciumsubstraat met een doterings- 14 3 concentratie van bijvoorbeeld 5x10 atomen per cm (dit kan ook een qp een substraat aangegroeide epitaXiale laag zijn) wordt een isolerende laag 3 van bijvoorbeeld siliciumoxyde aangebracht. Buiten het actieve gebied van de inrichting kan dit een door selectieve oxydatie verkregen 35 verzonken oxydelaag (LOCOS) zijn. Hierop wordt een siliciumlaag net een dikte van ongeveer 0,5^um neergeslagen die door etsen op gebruikelijke wijze in stroken (1) met een onderlinge afstand van ongeveer 2^um wordt verdeeld, welke vervolgens door thermische oxydatie van een 35 0 1 3 3 § 4 ESN 11.380 5 oxydelaag 6 worden voorzien. Daarbij worden ook de wanden van de groeven 4, welke de siliciumstroken 1 scheiden met een oxydelaag 5 bedekt, zie Figuur 6.
Over het geheel wordt nu (zie Figuur 7) een tweede sili-5 ciumlaag 21 aangebracht/ eveneens ter dikte van ongeveer 0,5^um.
Daarover heen wordt een fotolaklaag 22 van ongeveer 1,3 ,um dik aange- O ~ bracht die big ongeveer 200 C wordt uitgebakken,teneinde een zo vlak mogelijk lakoppervlak te verkrijgen. De denivellering in het uiteindelijke lakoppervlak bedraagt dan ongeveer 40 nm. De siliciumlagen 1 en 10 21 zullen in het algemeen polykristallijn, althans niet monokristallijn zijn.
Vervolgens wordt de laklaag 22 geëtst tot deze op de geoxideerde siliciumstroken 1 geheel is verdwenen. Dit kan bijvoorbeeld geschieden door plasma-etsen in een mengsel van CF^, CHFy 02 en Ar.
15 Hierdoor ontstaat de situatie zoals getekend in Figuur 8.
Het praktisch vlakke gezamenlijke oppervlak van de silicium-laag 21 en de overgebleven delen van de fotolak 22 wordt nu in een tweede etsstap verder geëtst tot uiteindelijk de toestand is ontstaan die schematisch is aangegeven in Figuur 9, waarbij alleen tussen de geoxy-20 deerde siliciumstroken 1 delen 2 van de tweede siliciumlaag 21 zijn overgebleven. Deze tweede etsstap kan bijvoorbeeld worden uitgevoerd door plasma-etsen in een CCl^-plasma bij een druk van ongeveer 80 Pa (600 m Torr) en een vermogen van 550 W. Tenslotte worden de zo verkregen "tweede" elektroden 2 door een lichte thermische oxydatie voorzien 25 van een dunne oxydelaag 23/ zie Figuur 10.
In de "tweede" elektroden 2 worden nu de in Figuur 1 aangegeven onderbrekingen 9 geëtst.
Dan wordt over het geheel een laag 12 van siliciumnitride/ en daarop een laag 13 van siliciumoxyde neergeslagen door middel van 30 gebruikelijke technieken, zoals in de doorsnede volgens Figuur 5 is te zien (aangezien deze doorsnede door het "actieve" deel van het CCD-register is genomen, is de oxydelaag 3 hier veel dunner).
In de samengestelde laag 12 + 13 worden nu openingen geëtst voor het vormen van de contactvensters. Met behulp van een eerste 35 fotolakmasker worden eerst in de oxydelaag 13 en daarna in de nitride-laag 12 boven de tweede elektroden 2 openingen gevormd die zich tot boven de aangrenzende eerste elektroden 1 uitstrekken. Daarna wordt door een dip-ets het dunne oxyde 23 op de elektrode 2 verwijderd, waarbij het 35 C 1 3 3 δ V "v PHN 11.380 6 dikkere oxyde 6 op de elektroden 1 grotendeels blijft staan. Zo ontstaat op de elektrode 2 een zelfuitrichtend contactvenster dat begrensd wordt door het oxyde 6, net behulp van een masker dat breder mag zijn dan de elektrode 2. Deze situatie wordt weergegeven in Figuur 2, waar 5 ook het met de elektrode 2 contactmakende metaalspoor 10A is getekend.
Met behulp van een ander fotolakmasker worden nu boven de eerste elektroden 1 openingen gemaakt in de lagen 12 en 13, welke openingen zich boven de aangrenzende tweede elektroden 2 uitstrekken.
Na het wegetsen van de siliciumnitridelaag 12 wordt het oxyde 6 van de 10 elektroden 1 weggeëtst, waarbij natuurlijk ook het dunnere oxyde 23 op de aangrenzende elektroden 2 binnen de maskeropening verdwijnt. Deze situatie is getekend in Figuur 4, waar ook het metaalspoor 10B dat de elektroden 1 contacteert is aangegeven.
Hoewel het metaalspoor 10B de elektrode 1 en de aangrenzende 15 elektroden 2 onderling kortsluit, is dit tengevolge van de volgens de uitvinding aangebrachte onderbrekingen 9 in de elektroden 2 van geen invloed op de potentialen van de elektroden 1 en 2 binnen het actieve gebied van de half geleider inrichting. Ook de contactvensters op de "eerste" elektroden 1 kunnen daardoor met behulp van een masker dat 2o breder is dan deze elektroden worden gevormd.
De siliciumnitridelaag 12 en de oxydelaag 13 zouden desnoods kunnen vervallen door het fotolakmasker dirékt op de oxydelaag 6 respektievelijk 23 aan te brengen. Omdat deze oxydelagen, en in het bijzonder de laag 23 zeer dun zijn bestaat dan echter gevaar voor door-25 slag of kortsluiting. Door het aanbrengen van een extra oxydelaag 13 wordt dit gevaar verminderd. De aanwezigheid van de nitridelaag 12 (of een andere selectief ten opzichte van siliciumoxyde etsbare laag) is dan gewenst als etsstopper bij het etsen van de oxydelaag 13.
In de hier gegeven beschrijving is alleen sprake geweest 30 van de elektroden van een ladingsgekoppelde inrichting. Een dergelijke inrichting bevat nog andere delen, bijvoorbeeld source- en drainzones en source- en drainelektroden; aangezien de struktuur ends vervaardiging daarvan voor de onderhavige uitvinding van geen belang zijn is van een beschrijving ervan afgezien.
35 De uitvinding is niet beperkt tot het gegeven uitvoerings- vcorbeeld en is ook van toepassing bij andere halfgeleiderinrichtingen dan CCD-registers, namelijk bij alle inrichtingen waarbij een aantal naast elkaar gelegen smalle elektrodes trips worden toegepast„ Verder 8501339 y 9 PHN 11.380 7 kunnen de materialen van de isolerende lagen verschillen van de hierboven genoemde. Ook kan de isolerende laag 6 op naast elkaar gelegen "eerste" elektroden (1) van verschillend materiaal, bijvoorbeeld afwisselend van siliciumoxyde en van siliciumnitride zijn.
5 10 15 20 25 30 35 3301339

Claims (8)

1. Halfgeleiderinrichting bevattende een aantal, uit praktisch evenwijdige op een isolerende laag gelegen siliciumstroken bestaande, eerste elektroden die onderling gescheiden zijn door groeven met geoxy-deerde wanden, waarbij deze groeven zijn opgevuld met silicium dat 5 tussenliggende tweede elektroden vormt die met de eerste elektroden coplanair zijn, met het kenmerk, dat de eerste elektroden bedekt zijn met een isolerende laag en gecontacteerd zijn via eerste contactvensters die elk tenminste een tweede elektrode gedeeltelijk overlappen, en dat de tweede elektroden bedekt zijn met een dunne oxydelaag en gecontacteerd 10 zijn via daarin aangebrachte tweede contactvensters die door de isolerende laag op de aangrenzende eerste elektroden begrensd worden, waarbij elke tweede elektrode tussen zijn tweede contactvenster en de hem overlappende eerste contactvensters op de aangrenzende eerste elektroden, en ook tussen deze eerste contactvensters,. tenminste êên onderbreking 15 vertoont.
2. Halfgeleiderinrichting volgens conclusie 1, met het kenmerk, dat de eerste contactvensters de beide aangrenzende tweede elektroden overlappen.
3. Halfgeleiderinrichting volgens de conclusie 1 of 2, met 20 het kenmerk, dat de eerste elektroden bedekt zijn met siliciumoxyde.
4. Halfgeleiderinrichting volgens conclusie 3, met het kenmerk, dat buiten de contactvensters de op de elektroden aanwezige oxydelagen bedekt zijn met een siliciumnitride bevattende laag en een daarop gelegen verdere siliciumoxydelaag.
5. Werkwijze voor het vervaardigen van een halfgeleider inrichting volgens een der voorgaande conclusies, met het kenmerk, dat op een elektrisch isolerende laag een aantal door groeven gescheiden evenwijdige strookvormige eerste siliciumelektroden wordt aangebracht, dat vervolgens deze eerste elektroden en de groefwanden worden geoxy-30 deerd, dat daarna over het geheel een siliciumlaag wordt aangebracht die vervolgens wordt geëtst tot alleen binnen de groeven delen van deze siliciumlaag overblijven, welke delen tussenliggende tweede elektroden vormen, dat door etsen in elke tweede elektrode een aantal onderbrekingen wordt gevormd en de tweede elektroden door thermisch oxyderen van een 35 dunne oxydelaag worden voorzien die dunner is dan het op de eerste elektroden aanwezige oxyde, dat via een masker op elk der tweede elektroden door wegetsen van de dunne oxydelaag een z elf uitrichtend tweede contactvenster wordt gevormd en dat via een ander masker door wegetsen 8501339 PHN 11.380 9 van het op de eerste elektrode aanwezige oxyde op elke eerste elektrode een eerste contactvenster wordt gevormd dat althans een der naburige tweede elektroden gedeeltelijk overlapt, waarbij de contactvensters zo worden aangebracht dat elke tweede elektrode tussen elke twee over-5 lappingen en tussen een overlapping en het tweede contactvenster een der genoerrde onderbrekingen vertoont.
6. Werkwijze volgens conclusie 5, met het kenmerk, dat na het aanbrengen van de genoemde siliciumlaag op deze laag een fotolaklaag itet een nagenoeg vlak oppervlak wordt aangebracht en gehard, dat ver- 10 volgens in een eerste etsstap deze fotolaklaag door plasma-etsen wordt weggeetst tot zij alleen nog ter plaatse van de groeven aanwezig is en het fotolakoppervlak nagenoeg samenvalt met het bovenvlak van de siliciumlaag, en dat daarna in een tweede etsstap door plasma-etsen het oppervlak wordt geëtst tot de genoerrde siliciumlaag alleen nog in 15 de groeven aanwezig is.
7. Werkwijze volgens conclusie 6, met het kenmerk, dat de siliciumlaag een dikte heeft van ongeveer 0,5^um, dat de fotolaklaag een dikte heeft van ongeveer 1,3^um, dat de eerste etsstap plaats heeft in een plasma bevattende CF^, CHF^, en Ar en dat de tweede etsstap plaats 20 heeft in een CCl^-plasma bij een druk van ongeveer 80 Pa en een vermogen van ongeveer 550 W.
8. Werkwijze volgens een der conclusies 5 tot en met 7,met het kenmerk, dat de contactvensters worden gevormd via maskerqpeningen die zijn aangebracht in een maskeringslaag bestaande uit een eerste laag 25 bevattende siliciumnitride en een tweede laag van siliciumoxyde, 30 35 3501339
NL8501339A 1985-05-10 1985-05-10 Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. NL8501339A (nl)

Priority Applications (7)

Application Number Priority Date Filing Date Title
NL8501339A NL8501339A (nl) 1985-05-10 1985-05-10 Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan.
US06/858,478 US4754311A (en) 1985-05-10 1986-05-01 Semiconductor device with contacts to parallel electrode strips
DE8686200755T DE3675811D1 (de) 1985-05-10 1986-05-02 Elektrodenstruktur fuer halbleiteranordnung und verfahren zu ihrer herstellung.
EP86200755A EP0202704B1 (en) 1985-05-10 1986-05-02 Electrode system for a semiconductor device and method of manufacturing it
CA000508665A CA1243132A (en) 1985-05-10 1986-05-08 Semiconductor device electrode and contact structure
JP61105012A JPS61260656A (ja) 1985-05-10 1986-05-09 半導体装置およびその製造方法
US07/131,874 US4766089A (en) 1985-05-10 1987-12-11 Method of manufacturing a charge-coupled device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8501339A NL8501339A (nl) 1985-05-10 1985-05-10 Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan.
NL8501339 1985-05-10

Publications (1)

Publication Number Publication Date
NL8501339A true NL8501339A (nl) 1986-12-01

Family

ID=19845961

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8501339A NL8501339A (nl) 1985-05-10 1985-05-10 Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan.

Country Status (6)

Country Link
US (2) US4754311A (nl)
EP (1) EP0202704B1 (nl)
JP (1) JPS61260656A (nl)
CA (1) CA1243132A (nl)
DE (1) DE3675811D1 (nl)
NL (1) NL8501339A (nl)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63202067A (ja) * 1987-02-17 1988-08-22 Mitsubishi Electric Corp 半導体装置の製造方法
US5194751A (en) * 1989-07-17 1993-03-16 Sony Corporation Structure of solid-state image sensing devices
US5017515A (en) * 1989-10-02 1991-05-21 Texas Instruments Incorporated Process for minimizing lateral distance between elements in an integrated circuit by using sidewall spacers
JP2971085B2 (ja) * 1990-02-13 1999-11-02 沖電気工業株式会社 半導体装置の製造方法
KR920010433B1 (ko) * 1990-07-10 1992-11-27 금성일렉트론 주식회사 자기정렬 방식에 의한 전하 촬상소자의 제조방법
NL9100094A (nl) * 1991-01-21 1992-08-17 Koninkl Philips Electronics Nv Halfgeleiderinrichting en werkwijze ter vervaardiging van een dergelijke halfgeleiderinrichting.
KR960015271B1 (ko) * 1993-08-18 1996-11-07 엘지반도체 주식회사 전하전송장치의 제조방법
BE1007768A3 (nl) * 1993-11-10 1995-10-17 Philips Electronics Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting en halfgeleiderinrichting vervaardigd met een dergelijke werkwijze.
US5460997A (en) * 1995-01-23 1995-10-24 Eastman Kodak Company Method of making a confined planar charge coupled device with edge aligned implants and interconnected electrodes
JP3150050B2 (ja) * 1995-03-30 2001-03-26 日本電気株式会社 電荷結合装置およびその製造方法
US5719075A (en) * 1995-07-31 1998-02-17 Eastman Kodak Company Method of making a planar charge coupled device with edge aligned implants and electrodes connected with overlying metal
KR100215882B1 (ko) * 1996-05-16 1999-08-16 구본준 고체촬상소자 제조방법
WO1998011608A1 (en) * 1996-09-10 1998-03-19 Philips Electronics N.V. Charge coupled device, and method of manufacturing such a device
US6174824B1 (en) 1999-03-04 2001-01-16 International Business Machines Corporation Post-processing a completed semiconductor device
JP2006013460A (ja) * 2004-05-21 2006-01-12 Fuji Film Microdevices Co Ltd 固体撮像素子の製造方法および固体撮像素子

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4163239A (en) * 1971-12-30 1979-07-31 Texas Instruments Incorporated Second level phase lines for CCD line imager
JPS532696B2 (nl) * 1973-06-18 1978-01-31
US3931674A (en) * 1974-02-08 1976-01-13 Fairchild Camera And Instrument Corporation Self aligned CCD element including two levels of electrodes and method of manufacture therefor
US4053349A (en) * 1976-02-02 1977-10-11 Intel Corporation Method for forming a narrow gap
JPS606108B2 (ja) * 1976-07-07 1985-02-15 株式会社東芝 半導体装置の製造方法
US4097886A (en) * 1976-10-22 1978-06-27 General Electric Company Split electrode structure for semiconductor devices
US4228445A (en) * 1977-10-27 1980-10-14 Texas Instruments Incorporated Dual plane well-type two-phase ccd
US4227202A (en) * 1977-10-27 1980-10-07 Texas Instruments Incorporated Dual plane barrier-type two-phase CCD
US4222165A (en) * 1978-09-25 1980-09-16 Emm Semi, Inc. Two-phase continuous poly silicon gate CCD
US4375652A (en) * 1981-10-22 1983-03-01 International Business Machines Corporation High-speed time delay and integration solid state scanner
JPS5994458A (ja) * 1982-11-19 1984-05-31 Fujitsu Ltd 電荷転送装置
NL8400224A (nl) * 1984-01-25 1985-08-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting en inrichting vervaardigd door toepassing daarvan.
NL8402223A (nl) * 1984-07-13 1986-02-03 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting en inrichting, vervaardigd door toepassing daarvan.
US4658278A (en) * 1985-04-15 1987-04-14 Rca Corporation High density charge-coupled device imager and method of making the same

Also Published As

Publication number Publication date
DE3675811D1 (de) 1991-01-10
EP0202704B1 (en) 1990-11-28
JPS61260656A (ja) 1986-11-18
US4754311A (en) 1988-06-28
EP0202704A1 (en) 1986-11-26
US4766089A (en) 1988-08-23
CA1243132A (en) 1988-10-11

Similar Documents

Publication Publication Date Title
NL8501339A (nl) Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan.
CN100576543C (zh) 电容器装置制造方法及电容器装置
NL8105559A (nl) Werkwijze voor het aanbrengen van een smalle groef in een substraatgebied, in het bijzonder een halfgeleidersubstraatgebied.
US3908262A (en) Process for the production of a two-phase charge shift arrangement for charge coupled devices
EP0644594A1 (en) Power supply wiring for semiconductor device
CN1159250A (zh) 具有固定桁条的集成电路触点
US5668412A (en) Capacitor of a semiconductor device
EP0137554B1 (en) Method of manufacturing a semiconductor device and semiconductor device manufactured by the use of such a method
NL8400224A (nl) Werkwijze ter vervaardiging van een halfgeleiderinrichting en inrichting vervaardigd door toepassing daarvan.
EP0171105B1 (en) Method of manufacturing a semiconductor device
NL8701032A (nl) Werkwijze voor het vervaardigen van een halfgeleiderinrichting met interconnecties die zowel boven een halfgeleidergebied als boven een daaraan grenzend isolatiegebied liggen.
KR920007785B1 (ko) 이미지 센서장치 및 그 제조방법
US4677737A (en) Self aligned zero overlap charge coupled device
JPH05315588A (ja) 固体撮像装置およびその製造方法
KR19980040650A (ko) 반도체메모리 장치의 커패시터 제조방법
JP3319456B2 (ja) 固体撮像装置及びその製造方法
JP2006019485A (ja) 半導体装置とその製造方法
US4695922A (en) Constant ratio, size insensitive, capacitor structure
NL1009899C2 (nl) Fabricagewerkwijze met gebruikmaking van duaal damasceringsproces.
JPS60160666A (ja) 半導体装置の製造方法
JPH02283039A (ja) 電荷転送装置と電荷転送装置の製造方法
JPS62156857A (ja) メモリ素子を含む半導体装置の製造方法
KR19990051847A (ko) 캐패시터 및 그의 제조방법
JPH0529584A (ja) 読み出し専用半導体メモリ
KR19990007030A (ko) 스텝 둘레에 배선 우회로를 구비한 반도체 장치

Legal Events

Date Code Title Description
A1B A search report has been drawn up
BV The patent application has lapsed