JP2006013460A - 固体撮像素子の製造方法および固体撮像素子 - Google Patents
固体撮像素子の製造方法および固体撮像素子 Download PDFInfo
- Publication number
- JP2006013460A JP2006013460A JP2005145749A JP2005145749A JP2006013460A JP 2006013460 A JP2006013460 A JP 2006013460A JP 2005145749 A JP2005145749 A JP 2005145749A JP 2005145749 A JP2005145749 A JP 2005145749A JP 2006013460 A JP2006013460 A JP 2006013460A
- Authority
- JP
- Japan
- Prior art keywords
- solid
- electrode
- manufacturing
- layer
- charge transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 238000012546 transfer Methods 0.000 claims abstract description 85
- 238000000034 method Methods 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 230000002093 peripheral effect Effects 0.000 claims abstract description 50
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 36
- 239000010703 silicon Substances 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 238000004528 spin coating Methods 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 98
- 238000003384 imaging method Methods 0.000 claims description 55
- 238000006243 chemical reaction Methods 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 17
- 239000002356 single layer Substances 0.000 claims description 14
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 239000007787 solid Substances 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 229910052814 silicon oxide Inorganic materials 0.000 description 17
- 229910052581 Si3N4 Inorganic materials 0.000 description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 16
- 238000000059 patterning Methods 0.000 description 6
- 238000004380 ashing Methods 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76866—Surface Channel CCD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66946—Charge transfer devices
- H01L29/66954—Charge transfer devices with an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
- H01L27/14843—Interline transfer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【解決手段】 ゲート酸化膜2の形成された半導体基板1表面に、第1の電極3a、光電変換部および周辺回路部の第1層配線を構成する第1層シリコン系導電性膜のパターンを形成する工程と、前記第1の電極の少なくとも側壁に電極間絶縁膜となる絶縁膜を形成する工程と、前記第1の電極および前記電極間絶縁膜の形成された前記半導体基板表面に第2の電極3bを構成する第2層シリコン系導電性膜を形成する工程と、この上層にスピンコート法によりレジストを塗布する工程と、前記第2層シリコン系導電性膜をレジストエッチバック法により、平坦化する工程とを含む。
【選択図】図3
Description
そこで、電荷転送部および周辺回路の配線の微細化をはかり、配線の面積比率を低減することにより、フォトダイオード領域の占有面積を確保しつつチップの微細化をはかるべく種々の研究がなされている。
続いて、そしてこの上層にレジストを塗布する。
そしてアッシングによりレジストパターンを剥離除去し(図9(c))、このマスクパターンをマスクとし、ゲート酸化膜2の窒化シリコン膜2bをエッチングストッパとして第1層ドープトアモルファスシリコン膜3aを選択的にエッチング除去し、第1の電極を形成する(図9(d))。
こののち、表面全体にレジストR2を塗布し(図10(c))、レジストエッチバックにより第2層ドープトアモルファスシリコン膜3bの平坦化を行う(図10(d))。
この後、このレジストパターンR3をマスクとして、フォトダイオード領域30上の第2層ドープトアモルファスシリコン膜3bを選択的にエッチング除去する。
このようにして、第2層ドープトアモルファスシリコン膜3bからなる第2の電極を形成し、表面の平坦な固体撮像素子電極が形成される。
また、ウェハ周縁部に限らず、半導体基板上における配線部、フォトダイオード部以外の領域など第1層ドープトアモルファスシリコン膜の密度の小さい領域では、パターン間でレジストの薄い領域が形成されることがある。このような場合、配線抵抗のばらつきを生じるという問題がある。
この構成によれば、フォトダイオード領域の第1層配線と同程度以上の密度をもつように下地となる第1層配線を構成する前記第1層シリコン系導電性膜のパターンにダミーパターンを付加しているため、半導体基板表面上でフォトレジストの表面レベルが低下するのを防止することができ、第2層シリコン系導電性膜の膜減りを防止することができる。
この構成によれば、回路動作に影響を与えないようにすることができる。
この構成によれば、所望の電位にダミーパターンを接続することが容易に可能となる。
この構成によれば、例えば各セルを所望の電位に維持された導電体に接続することができ、ノイズが回路動作に影響を与えないようにすることができる。
この構成によれば、周縁部の膜減りを防ぐだけでなく、ダミーパターンを孤立パターンとしておくことにより、第2の電極との短絡を防止することができる。
この方法により容易にさらなる表面の平坦化をはかることができる。このとき、トレンチの深さとフィールド酸化膜の厚さとが一致するように形成できる場合には、特に平坦化工程は不要となる場合もある。
この方法によれば長時間を要するが膜質の良好なフィールド酸化膜を形成することが可能となる。
この方法によれば、フィールド酸化膜の形成に要する時間の短縮を図ることができる。 なお、CVD法に代えて、スピンコート法により絶縁膜を埋め込むことも可能である。
電気的接続が容易でかつ、導電路を構成する電荷転送電極のパターンと同一パターンの繰り返しで形成すればよいため、形成が容易でかつ高精度のパターン形成が可能となる。網目の形状としては、ハニカム状でも矩形状でもよい。
(第1の実施の形態)
これにより、レジストエッチバックによる平坦化処理によって第2層アモルファスシリコンで構成される第2の電極および配線についても、周縁部の膜減りもない。したがって、電荷転送部および周辺回路部において、膜減りもなく、良好に表面の平坦化をはかることができる。
また、図5では、いわゆるハニカム構造の固体撮像素子を示しているが、正方格子型の固体撮像素子にも適用可能であることはいうまでもない。
まず、不純物濃度1.0×1016cm−3程度のn型のシリコン基板1表面に、膜厚
15〜35nmの酸化シリコン膜2aと、膜厚50nmの窒化シリコン膜2bと、膜厚10nmの酸化シリコン膜2cを形成し、3層構造のゲート酸化膜2を形成する。
して用いた減圧CVD法により、膜厚0.4μmのリンドープの第1層ドープトアモルファスシリコン膜3aを形成する。このときの基板温度は600〜700℃とする。
でダミーパターンはシリコン基板1の周縁部で、レジストパターンR1からの間隔が所定幅(第1の電極の間隔)以上とならないようにレイアウト時に形成される。
グにより、酸化シリコン膜4と、窒化シリコン膜5とをエッチングし、第1層ドープトアモルファスシリコン膜3aのパターニング用のマスクパターンを形成する。ここでもダミーのマスクパターンが、本来の第1の電極形成用マスクパターンの左手に形成されている。
そしてアッシングによりレジストパターンを剥離除去する(図1(c))。このとき、第1層ドープトアモルファスシリコン膜3aは本来の第1の電極のパターンに加え、その部分の左手に、ダミーパターンが形成される。
パターンをマスクとし、ゲート酸化膜2の窒化シリコン膜2bをエッチングストッパとして第1層ドープトアモルファスシリコン膜3aを選択的にエッチング除去し、第1の電極および周辺回路の配線を形成する(図1(d))。ここではECR(電子サイクロトロン
共鳴:Electron Cycrotoron Resonance)方式あるいはICP(誘導結合Inductively Coupled Plasma)方式のなどのエッチング装置を用いるのが望ましい。
り膜厚0.4〜0.7μmの第2層ドープトアモルファスシリコン膜3bを形成する(図2(b))。このとき第2層ドープトアモルファスシリコン膜3bの膜厚は第1層ドープトアモルファスシリコン膜およびその上層の酸化シリコン膜4および窒化シリコン膜5の膜厚の合計膜厚と同程度かそれよりも厚くなるように形成する必要がある。
そして、アッシングによりレジスト除去を行なうことにより、固体撮像素子形成部および周辺回路部の一部を覆うように第2層ドープトアモルファスシリコン膜3bが形成される。
この後、カラーフィルタ50、平坦化層61、マイクロレンズ60などを形成して、図4および図5に示すような固体撮像素子を得る。
前記第1の実施の形態では、ダミーパターンは残して、接地線として使用したが、レジストエッチバック処理後、除去してもよい。
すなわち、図3(b)に示した周辺回路形成のためのレジストパターンR3をダミーパターンを含まないレジストパターンR3‘で構成した点で前記第1の実施の形態と異なるものである。
ここでは図7(a)に示すように、エッチバックによって平坦化のなされた基板表面に周辺回路形成および電荷転送部を覆うレジストパターンR3‘を形成する。図3(b)との比較から明らかなように、この例ではダミーパターンを含まないレジストパターンR3 ‘を用いている点が異なるだけである。
ここでは、固体撮像素子形成部および周辺回路部の一部を覆い、ダミーパターンを露呈せしめるようにレジストパターンR3‘を形成する。
そして、アッシングによりレジストパターンR3‘を除去することにより、固体撮像素子形成部および周辺回路部の一部を覆うように第2層ドープトアモルファスシリコン膜3bが形成される。
またダミーパターンは、光電変換部の第1層配線の密度と同程度以上となるように形成されることにより、表面レベルの低下を招くことなく形成可能である。
なお、前記実施の形態では詳細には述べていないが、チップ周縁部には、その有効撮像領域を囲むように枠状にフィールド酸化膜が形成されるが、フォトセンサを備えた光電変換部と電荷転送部の表面レベルと同一となるようにリセスロコス(Recess LOCOS)法によって形成するのが望ましい。
なお、図8(a)および(b)に概要説明図を示すように、シリコン基板1には、光電変換部を構成する複数のフォトダイオード領域が形成され、フォトダイオードで検出した信号電荷を転送するための電荷転送部が、フォトダイオード領域の間に形成される。ここで図8(b)は図8(a)のA−A線に沿って切断して得られる断面である。
フィールド絶縁膜以外の部分については、前記第1の実施の形態に示した通例の固体撮像素子と同様に形成されている。
なお前記実施の形態では、シリコン基板1表面に形成されたトレンチT内に、選択酸化によるフィールド酸化膜10を形成したが、トレンチ内に酸化シリコン膜などを充填するようにしてもよい。
2 ゲート酸化膜
3a 第1の電極(第1層ドープトアモルファスシリコン膜)
3b 第2の電極(第2層ドープトアモルファスシリコン膜)
3 電荷転送電極
4 酸化シリコン膜
5 窒化シリコン膜
6 電極間絶縁膜
30 フォトダイオード領域
40 電荷転送部
50 カラーフィルタ
60 マイクロレンズ
70 中間層
Claims (15)
- 光電変換部と、前記光電変換部で生起せしめられた電荷を転送する単層電極構造の電荷転送電極を備えた電荷転送部と、前記電荷転送部に接続される周辺回路部とを具備した固体撮像素子の製造方法において、
ゲート酸化膜の形成された半導体基板表面に、第1の電極、前記光電変換部および前記周辺回路部の第1層配線を構成する第1層シリコン系導電性膜のパターンを形成する工程と、
前記第1の電極の少なくとも側壁に電極間絶縁膜となる絶縁膜を形成する工程と、
前記第1の電極および前記電極間絶縁膜の形成された前記半導体基板表面に第2の電極を構成する第2層シリコン系導電性膜を形成する工程と、
この上層にスピンコート法によりレジストを塗布する工程と、
前記第2層シリコン系導電性膜をレジストエッチバック法により、平坦化する工程とを含み、
前記パターンを形成する工程は、前記レジストの表面レベルが前記半導体基板上で所定の値以下とならないように、ダミーパターンを含む前記パターンを形成する工程を含む固体撮像素子の製造方法。 - 請求項1に記載の固体撮像素子の製造方法であって、
前記ダミーパターンは、前記光電変換部の前記第1層配線の密度と同程度以上となるように形成されたことを特徴とする固体撮像素子の製造方法。 - 請求項1に記載の固体撮像素子の製造方法であって、
前記ダミーパターンは、前記光電変換部の前記第1層配線の配線間隔と同程度以下となるように形成されたことを特徴とする固体撮像素子の製造方法。 - 請求項1乃至3のいずれかに記載の固体撮像素子の製造方法であって、
前記平坦化工程の後、前記ダミーパターンの一部をエッチング除去する工程を含むことを特徴とする固体撮像素子の製造方法。 - 請求項1乃至3のいずれかに記載の固体撮像素子の製造方法であって、
前記ダミーパターン同士が電気的に接続されることを特徴とする固体撮像素子の製造方法。 - 請求項5に記載の固体撮像素子の製造方法であって、
前記ダミーパターンは網目状をなすことを特徴とする固体撮像素子の製造方法。 - 請求項1乃至6のいずれかに記載の固体撮像素子の製造方法であって、
前記ダミーパターンは、前記第2の電極に隣接した領域では孤立パターンとなるように構成したことを特徴とする固体撮像素子の製造方法。 - 請求項1に記載の固体撮像素子の製造方法であって、
前記電荷転送部の形成に先立ち、
半導体基板表面に、前記光電変換部の有効撮像領域を囲むように、周辺回路部および前記電荷転送部に設けられるフィールド酸化膜の形成領域に、トレンチを形成する工程と、
前記トレンチ内にフィールド酸化膜を形成する工程と、
前記フィールド酸化膜の形成された前記半導体基板表面を平坦化する表面平坦化工程と、
前記半導体基板表面に、前記電荷転送電極、前記光電変換部および前記周辺回路部などの素子部を形成する工程とを含むことを特徴とする固体撮像素子の製造方法。 - 請求項8に記載の固体撮像素子の製造方法であって、
前記フィールド酸化膜を形成する工程は、選択酸化(LOCOS)工程を含むことを特徴とする固体撮像素子の製造方法。 - 請求項8に記載の固体撮像素子の製造方法であって、
前記フィールド酸化膜を形成する工程は、前記トレンチにCVD法により絶縁膜を充填する工程を含むことを特徴とする固体撮像素子の製造方法。 - 請求項8乃至10のいずれかに記載の固体撮像素子の製造方法であって、
前記半導体基板表面を平坦化する表面平坦化工程は、
前記半導体基板表面にスピンコート法によりレジストを塗布する工程と、
レジストエッチバック法により、平坦化する工程とを含むことを特徴とする固体撮像素子の製造方法。 - 請求項8乃至10のいずれかに記載の固体撮像素子の製造方法であって、
前記半導体基板表面を平坦化する表面平坦化工程は、
CMP(化学的機械研磨)法により前記半導体基板表面を平坦化する工程とを含むことを特徴とする固体撮像素子の製造方法。 - 請求項1に記載の固体撮像素子の製造方法であって、
前記第2層シリコン系導電性膜を形成する工程に先立ち、前記第1の電極の表面にエッチングストッパとなるストッパ層を形成する工程を含み、
前記平坦化工程は、前記ストッパ層をストッパとしてエッチバックを行う工程であることを特徴とする固体撮像素子の製造方法。 - 光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部と、前記電荷転送部に接続される周辺回路部とを具備した固体撮像素子において、前記電荷転送電極が、第1層シリコン系導電性膜からなる第1の電極と、この第1の電極の側壁を覆う電極間絶縁膜を介して形成される第2層シリコン系導電性膜からなる第2の電極との単層電極構造を有しており、
前記周辺回路部の配線は、第1層シリコン系導電性膜で形成されており、
前記第1の電極が、前記周辺回路部の配線から、あらかじめ設定された一定の間隔以上離間しないように構成されたダミーパターンを具備し、前記ダミーパターンは前記第1の電極に電気的影響を与えないような電位となるように構成された固体撮像素子。 - 請求項14に記載の固体撮像素子であって、
前記ダミーパターンは網目状をなすことを特徴とする固体撮像素子。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005145749A JP2006013460A (ja) | 2004-05-21 | 2005-05-18 | 固体撮像素子の製造方法および固体撮像素子 |
EP05743653A EP1747586A4 (en) | 2004-05-21 | 2005-05-19 | METHOD FOR PRODUCING A SOLID PICTURE CONSTRUCTION ELEMENT AND CONSTRUCTION MOLDING ELEMENT |
KR1020067007003A KR100804100B1 (ko) | 2004-05-21 | 2005-05-19 | 고체 촬상 소자의 제조방법 및 고체 촬상 소자 |
PCT/JP2005/009579 WO2005114735A1 (en) | 2004-05-21 | 2005-05-19 | Method of manufacturing a solid image pick-up device and a solid image pick-up device |
US10/570,146 US20080237652A1 (en) | 2004-05-21 | 2005-05-19 | Method of Manufacturing a Solid Image Pick-Up Device and a Solid Image Pick-Up Device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004151845 | 2004-05-21 | ||
JP2005145749A JP2006013460A (ja) | 2004-05-21 | 2005-05-18 | 固体撮像素子の製造方法および固体撮像素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006013460A true JP2006013460A (ja) | 2006-01-12 |
Family
ID=35428621
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005145749A Withdrawn JP2006013460A (ja) | 2004-05-21 | 2005-05-18 | 固体撮像素子の製造方法および固体撮像素子 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20080237652A1 (ja) |
EP (1) | EP1747586A4 (ja) |
JP (1) | JP2006013460A (ja) |
KR (1) | KR100804100B1 (ja) |
WO (1) | WO2005114735A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006013460A (ja) * | 2004-05-21 | 2006-01-12 | Fuji Film Microdevices Co Ltd | 固体撮像素子の製造方法および固体撮像素子 |
JP2006049834A (ja) * | 2004-06-30 | 2006-02-16 | Fuji Film Microdevices Co Ltd | 固体撮像素子およびその製造方法 |
JP2010177599A (ja) * | 2009-01-30 | 2010-08-12 | Panasonic Corp | 固体撮像装置及びその製造方法 |
CN102874748A (zh) * | 2012-10-22 | 2013-01-16 | 上海集成电路研发中心有限公司 | 一种非晶硅平坦化方法 |
JP2018056238A (ja) * | 2016-09-27 | 2018-04-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8501339A (nl) * | 1985-05-10 | 1986-12-01 | Philips Nv | Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
FR2583573B1 (fr) * | 1985-06-18 | 1988-04-08 | Thomson Csf | Procede de realisation d'un dispositif semi-conducteur a plusieurs niveaux de grille. |
JPS63185058A (ja) * | 1987-01-28 | 1988-07-30 | Hitachi Ltd | 固体撮像素子 |
EP0492144A3 (en) * | 1990-11-26 | 1992-08-12 | Matsushita Electronics Corporation | Charge-coupled device and solid-state imaging device |
JPH05182992A (ja) * | 1991-12-26 | 1993-07-23 | Mitsubishi Electric Corp | 固体撮像素子の製造方法 |
US5314836A (en) * | 1992-09-15 | 1994-05-24 | Eastman Kodak Company | Method of making a single electrode level CCD |
US5298448A (en) * | 1992-12-18 | 1994-03-29 | Eastman Kodak Company | Method of making two-phase buried channel planar gate CCD |
JP2621767B2 (ja) * | 1993-07-30 | 1997-06-18 | 日本電気株式会社 | 固体撮像素子 |
JPH08204173A (ja) * | 1995-01-25 | 1996-08-09 | Sony Corp | 電荷転送装置の製造方法 |
US5981384A (en) * | 1995-08-14 | 1999-11-09 | Micron Technology, Inc. | Method of intermetal dielectric planarization by metal features layout modification |
JP3879144B2 (ja) * | 1996-06-05 | 2007-02-07 | 凸版印刷株式会社 | カラーフィルター |
KR0183898B1 (ko) * | 1996-06-28 | 1999-04-15 | 김광호 | 반도체장치 및 이를 이용한 콘택홀 형성방법 |
US5854125A (en) * | 1997-02-24 | 1998-12-29 | Vlsi Technology, Inc. | Dummy fill patterns to improve interconnect planarity |
US6455394B1 (en) * | 1998-03-13 | 2002-09-24 | Micron Technology, Inc. | Method for trench isolation by selective deposition of low temperature oxide films |
TW369726B (en) * | 1998-05-04 | 1999-09-11 | United Microelectronics Corp | Structure and producing method of microlens on color filter of sensor device |
JP2000196060A (ja) * | 1998-12-24 | 2000-07-14 | Nec Corp | 固体撮像装置およびその製造方法 |
JP3319456B2 (ja) * | 2000-01-27 | 2002-09-03 | 日本電気株式会社 | 固体撮像装置及びその製造方法 |
JP2001313293A (ja) * | 2000-05-01 | 2001-11-09 | Seiko Epson Corp | 半導体装置 |
JP3754961B2 (ja) * | 2002-02-22 | 2006-03-15 | キヤノン株式会社 | 固体撮像装置およびカメラ |
US7252909B2 (en) * | 2002-04-18 | 2007-08-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method to reduce CD non-uniformity in IC manufacturing |
JP4159306B2 (ja) * | 2002-04-23 | 2008-10-01 | 富士フイルム株式会社 | 固体撮像素子およびその製造方法 |
JP2003332554A (ja) * | 2002-05-09 | 2003-11-21 | Fuji Film Microdevices Co Ltd | 固体撮像素子の製造方法 |
JP4194295B2 (ja) * | 2002-05-09 | 2008-12-10 | 富士フイルム株式会社 | 固体撮像素子の製造方法 |
JP2004055669A (ja) * | 2002-07-17 | 2004-02-19 | Fuji Film Microdevices Co Ltd | 固体撮像素子およびその製造方法 |
JP2004119795A (ja) * | 2002-09-27 | 2004-04-15 | Fuji Film Microdevices Co Ltd | 固体撮像素子およびその製造方法 |
US6608358B1 (en) * | 2002-10-25 | 2003-08-19 | Hua Wei Semiconductor (Shanghai) Co., Ltd. | Dummy pattern for improving micro-lens formation in an image sensor |
JP2005203617A (ja) * | 2004-01-16 | 2005-07-28 | Sony Corp | 固体撮像装置及びその製造方法 |
JP2006013460A (ja) * | 2004-05-21 | 2006-01-12 | Fuji Film Microdevices Co Ltd | 固体撮像素子の製造方法および固体撮像素子 |
JP4711645B2 (ja) * | 2004-06-25 | 2011-06-29 | 富士フイルム株式会社 | 固体撮像素子およびその製造方法 |
JP2006049834A (ja) * | 2004-06-30 | 2006-02-16 | Fuji Film Microdevices Co Ltd | 固体撮像素子およびその製造方法 |
-
2005
- 2005-05-18 JP JP2005145749A patent/JP2006013460A/ja not_active Withdrawn
- 2005-05-19 US US10/570,146 patent/US20080237652A1/en not_active Abandoned
- 2005-05-19 WO PCT/JP2005/009579 patent/WO2005114735A1/en not_active Application Discontinuation
- 2005-05-19 EP EP05743653A patent/EP1747586A4/en not_active Withdrawn
- 2005-05-19 KR KR1020067007003A patent/KR100804100B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20060113665A (ko) | 2006-11-02 |
EP1747586A4 (en) | 2009-07-01 |
US20080237652A1 (en) | 2008-10-02 |
WO2005114735A1 (en) | 2005-12-01 |
EP1747586A1 (en) | 2007-01-31 |
KR100804100B1 (ko) | 2008-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5357441B2 (ja) | 固体撮像装置の製造方法 | |
US7233037B2 (en) | Solid state imaging device and method of manufacturing the same | |
JP2006191108A (ja) | Cmosイメージセンサー及びその製造方法 | |
JP2006049834A (ja) | 固体撮像素子およびその製造方法 | |
CN115101546A (zh) | 一种半导体器件制造方法 | |
KR100804100B1 (ko) | 고체 촬상 소자의 제조방법 및 고체 촬상 소자 | |
JP4905760B2 (ja) | カラーフィルタの製造方法、カラーフィルタ、固体撮像素子の製造方法およびこれを用いた固体撮像素子 | |
JP2007088057A (ja) | 固体撮像素子およびその製造方法 | |
JP2006351759A (ja) | 固体撮像素子およびその製造方法 | |
JP2006351787A (ja) | 固体撮像素子およびその製造方法 | |
JP2006041484A (ja) | 固体撮像素子およびその製造方法 | |
JP2004342912A (ja) | 固体撮像素子およびその製造方法 | |
JP2007012677A (ja) | 固体撮像素子およびその製造方法 | |
JP2006041483A (ja) | 固体撮像素子の製造方法 | |
JP2006013459A (ja) | 固体撮像素子の製造方法および固体撮像素子 | |
JP2006351788A (ja) | 固体撮像素子およびその製造方法 | |
JP2004119795A (ja) | 固体撮像素子およびその製造方法 | |
JP2008288504A (ja) | 半導体装置及びその製造方法 | |
JP2006319133A (ja) | カラーフィルタの製造方法、固体撮像素子の製造方法、カラーフィルタ、固体撮像素子 | |
JP2006216655A (ja) | 電荷転送素子及びその製造方法 | |
JP2005209713A (ja) | 半導体装置およびその製造方法 | |
JP4715110B2 (ja) | 固体撮像素子の製造方法 | |
JP2005340801A (ja) | 固体撮像素子の製造方法 | |
JP2006237160A (ja) | 固体撮像素子の製造方法 | |
JP2006108572A (ja) | 固体撮像素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060424 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060621 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061127 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071108 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071115 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071122 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080206 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100506 |