JPH05182992A - 固体撮像素子の製造方法 - Google Patents
固体撮像素子の製造方法Info
- Publication number
- JPH05182992A JPH05182992A JP35975291A JP35975291A JPH05182992A JP H05182992 A JPH05182992 A JP H05182992A JP 35975291 A JP35975291 A JP 35975291A JP 35975291 A JP35975291 A JP 35975291A JP H05182992 A JPH05182992 A JP H05182992A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- forming
- pattern
- charge transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 同一工程で形成したゲート酸化膜上に、複数
の電荷転送電極群を形成することができ、これにより電
荷転送電極群間のポテンシャル変化を抑えることができ
る固体撮像素子の製造方法を得る。 【構成】 半導体基板１１上に、酸化膜１２を形成する
工程と、酸化膜１２上に窒化膜１３を形成する工程とを
含み、これら膜上に複数の電荷転送電極群を形成する際
に、第１の電荷転送電極群１５が形成されるべきパター
ンの反転パターンで酸化膜１４を形成し、この酸化膜に
より、エッチバック法又はリフトオフ法で第１の電荷転
送電極群１５をなす導電膜を形成する。
の電荷転送電極群を形成することができ、これにより電
荷転送電極群間のポテンシャル変化を抑えることができ
る固体撮像素子の製造方法を得る。 【構成】 半導体基板１１上に、酸化膜１２を形成する
工程と、酸化膜１２上に窒化膜１３を形成する工程とを
含み、これら膜上に複数の電荷転送電極群を形成する際
に、第１の電荷転送電極群１５が形成されるべきパター
ンの反転パターンで酸化膜１４を形成し、この酸化膜に
より、エッチバック法又はリフトオフ法で第１の電荷転
送電極群１５をなす導電膜を形成する。
Description
【０００１】
【産業上の利用分野】この発明は固体撮像素子の製造方
法に関し、特に電極の製造方法に関するものである。
法に関し、特に電極の製造方法に関するものである。
【０００２】
【従来の技術】近年の固体撮像素子の微細化に伴い、単
位画素面積は増々、縮小され、これに対し十分な信号電
荷を転送するためにＣＣＤ埋め込みチャネル深さは浅く
形成される傾向にある。
位画素面積は増々、縮小され、これに対し十分な信号電
荷を転送するためにＣＣＤ埋め込みチャネル深さは浅く
形成される傾向にある。
【０００３】図４は従来の固体撮像素子のＣＣＤ部のゲ
ート電極の製造方法を示す。図において、２１は半導体
基板（一般にはＰ型）、２２はゲート酸化膜であるシリ
コン酸化膜、２３，２５はポリシリコン膜、２４はレジ
スト、２６はＣＣＤ埋め込みチャネルである。
ート電極の製造方法を示す。図において、２１は半導体
基板（一般にはＰ型）、２２はゲート酸化膜であるシリ
コン酸化膜、２３，２５はポリシリコン膜、２４はレジ
スト、２６はＣＣＤ埋め込みチャネルである。
【０００４】次に、従来の固体撮像素子の電極の製造方
法について工程順に説明する。Ｐ型半導体基板２１上に
熱酸化法によりゲート酸化膜２２を形成する（図４(a)
）。次に前記酸化膜２２上にポリシリコン膜２３を形
成し、第１の電極群を設けるべき領域上のポリシリコン
膜２３上にレジスト２４をパターニングする（図４
(b)）。前記レジスト２４をマスクとしてポリシリコン
膜２３、シリコン酸化膜２２をエッチング除去し、第１
の電極群２３を形成する（図４(c) ）。
法について工程順に説明する。Ｐ型半導体基板２１上に
熱酸化法によりゲート酸化膜２２を形成する（図４(a)
）。次に前記酸化膜２２上にポリシリコン膜２３を形
成し、第１の電極群を設けるべき領域上のポリシリコン
膜２３上にレジスト２４をパターニングする（図４
(b)）。前記レジスト２４をマスクとしてポリシリコン
膜２３、シリコン酸化膜２２をエッチング除去し、第１
の電極群２３を形成する（図４(c) ）。
【０００５】ここで一般に、ポリシリコン膜に対し酸化
膜および窒化膜はエッチングの選択比を大きく設定する
ことが困難である。このため、一般的には、第１の電極
群２３を形成した後、第２の電極群を設けるべき領域の
酸化膜の全面除去を行い、改めてゲート酸化膜２２を形
成する必要がある（図４(d) ）。この際のポリシリコン
２３表面の酸化膜２２を層間絶縁膜として、第２の電極
群２５を同様に形成する（図４(e) ）。
膜および窒化膜はエッチングの選択比を大きく設定する
ことが困難である。このため、一般的には、第１の電極
群２３を形成した後、第２の電極群を設けるべき領域の
酸化膜の全面除去を行い、改めてゲート酸化膜２２を形
成する必要がある（図４(d) ）。この際のポリシリコン
２３表面の酸化膜２２を層間絶縁膜として、第２の電極
群２５を同様に形成する（図４(e) ）。
【０００６】
【発明が解決しようとする課題】従来の電極の製造方法
は、以上のようになされているので、図４(c) において
シリコン酸化膜２２を除去する際、及び図４(d) におい
て基板表面を酸化する際に、第２の電極群を形成する領
域の基板表面が第１の電極群を形成する基板に比べ薄く
なってしまうため、図４(f) に示すように、これらの領
域でＣＣＤ埋め込みチャネルの深さが異なっていた。こ
こで図４(f) は図４(e) のＩ領域を拡大したものであ
る。
は、以上のようになされているので、図４(c) において
シリコン酸化膜２２を除去する際、及び図４(d) におい
て基板表面を酸化する際に、第２の電極群を形成する領
域の基板表面が第１の電極群を形成する基板に比べ薄く
なってしまうため、図４(f) に示すように、これらの領
域でＣＣＤ埋め込みチャネルの深さが異なっていた。こ
こで図４(f) は図４(e) のＩ領域を拡大したものであ
る。
【０００７】また、一般にＣＣＤ埋め込みチャネルはリ
ン又はヒ素をドープして形成されており、これら不純物
はシリコン酸化の際に、酸化膜にとり込まれず、Ｓｉ表
面にパイルアップする傾向にある。このため、第１，第
２の電極群での不純物分布は、図５に示すようになる。
ここで、図５の横軸の深さはシリコン基板と酸化膜との
界面を基準（０）とした。ところで、接合が浅くなると
ポテンシャルは低くなり、一方表面濃度が高くなるとポ
テンシャルは高くなるが、この場合接合が浅くなるとい
う効果の方が強いため、図６に示すように第２の電極群
のポテンシャルの方が低くなり、電極群間でポテンシャ
ル変化が生じる。このポテンシャル変化により、ＣＣＤ
の最大電荷転送量の低下や、転送効率の劣化を招くとい
う問題点があった。
ン又はヒ素をドープして形成されており、これら不純物
はシリコン酸化の際に、酸化膜にとり込まれず、Ｓｉ表
面にパイルアップする傾向にある。このため、第１，第
２の電極群での不純物分布は、図５に示すようになる。
ここで、図５の横軸の深さはシリコン基板と酸化膜との
界面を基準（０）とした。ところで、接合が浅くなると
ポテンシャルは低くなり、一方表面濃度が高くなるとポ
テンシャルは高くなるが、この場合接合が浅くなるとい
う効果の方が強いため、図６に示すように第２の電極群
のポテンシャルの方が低くなり、電極群間でポテンシャ
ル変化が生じる。このポテンシャル変化により、ＣＣＤ
の最大電荷転送量の低下や、転送効率の劣化を招くとい
う問題点があった。
【０００８】この発明は、上記のような問題点を解消す
るためになされたもので、第１，第２の電極群のゲート
酸化膜に同一形成されたものを用いることが可能な固体
撮像素子の電極の製造方法を提供することを目的とす
る。
るためになされたもので、第１，第２の電極群のゲート
酸化膜に同一形成されたものを用いることが可能な固体
撮像素子の電極の製造方法を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】この発明に係る固体撮像
素子の製造方法は、半導体基板上に第１の酸化膜を形成
し、前記第１の酸化膜上に窒化膜を形成し、前記窒化膜
上に第１の電荷転送電極群が形成されるべきパターンの
反転パターンで第２の酸化膜を形成し、前記第２の酸化
膜の反転パターンを形成した窒化膜上に導電膜を堆積
し、前記導電膜上にレジストを表面が平坦になるように
堆積し、エッチバック法により前記レジストと前記導電
膜を前記第２の酸化膜の反転パターンが露出するまでエ
ッチングすることにより第１の電荷転送電極群を形成
し、前記第１の酸化膜と窒化膜を残すように前記第２の
酸化膜の反転パターンを除去し、第２の電荷転送電極群
を形成するようにしたものである。
素子の製造方法は、半導体基板上に第１の酸化膜を形成
し、前記第１の酸化膜上に窒化膜を形成し、前記窒化膜
上に第１の電荷転送電極群が形成されるべきパターンの
反転パターンで第２の酸化膜を形成し、前記第２の酸化
膜の反転パターンを形成した窒化膜上に導電膜を堆積
し、前記導電膜上にレジストを表面が平坦になるように
堆積し、エッチバック法により前記レジストと前記導電
膜を前記第２の酸化膜の反転パターンが露出するまでエ
ッチングすることにより第１の電荷転送電極群を形成
し、前記第１の酸化膜と窒化膜を残すように前記第２の
酸化膜の反転パターンを除去し、第２の電荷転送電極群
を形成するようにしたものである。
【００１０】また、この発明に係る固体撮像素子の製造
方法は、半導体基板上に第１の酸化膜を形成し、前記第
１の酸化膜上に窒化膜を形成し、前記窒化膜上に、第１
の電荷転送電極群が形成されるべきパターンの反転パタ
ーンで第２の酸化膜を形成し、前記第２の酸化膜の反転
パターンの側面に付着しないように前記第２の酸化膜の
反転パターン及び前記窒化膜上に導電膜を堆積し、リフ
トオフ法により前記第２の酸化膜の反転パターンを除去
することにより第１の電荷転送電極群を形成し、前記第
２の酸化膜の反転パターンを除去した領域に第２の電荷
転送電極群を形成するようにしたものである。
方法は、半導体基板上に第１の酸化膜を形成し、前記第
１の酸化膜上に窒化膜を形成し、前記窒化膜上に、第１
の電荷転送電極群が形成されるべきパターンの反転パタ
ーンで第２の酸化膜を形成し、前記第２の酸化膜の反転
パターンの側面に付着しないように前記第２の酸化膜の
反転パターン及び前記窒化膜上に導電膜を堆積し、リフ
トオフ法により前記第２の酸化膜の反転パターンを除去
することにより第１の電荷転送電極群を形成し、前記第
２の酸化膜の反転パターンを除去した領域に第２の電荷
転送電極群を形成するようにしたものである。
【００１１】また、この発明に係る固体撮像素子の製造
方法は、半導体基板の一主面上に、熱酸化法によって絶
縁膜を形成し、前記絶縁膜上にＣＶＤ法によって窒化膜
を形成し、前記窒化膜上にＣＶＤ法により酸化膜を形成
し、前記酸化膜を所定のパターンにパターニングして電
極の分離部を形成し、前記電極の分離部を形成した窒化
膜上に電極となる導電膜を形成し、前記導電膜上にレジ
ストを表面が平坦になるように堆積し、エッチバック法
により電極分離の酸化膜が露出するまでエッチングする
ようにしたものである。
方法は、半導体基板の一主面上に、熱酸化法によって絶
縁膜を形成し、前記絶縁膜上にＣＶＤ法によって窒化膜
を形成し、前記窒化膜上にＣＶＤ法により酸化膜を形成
し、前記酸化膜を所定のパターンにパターニングして電
極の分離部を形成し、前記電極の分離部を形成した窒化
膜上に電極となる導電膜を形成し、前記導電膜上にレジ
ストを表面が平坦になるように堆積し、エッチバック法
により電極分離の酸化膜が露出するまでエッチングする
ようにしたものである。
【００１２】
【作用】この発明においては、上記構成ことによって、
第２のゲート電極群を形成するべき領域のゲート酸化
膜，窒化膜上で、第１のゲート電極群を直接パターニン
グする工程を含まないため、一回で形成したゲート酸化
膜を第１，第２のゲート電極で用いることが可能とな
り、これによりゲート電極間でのＣＣＤ埋め込みチャネ
ル深さの差が抑えられ、電極群間で均一なポテンシャル
を得ることができる。
第２のゲート電極群を形成するべき領域のゲート酸化
膜，窒化膜上で、第１のゲート電極群を直接パターニン
グする工程を含まないため、一回で形成したゲート酸化
膜を第１，第２のゲート電極で用いることが可能とな
り、これによりゲート電極間でのＣＣＤ埋め込みチャネ
ル深さの差が抑えられ、電極群間で均一なポテンシャル
を得ることができる。
【００１３】
【実施例】以下、本発明の一実施例を図について説明す
る。図１は本発明の第１の実施例による固体撮像素子の
電極の製造方法を示す図である。図において、１１はシ
リコン基板、１２，１４はシリコン酸化膜、１３はシリ
コン窒化膜、１５，１７はポリシリコン膜、１６はレジ
ストである。
る。図１は本発明の第１の実施例による固体撮像素子の
電極の製造方法を示す図である。図において、１１はシ
リコン基板、１２，１４はシリコン酸化膜、１３はシリ
コン窒化膜、１５，１７はポリシリコン膜、１６はレジ
ストである。
【００１４】次に製造工程を順に説明する。先ず、シリ
コン基板１１を酸化し、絶縁膜となるシリコン酸化膜１
２を形成する。さらに、このシリコン酸化膜１２上に窒
化膜１３を形成する（図１(a) ）。この窒化膜１３は後
工程で、シリコン酸化膜１２がエッチングされないよう
にストッパーとなる。
コン基板１１を酸化し、絶縁膜となるシリコン酸化膜１
２を形成する。さらに、このシリコン酸化膜１２上に窒
化膜１３を形成する（図１(a) ）。この窒化膜１３は後
工程で、シリコン酸化膜１２がエッチングされないよう
にストッパーとなる。
【００１５】次に、前記窒化膜１３上に、第１のゲート
電極群が形成されるパターンの反転パターンで酸化膜１
４を堆積し、パターニングする（図１(b) ）。次に前記
酸化膜１４上にポリシリコン膜１５を堆積する（図１
(c) ）。次に前記ポリシリコン膜１５に、ポリシリコン
膜と同じエッチングレートを有するレジスト１６をその
レジスト表面が平坦となるように堆積する（図１(d)
）。次にレジスト１６及びポリシリコン膜１５を同時
にエッチングする。この際、各々のエッチングレートが
等しいため、エッチバック法によりレジストの平坦面を
保ちつつエッチングが進む。この状態で、前記酸化膜１
４が露出するまでエッチングを行う（図１(e)）。
電極群が形成されるパターンの反転パターンで酸化膜１
４を堆積し、パターニングする（図１(b) ）。次に前記
酸化膜１４上にポリシリコン膜１５を堆積する（図１
(c) ）。次に前記ポリシリコン膜１５に、ポリシリコン
膜と同じエッチングレートを有するレジスト１６をその
レジスト表面が平坦となるように堆積する（図１(d)
）。次にレジスト１６及びポリシリコン膜１５を同時
にエッチングする。この際、各々のエッチングレートが
等しいため、エッチバック法によりレジストの平坦面を
保ちつつエッチングが進む。この状態で、前記酸化膜１
４が露出するまでエッチングを行う（図１(e)）。
【００１６】前記のように、一般にポリシリコン膜に対
し、シリコン酸化膜および窒化膜はそのエッチングにお
いて選択比を大きくとることが困難である。しかるに、
この製造法では第２の電極が形成されるべき領域のゲー
ト酸化膜１２が、第１のゲート電極形成の際にシリコン
酸化膜１４で覆われているため、膜厚等が変化すること
はない。また、前記シリコン酸化膜１４は、一般に酸化
膜と窒化膜のエッチングでの選択比を大きく設定するこ
とが可能なため、第２のゲート電極となるべき領域のゲ
ート酸化膜１２、および窒化膜１３を保ったまま除去す
ることが可能である。
し、シリコン酸化膜および窒化膜はそのエッチングにお
いて選択比を大きくとることが困難である。しかるに、
この製造法では第２の電極が形成されるべき領域のゲー
ト酸化膜１２が、第１のゲート電極形成の際にシリコン
酸化膜１４で覆われているため、膜厚等が変化すること
はない。また、前記シリコン酸化膜１４は、一般に酸化
膜と窒化膜のエッチングでの選択比を大きく設定するこ
とが可能なため、第２のゲート電極となるべき領域のゲ
ート酸化膜１２、および窒化膜１３を保ったまま除去す
ることが可能である。
【００１７】このようにして、シリコン酸化膜１４を除
去した後、従来の製造法と同様に、前記第１のゲート電
極群１５表面を酸化し、第２のゲート電極群１７を堆積
し、パターニングする（図１(f) ）。なお、前記実施例
では、第１の電極群の形成にエッチバック法を用いてい
るが、これはリフトオフ法を用いることも可能である。
去した後、従来の製造法と同様に、前記第１のゲート電
極群１５表面を酸化し、第２のゲート電極群１７を堆積
し、パターニングする（図１(f) ）。なお、前記実施例
では、第１の電極群の形成にエッチバック法を用いてい
るが、これはリフトオフ法を用いることも可能である。
【００１８】図２は本発明の第２の実施例による固体撮
像素子の電極製造方法を示す図であり、これはリフトオ
フ法により第１の電極群を形成するものである。図２
(a) 、(b) に示すようにシリコン酸化膜１４を形成した
後に、ポリシリコン膜１５を適当な方法で推積すると、
図２(c) に示すように、シリコン酸化膜１４により第１
の電極群領域のポリシリコン膜１５を第２の電極群領域
のポリシリコン膜１５と分離して堆積することができ
る。この後に、リフトオフ法によりシリコン酸化膜１４
を除去することにより、図２(d) に示すように、第１の
電極群領域にのみポリシリコン膜１５を形成することが
できる。ここで、シリコン酸化膜１４の除去は、ポリシ
リコン膜１５，シリコン窒化膜に対しエッチング性をも
たず、シリコン酸化膜１４に対してのみエッチング性を
もつエッチング剤を用いてウェットエッチングを行うこ
とにより達成できる。この時同時にシリコン酸化膜１４
上のポリシリコン膜１５も除去され、第１の電極群のみ
が形成されることとなる。この後、上記第１の実施例と
同様にして、第２の電極群を形成する。
像素子の電極製造方法を示す図であり、これはリフトオ
フ法により第１の電極群を形成するものである。図２
(a) 、(b) に示すようにシリコン酸化膜１４を形成した
後に、ポリシリコン膜１５を適当な方法で推積すると、
図２(c) に示すように、シリコン酸化膜１４により第１
の電極群領域のポリシリコン膜１５を第２の電極群領域
のポリシリコン膜１５と分離して堆積することができ
る。この後に、リフトオフ法によりシリコン酸化膜１４
を除去することにより、図２(d) に示すように、第１の
電極群領域にのみポリシリコン膜１５を形成することが
できる。ここで、シリコン酸化膜１４の除去は、ポリシ
リコン膜１５，シリコン窒化膜に対しエッチング性をも
たず、シリコン酸化膜１４に対してのみエッチング性を
もつエッチング剤を用いてウェットエッチングを行うこ
とにより達成できる。この時同時にシリコン酸化膜１４
上のポリシリコン膜１５も除去され、第１の電極群のみ
が形成されることとなる。この後、上記第１の実施例と
同様にして、第２の電極群を形成する。
【００１９】図３はこの発明の第３の実施例による固体
撮像素子の電極製造方法を示す図である。図において、
３２，３４はシリコン酸化膜、３３はシリコン窒化膜、
３６はポリシリコン膜、３５，３７はレジストである。
撮像素子の電極製造方法を示す図である。図において、
３２，３４はシリコン酸化膜、３３はシリコン窒化膜、
３６はポリシリコン膜、３５，３７はレジストである。
【００２０】次に製造工程を順に説明する。先ずシリコ
ン基板３１を酸化し、絶縁膜となるシリコン酸化膜３２
を形成する（図３(a) ）。次に、上記シリコン酸化膜３
２上にＣＤＶ法によってシリコン窒化膜３３を堆積す
る。この窒化膜は後工程でのエッチングストッパーとな
る（図３(b) ）。次いで上記シリコン窒化膜３３上に、
ＣＶＤ法によってシリコン酸化膜３４を堆積する（図３
(c) ）。
ン基板３１を酸化し、絶縁膜となるシリコン酸化膜３２
を形成する（図３(a) ）。次に、上記シリコン酸化膜３
２上にＣＤＶ法によってシリコン窒化膜３３を堆積す
る。この窒化膜は後工程でのエッチングストッパーとな
る（図３(b) ）。次いで上記シリコン窒化膜３３上に、
ＣＶＤ法によってシリコン酸化膜３４を堆積する（図３
(c) ）。
【００２１】さらに、上記シリコン酸化膜３４上にレジ
ストを塗布し、写真製版工程を経て所定間隔を隔てて配
列される複数のレジストパターン３５を形成する（図３
(d)）。次に上記レジストパターン３５をマスクとして
シリコン酸化膜３４をエッチングしてパターニングし、
レジスト３５を除去する。この酸化膜は、電極の分離を
行う（図３(e) ）。
ストを塗布し、写真製版工程を経て所定間隔を隔てて配
列される複数のレジストパターン３５を形成する（図３
(d)）。次に上記レジストパターン３５をマスクとして
シリコン酸化膜３４をエッチングしてパターニングし、
レジスト３５を除去する。この酸化膜は、電極の分離を
行う（図３(e) ）。
【００２２】次にパターニングしたシリコン酸化膜３
４、シリコン窒化膜３３上に、電荷結合素子の電極とな
るポリシリコン膜３６を堆積する（図３(f) ）。次に、
上記ポリシリコン膜３６上にレジスト３７を表面が平ら
になる膜厚になるように塗布する（図３(g) ）。
４、シリコン窒化膜３３上に、電荷結合素子の電極とな
るポリシリコン膜３６を堆積する（図３(f) ）。次に、
上記ポリシリコン膜３６上にレジスト３７を表面が平ら
になる膜厚になるように塗布する（図３(g) ）。
【００２３】最後に、上記レジスト３７と、ポリシリコ
ン膜３６のエッチングレートが等しくなる条件下で、エ
ッチバック法によるエッチングを行い、電極分離の酸化
膜３４が、ポリシリコン膜３６上に露出するまでエッチ
ングを行う（図３(h) ）。
ン膜３６のエッチングレートが等しくなる条件下で、エ
ッチバック法によるエッチングを行い、電極分離の酸化
膜３４が、ポリシリコン膜３６上に露出するまでエッチ
ングを行う（図３(h) ）。
【００２４】このように、第１、第２、第３の実施例に
よる固体撮像素子の電極製造方法においては、第２のゲ
ート電極群を形成するべき領域のゲート酸化膜，窒化膜
上で、第１のゲート電極群を直接パターニングする工程
を含まないため、第１、第２の電極群のゲート酸化膜に
一回で形成したものを用いることができ、一回で同時に
形成したゲート酸化膜上に第１および第２のゲート電極
群を形成することが可能であり、このためゲート電極群
間のポテンシャル変化を抑えることができ、ＣＣＤの最
大電荷輸送量の低下や輸送効率の劣化を防ぐことができ
る。
よる固体撮像素子の電極製造方法においては、第２のゲ
ート電極群を形成するべき領域のゲート酸化膜，窒化膜
上で、第１のゲート電極群を直接パターニングする工程
を含まないため、第１、第２の電極群のゲート酸化膜に
一回で形成したものを用いることができ、一回で同時に
形成したゲート酸化膜上に第１および第２のゲート電極
群を形成することが可能であり、このためゲート電極群
間のポテンシャル変化を抑えることができ、ＣＣＤの最
大電荷輸送量の低下や輸送効率の劣化を防ぐことができ
る。
【００２５】
【発明の効果】以上のように本発明の固体撮像素子の製
造方法によれば、半導体基板上に第１の酸化膜を形成
し、前記第１の酸化膜上に窒化膜を形成し、前記窒化膜
上に第１の電荷転送電極群が形成されるべきパターンの
反転パターンで第２の酸化膜を形成し、前記第２の酸化
膜の反転パターンを形成した窒化膜上に導電膜を堆積
し、前記導電膜上にレジストを表面が平坦になるように
堆積し、エッチバック法により前記レジストと前記導電
膜を前記第２の酸化膜の反転パターンが露出するまでエ
ッチングすることにより第１の電荷転送電極群を形成
し、前記第１の酸化膜と窒化膜を残すように前記第２の
酸化膜の反転パターンを除去し第２の電荷転送電極群を
形成するようにしたので、一回で同時に形成したゲート
酸化膜上に第１および第２のゲート電極群を形成するこ
とが可能であり、このためゲート電極群間のポテンシャ
ル変化を抑えることができ、ＣＣＤの最大電荷輸送量の
低下や輸送効率の劣化を防ぐことができるという効果が
ある。
造方法によれば、半導体基板上に第１の酸化膜を形成
し、前記第１の酸化膜上に窒化膜を形成し、前記窒化膜
上に第１の電荷転送電極群が形成されるべきパターンの
反転パターンで第２の酸化膜を形成し、前記第２の酸化
膜の反転パターンを形成した窒化膜上に導電膜を堆積
し、前記導電膜上にレジストを表面が平坦になるように
堆積し、エッチバック法により前記レジストと前記導電
膜を前記第２の酸化膜の反転パターンが露出するまでエ
ッチングすることにより第１の電荷転送電極群を形成
し、前記第１の酸化膜と窒化膜を残すように前記第２の
酸化膜の反転パターンを除去し第２の電荷転送電極群を
形成するようにしたので、一回で同時に形成したゲート
酸化膜上に第１および第２のゲート電極群を形成するこ
とが可能であり、このためゲート電極群間のポテンシャ
ル変化を抑えることができ、ＣＣＤの最大電荷輸送量の
低下や輸送効率の劣化を防ぐことができるという効果が
ある。
【００２６】また、半導体基板上に第１の酸化膜を形成
し、前記第１の酸化膜上に窒化膜を形成し、前記窒化膜
上に、第１の電荷転送電極群が形成されるべきパターン
の反転パターンで第２の酸化膜を形成し、前記第２の酸
化膜の反転パターンの側面に付着しないように前記第２
の酸化膜の反転パターン及び前記窒化膜上に導電膜を堆
積し、リフトオフ法により前記第２の酸化膜の反転パタ
ーンを除去することにより第１の電荷転送電極群を形成
し、前記第２の酸化膜の反転パターンを除去した領域に
第２の電荷転送電極群を形成するようにしたので、上記
と同様、一回で同時に形成したゲート酸化膜上に第１お
よび第２のゲート電極群を形成することが可能であり、
このためゲート電極群間のポテンシャル変化を抑えるこ
とができ、ＣＣＤの最大電荷輸送量の低下や輸送効率の
劣化を防ぐことができるという効果がある。
し、前記第１の酸化膜上に窒化膜を形成し、前記窒化膜
上に、第１の電荷転送電極群が形成されるべきパターン
の反転パターンで第２の酸化膜を形成し、前記第２の酸
化膜の反転パターンの側面に付着しないように前記第２
の酸化膜の反転パターン及び前記窒化膜上に導電膜を堆
積し、リフトオフ法により前記第２の酸化膜の反転パタ
ーンを除去することにより第１の電荷転送電極群を形成
し、前記第２の酸化膜の反転パターンを除去した領域に
第２の電荷転送電極群を形成するようにしたので、上記
と同様、一回で同時に形成したゲート酸化膜上に第１お
よび第２のゲート電極群を形成することが可能であり、
このためゲート電極群間のポテンシャル変化を抑えるこ
とができ、ＣＣＤの最大電荷輸送量の低下や輸送効率の
劣化を防ぐことができるという効果がある。
【００２７】また、半導体基板の一主面上に、熱酸化法
によって絶縁膜を形成し、前記絶縁膜上にＣＶＤ法によ
って窒化膜を形成し、前記窒化膜上にＣＶＤ法により酸
化膜を形成し、前記酸化膜を所定のパターンにパターニ
ングして電極の分離部を形成し、前記電極の分離部を形
成した窒化膜上に電極となる導電膜を形成し、前記導電
膜上にレジストを表面が平坦になるように堆積し、エッ
チバック法により電極分離の酸化膜が露出するまでエッ
チングするようにしたので、一回で同時に形成したゲー
ト酸化膜上に第１および第２のゲート電極群を形成する
ことが可能であり、このためゲート電極群間のポテンシ
ャル変化を抑えることができ、ＣＣＤの最大電荷輸送量
の低下や輸送効率の劣化を防ぐことができるという効果
がある。
によって絶縁膜を形成し、前記絶縁膜上にＣＶＤ法によ
って窒化膜を形成し、前記窒化膜上にＣＶＤ法により酸
化膜を形成し、前記酸化膜を所定のパターンにパターニ
ングして電極の分離部を形成し、前記電極の分離部を形
成した窒化膜上に電極となる導電膜を形成し、前記導電
膜上にレジストを表面が平坦になるように堆積し、エッ
チバック法により電極分離の酸化膜が露出するまでエッ
チングするようにしたので、一回で同時に形成したゲー
ト酸化膜上に第１および第２のゲート電極群を形成する
ことが可能であり、このためゲート電極群間のポテンシ
ャル変化を抑えることができ、ＣＣＤの最大電荷輸送量
の低下や輸送効率の劣化を防ぐことができるという効果
がある。
【図１】本発明の第１の実施例による固体撮像素子の製
造法を示す図である。
造法を示す図である。
【図２】本発明の第２の実施例による固体撮像素子の製
造法を示す図である。
造法を示す図である。
【図３】本発明の第３の実施例による固体撮像素子の製
造法を示す図である。
造法を示す図である。
【図４】従来の固体撮像素子の製造方法を示す図であ
る。
る。
【図５】従来の固体撮像素子の電極群間でのチャネル不
純物分布の差を示す図である。
純物分布の差を示す図である。
【図６】従来の固体撮像素子の電極群間でのポテンシャ
ル差を示す図である。
ル差を示す図である。
１１ シリコン基板 １２ シリコン酸化膜 １３ シリコン窒化膜 １４ シリコン酸化膜 １５ ポリシリコン膜 １６ レジスト １７ ポリシリコン膜 ２１ シリコン基板 ２２ シリコン酸化膜 ２３ ポリシリコン膜 ２４ レジスト ２５ ポリシリコン膜 ２６ ＣＣＤ埋め込みチャネル層 ３１ シリコン基板 ３２ シリコン酸化膜 ３３ シリコン窒化膜 ３４ シリコン酸化膜 ３５ レジスト ３６ ポリシリコン膜 ３７ レジスト
Claims (3)
- 【請求項１】 半導体基板上に第１の酸化膜を形成する
工程と、 前記第１の酸化膜上に窒化膜を形成する工程と、 前記窒化膜上に、第１の電荷転送電極群が形成されるべ
きパターンの反転パターンで第２の酸化膜を形成する工
程と、 前記第２の酸化膜の反転パターンを形成した窒化膜上に
導電膜を堆積する工程と、 前記導電膜上にレジストを表面が平坦になるように堆積
する工程と、 エッチバック法により、前記レジストと前記導電膜を前
記第２の酸化膜の反転パターンが露出するまでエッチン
グし、第１の電荷転送電極群を形成する工程と、 前記第１の酸化膜と窒化膜を残すように前記第２の酸化
膜の反転パターンを除去し、第２の電荷転送電極群を形
成する工程とを有することを特徴とする固体撮像素子の
製造方法。 - 【請求項２】 半導体基板上に第１の酸化膜を形成する
工程と、 前記第１の酸化膜上に窒化膜を形成する工程と、 前記窒化膜上に、第１の電荷転送電極群が形成されるべ
きパターンの反転パターンで第２の酸化膜を形成する工
程と、 前記第２の酸化膜の反転パターンの側面に付着しないよ
うに前記第２の酸化膜の反転パターン及び前記窒化膜上
に導電膜を堆積する工程と、 リフトオフ法により、前記第２の酸化膜の反転パターン
を除去し、第１の電荷転送電極群を形成する工程と、 前記第２の酸化膜の反転パターンを除去した領域に第２
の電荷転送電極群を形成する工程とを有することを特徴
とする固体撮像素子の製造方法。 - 【請求項３】 半導体基板の一主面上に、熱酸化法によ
って絶縁膜を形成する工程と、 前記絶縁膜上にＣＶＤ法によって窒化膜を形成する工程
と、 前記窒化膜上にＣＶＤ法により酸化膜を形成する工程
と、 前記酸化膜を所定のパターンにパターニングし、電極の
分離部を形成する工程と、 前記電極の分離部を形成した窒化膜上に電極となる導電
膜を形成する工程と、 前記導電膜上にレジストを表面が平坦になるように堆積
する工程と、 エッチバック法により、電極分離の酸化膜が露出するま
でエッチングする工程とを有することを特徴とする固体
撮像素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35975291A JPH05182992A (ja) | 1991-12-26 | 1991-12-26 | 固体撮像素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35975291A JPH05182992A (ja) | 1991-12-26 | 1991-12-26 | 固体撮像素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05182992A true JPH05182992A (ja) | 1993-07-23 |
Family
ID=18466119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35975291A Pending JPH05182992A (ja) | 1991-12-26 | 1991-12-26 | 固体撮像素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05182992A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5943556A (en) * | 1996-09-27 | 1999-08-24 | Nec Corporation | Method for manufacturing an electric charge transfer device |
| WO2006004168A1 (en) * | 2004-06-30 | 2006-01-12 | Fujifilm Corporation | Solid image pick-up element and method of producing the same |
| WO2007086204A1 (en) * | 2006-01-30 | 2007-08-02 | Matsushita Electric Industrial Co., Ltd. | Double gate isolation structure for ccds and corresponding fabricating method |
| KR100804100B1 (ko) * | 2004-05-21 | 2008-02-18 | 후지필름 가부시키가이샤 | 고체 촬상 소자의 제조방법 및 고체 촬상 소자 |
-
1991
- 1991-12-26 JP JP35975291A patent/JPH05182992A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5943556A (en) * | 1996-09-27 | 1999-08-24 | Nec Corporation | Method for manufacturing an electric charge transfer device |
| KR100804100B1 (ko) * | 2004-05-21 | 2008-02-18 | 후지필름 가부시키가이샤 | 고체 촬상 소자의 제조방법 및 고체 촬상 소자 |
| WO2006004168A1 (en) * | 2004-06-30 | 2006-01-12 | Fujifilm Corporation | Solid image pick-up element and method of producing the same |
| JP2006049834A (ja) * | 2004-06-30 | 2006-02-16 | Fuji Film Microdevices Co Ltd | 固体撮像素子およびその製造方法 |
| EP1769537A1 (en) * | 2004-06-30 | 2007-04-04 | FUJIFILM Corporation | Solid image pick-up element and method of producing the same |
| EP1769537A4 (en) * | 2004-06-30 | 2009-07-15 | Fujifilm Corp | FIXED DETACHMENT ELEMENT AND METHOD FOR THE PRODUCTION THEREOF |
| US7608871B2 (en) | 2004-06-30 | 2009-10-27 | Fujifilm Corporation | Solid image pick-up element with a single layer electrode structure and method of producing the same |
| WO2007086204A1 (en) * | 2006-01-30 | 2007-08-02 | Matsushita Electric Industrial Co., Ltd. | Double gate isolation structure for ccds and corresponding fabricating method |
| US7964451B2 (en) | 2006-01-30 | 2011-06-21 | Panasonic Corporation | Solid state imaging device and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2970307B2 (ja) | 固体撮像装置の製造方法 | |
| JPH05182992A (ja) | 固体撮像素子の製造方法 | |
| US6987294B2 (en) | Charge-coupled device and method of fabricating the same | |
| JPH04207076A (ja) | 固体撮像装置の製造方法 | |
| JP3036747B2 (ja) | 固体撮像素子の製造方法 | |
| JP3061822B2 (ja) | 固体撮像素子およびその製造方法 | |
| JPH07176714A (ja) | 半導体装置の製造方法 | |
| JP2004335804A (ja) | 固体撮像素子およびその製造方法 | |
| JP2005191480A (ja) | 固体撮像素子の製造方法 | |
| JPH1187685A (ja) | 固体撮像装置およびその製造方法 | |
| KR100311490B1 (ko) | 고체촬상소자의제조방법 | |
| KR100658171B1 (ko) | 씨모스 이미지 센서 제조방법 | |
| JP4929424B2 (ja) | 信号処理装置 | |
| JP2867469B2 (ja) | 電荷転送装置及びその製造方法 | |
| JPS63260163A (ja) | 半導体記憶装置の製造方法 | |
| JPS62193277A (ja) | 固体撮像装置 | |
| JPH03181139A (ja) | 電荷転送装置およびその製造方法 | |
| JPH04348566A (ja) | 固体撮像装置 | |
| JPH0254561A (ja) | 半導体装置 | |
| JPH04364780A (ja) | 固体撮像素子の製造方法 | |
| JPH05343439A (ja) | 電荷転送素子およびその製造方法 | |
| KR100280400B1 (ko) | 고체촬상소자 제조방법 | |
| JPH02189937A (ja) | 電荷結合装置の製造方法 | |
| JP2006278690A (ja) | 固体撮像素子の製造方法および固体撮像素子 | |
| JPS63302553A (ja) | 電荷転送装置の製造方法 |