JP2005191480A - 固体撮像素子の製造方法 - Google Patents
固体撮像素子の製造方法 Download PDFInfo
- Publication number
- JP2005191480A JP2005191480A JP2003434315A JP2003434315A JP2005191480A JP 2005191480 A JP2005191480 A JP 2005191480A JP 2003434315 A JP2003434315 A JP 2003434315A JP 2003434315 A JP2003434315 A JP 2003434315A JP 2005191480 A JP2005191480 A JP 2005191480A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive film
- forming
- film
- layer conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】 半導体基板表面を構成する第1の導電型の半導体層の表面に、ゲート酸化膜および、第1層導電性膜のパターンを順次形成する工程と、前記第1層導電性膜のパターンの側壁を覆うように側壁絶縁膜を形成する工程と、この上層にアモルファスシリコン層を含む第2層導電性膜を形成する工程と、前記第1層導電性膜のパターンが露呈するまで、前記第2層導電性膜を化学的機械研磨法(CMP)法によりエッチングし、側壁絶縁膜で覆われた第1層導電性膜のパターン間に第2層導電性膜が配置された、単層構造の電荷転送電極を形成する工程と、を含む固体撮像素子の製造方法において、前記エッチングに先立ち、前記アモルファスシリコン層をアニ−ルし多結晶シリコン層を形成する工程を含む。
【選択図】 図3
Description
この方法では、電荷転送部表面に凹凸が形成されるため、電荷転送電極のパターニング後に、新たに上記電荷転送電極のパターンに位置合わせして形成した、開口をもつレジストパターンを形成し、光電変換部の電極材料をエッチング除去し、光電変換部を構成するフォトダイオード形成のためのイオン注入を行なおうとする場合、あるいは電荷転送部の上層に多層配線部を形成する場合においては、十分なパターン精度を得ることができないという問題がある。
そして図5(c)に示すように、CMP法により表面の平坦化を行い、第1層導電性膜または電極間絶縁膜が露呈するまでエッチングし、電極間絶縁膜間に第2層導電性膜を残留させる。
そして、図6(b)に示すように、この第3のレジストパターンR3をマスクとして第2層アモルファスシリコン層をエッチングし、周辺回路領域の配線層をパターニングする。
このようにして、図6(c)に示すように、固体撮像素子が形成される。
この構成により、アニール工程を付加するのみで、断線や短絡のおそれがなく、信頼性の高い単層電極構造を得ることができる。また第2層導電性膜としてアモルファスシリコン層を用いているため、導電性も高く、高速で電界を印加することができ、電荷転送効率を向上することができる。
この構成により、粒界に沿ってしっかりとドーパントが入り込んでいくため、均一な導電性膜を形成することができる。
この方法により、エッチング工程において第1層導電性膜がエッチングされるのを防ぐことができる。
この方法によれば、自己整合的に微細幅の電極間絶縁膜を形成することができ、高精度で信頼性の高い電荷転送電極を形成することが可能となる。またフォトリソグラフィプロセスを不要とするため、解像限界を超えて信頼性の高いパターン形成が可能となる。
この方法によれば、酸化シリコン膜の成膜速度を制御することができれば、極めて容易に微細幅(膜厚)の酸化シリコン膜からなる側壁絶縁膜を形成することが可能となる。
この方法によれば、エッチングストッパの存在により、より高精度の導電性膜を形成することが可能となる。なお第2層導電性膜は第1層導電性膜上部のエッチングストッパより高い位置まで形成するのが望ましい。
この方法によれば、ゲート酸化膜の膜減りを防止し、高精度に幅の規定された側壁絶縁膜からなる電極間絶縁膜を形成することが可能となる。
酸化シリコン膜の形成に際しては、窒化シリコンなどの酸化防止膜を第1の導電性膜の上面に形成し酸化を行なうことにより、第1の導電性膜の側壁にのみ選択的に酸化シリコン膜を形成することができる。またCVD法により全面に形成した後、異方性エッチングによって側壁残しを行ってもよい。
また電極間絶縁膜をCVD法あるいは熱酸化で自己整合的に形成することができるため、微細かつ高精度のパターン形成が可能となる。
(第1の実施の形態)
この固体撮像素子は、図1(a)および(b)に、平面図およびそのA−A断面図を示すように、表面にpウェル、およびn型半導体層が形成されたシリコン基板1表面に、ゲート酸化膜2を介して配列形成される複数の電荷転送電極40(4S)が、ゲート酸化膜2上に所定の間隔で形成された電極間絶縁膜3によって複数の電荷転送電極に分離形成されるようにしたことを特徴とする。他の領域については、通例の固体撮像素子と同様である。
なお、図示しないがフォトダイオード部30の表面には薄いp型領域が形成されている。
そしてこの電荷転送電極は、高濃度ドープされたアモルファスシリコンからなる第1層導電性膜のパターン4aと、電極間絶縁膜3を介してこの間に充填された高濃度ドープされたアモルファスシリコンからなる第2層導電性膜のパターン4bとを、アニールにより多結晶シリコン膜とされたパターン4Sとで構成されている。
まず、図2(a)に示すように、例えば不純物濃度1016原子/cm3程度のp型のウエルを形成したシリコン基板1表面に、電荷転送チャネルとなるn−型のCCD埋め込みチャネルが形成されるとともに素子分離部となるp+型のチャネルストッパを基板表面の所定の領域に形成されたシリコン基板を用意する。そしてこのpウェルの形成されたn型のシリコン基板1表面に、膜厚15nmの酸化シリコン膜2aと、膜厚50nmの窒化シリコン膜2bと、膜厚10nmの酸化シリコン膜2cを形成し、3層構造のゲート酸化膜2を形成する。続いてこのゲート酸化膜2上に、SiH4(100%)1000SCCMとPH3(1%:N2希釈)90SCCMとの混合ガスを反応性ガスとして用いた減圧CVD法により、膜厚0.3〜0.4μmの高濃度ドープのアモルファスシリコン膜を形成する。このときの基板温度は530℃、成膜圧力は0.60Torrとする。続いて、減圧CVD法により例えば膜厚10nmの酸化シリコン膜5aと膜厚150nmの窒化シリコン膜5bとからなる上部絶縁膜5を形成する。
さらに、図2(d)に示すように、レジストパターンR1を除去する。この後、図2(e)に示すように、この上部絶縁膜5をマスクとして、ゲート酸化膜2の窒化シリコン膜2bをエッチングストッパとして第1層導電性膜4a(アモルファスシリコン膜)をパターニングする。ここではECRあるいはICPなどのエッチング装置を用いるのが望ましい。
この後フォトダイオード形成領域の開口を行い、フォトダイオード形成のためのイオン注入を行なう。
このようにして解像限界を超えて単層電極構造の電荷転送電極を形成することが、固体撮像素子の微細化あるいは画素数の増加が更に容易になる。また、一連の製造工程が効率化され製造コストの低減が容易になる。
次に本発明の第2の実施の形態について説明する。
前記第1の実施の形態では、電極間絶縁膜3となる側壁絶縁膜の形成を、第1の導電性膜のパターンの上面を窒化シリコン膜などの酸化防止膜で被覆しておき、熱酸化法により形成したが、CVD法で形成した酸化シリコン膜を異方性エッチングすることにより側壁残しを行なうことによって形成してもよい。
すなわちこの方法では、酸化シリコン膜の形成に、O3とTEOS(テトラエトキシシラン)を反応ガスとしたAPCVD(常圧CVD)法、減圧CVD法などを用いてもよい。そして、異方性エッチングにより、垂直方向にのみエッチングを進行させ、電極となる領域の側壁にのみ酸化シリコン膜を残すように、残膜の膜厚が25から50nm程度となるまでエッチングを行なう。ウェットエッチングにより表面に残留している酸化シリコン膜をエッチング除去し、側壁絶縁膜となる酸化シリコン膜を形成する。
この方法によれば、電極間絶縁膜としての絶縁膜のパターンを形成する際に異方性エッチングを用いた側壁残しにより、微細でかつ緻密で高品質の電極間絶縁膜が容易に形成される。
なお、前記実施の形態では、第1層導電性膜の側壁酸化によって電極間絶縁膜を形成するため、タングステンシリサイドやアルミニウムではなく、多結晶シリコンなどの酸化により絶縁膜となる導電性材料を第1層導電性膜として使用する必要があったが、本実施の形態では、CVD法で酸化シリコン膜を形成するため、第1層導電性膜の材料として前述のような制約はない。
また前記実施の形態では、電極を形成する導電性膜としてドープトアモルファスシリコン層をアニールすることによって形成したドープトポリシリコン膜を用いたが、ノンドープのアモルファスシリコン層を成膜し、成膜後ドーピングを行なうようにしてもよい。
図7は波長と屈折率との関係を示す曲線であり、横軸を波長、縦軸を屈折率としたものである。図中aはドープトアモルファスシリコン、bはこのドープトアモルファスシリコンを640℃の窒素雰囲気中で90秒熱処理したもの、cはこのドープトアモルファスシリコンを660℃の窒素雰囲気中で90秒熱処理したもの、dはこのドープトアモルファスシリコンを680℃の窒素雰囲気中で90秒熱処理したものを示す。
図8は波長と減衰定数との関係を示す曲線であり、横軸を波長、縦軸を減衰定数としたものである。図中aはドープトアモルファスシリコン、bはこのドープトアモルファスシリコンを640℃の窒素雰囲気中で90秒熱処理したもの、cはこのドープトアモルファスシリコンを660℃の窒素雰囲気中で90秒熱処理したもの、dはこのドープトアモルファスシリコンを680℃の窒素雰囲気中で90秒熱処理したものを示す。
図9は横軸を熱処理温度、縦軸を屈折率としたもの、図10は横軸を熱処理温度、縦軸を減衰定数としたものである。図7乃至図10から熱処理温度は600℃以上とするのが望ましいことがわかる。
2 ゲート酸化膜
3 電極間絶縁膜
4a 第1層導電性膜
4b 第2層導電性膜
5 絶縁膜
R1 第1のレジストマスク
R2 第2のレジストマスク
Claims (7)
- 半導体基板表面を構成する第1の導電型の半導体層の表面に、ゲート酸化膜および、第1層導電性膜のパターンを順次形成する工程と、
前記第1層導電性膜のパターンの側壁を覆うように側壁絶縁膜を形成する工程と、
この上層にアモルファスシリコン層を含む第2層導電性膜を形成する工程と、
前記第1層導電性膜のパターンが露呈するまで、前記第2層導電性膜を化学的機械研磨法(CMP)によりエッチングし、側壁絶縁膜で覆われた第1層導電性膜のパターン間に第2層導電性膜が配置された、単層構造の電荷転送電極を形成する工程と、
を含む固体撮像素子の製造方法において、
前記エッチングに先立ち、前記アモルファスシリコン層をアニ−ルし多結晶シリコン層を形成する工程を含む固体撮像素子の製造方法。 - 前記アモルファスシリコン層を形成する工程は、ドーパントを供給しつつ成膜する工程を含む請求項1に記載の固体撮像素子の製造方法。
- 前記アニ−ルする工程は、600℃以上に加熱する工程を含む請求項1または2に記載の固体撮像素子の製造方法。
- 前記第1層導電性膜のパターンを形成する工程は、
前記ゲート酸化膜上に、第1層導電性膜を形成する工程と、
この上層に前記第2層導電性膜に対してエッチング選択性を有する材料からなるエッチングストッパ層を形成する工程と、
フォトリソグラフィにより前記第1層導電性膜および前記エッチングストッパ層とをパターニングし、ゲート酸化膜上に前記第1層導電性膜と前記エッチングストッパ層との2層構造パターンを形成する工程を含む請求項1乃至3のいずれかに記載の固体撮像素子の製造方法。 - 前記側壁絶縁膜を形成する工程は、前記2層構造パターンを覆うように、基板表面全体に絶縁膜を形成する工程と、
前記2層構造パターンの側壁にのみ前記絶縁膜を残すように前記絶縁膜を垂直方向に、異方性エッチングする側壁絶縁膜形成工程とを含む請求項1乃至4のいずれかに記載の固体撮像素子の製造方法。 - 前記側壁絶縁膜を形成する工程は、前記第1層導電性膜上面を酸化防止膜で被覆し、表面酸化を行なう工程を含む請求項1乃至4のいずれかに記載の固体撮像素子の製造方法。
- 前記第2層導電性膜を形成する工程は、前記側壁絶縁膜の形成された第1層導電性膜の厚さを越えるまで、前記1層導電性膜全体を覆う第2層導電性膜を形成する工程と、
前記エッチングストッパが露呈するまで、前記第2層導電性膜をエッチングする工程と、
前記エッチングストッパを除去し、前記側壁絶縁膜を電極間絶縁膜として複数の領域に分離された導電性膜からなる電荷転送電極を形成する工程とを含む請求項6に記載の固体撮像素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003434315A JP2005191480A (ja) | 2003-12-26 | 2003-12-26 | 固体撮像素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003434315A JP2005191480A (ja) | 2003-12-26 | 2003-12-26 | 固体撮像素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005191480A true JP2005191480A (ja) | 2005-07-14 |
Family
ID=34791421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003434315A Pending JP2005191480A (ja) | 2003-12-26 | 2003-12-26 | 固体撮像素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005191480A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007189020A (ja) * | 2006-01-12 | 2007-07-26 | Fujifilm Corp | 固体撮像素子及び固体撮像素子の製造方法 |
JP2007250669A (ja) * | 2006-03-14 | 2007-09-27 | Nec Corp | 誘電体dbrミラーを有する面発光半導体レーザおよびその製造方法 |
KR100905595B1 (ko) | 2007-11-05 | 2009-07-02 | 주식회사 동부하이텍 | 이미지센서의 제조방법 |
JP2010021253A (ja) * | 2008-07-09 | 2010-01-28 | Renesas Technology Corp | 固体撮像素子の製造方法 |
CN115621116A (zh) * | 2022-10-10 | 2023-01-17 | 和舰芯片制造(苏州)股份有限公司 | 一种用于Splitgate的多晶硅膜层制作方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6213066A (ja) * | 1985-07-10 | 1987-01-21 | Matsushita Electric Ind Co Ltd | 光電変換装置 |
JPH02332A (ja) * | 1987-11-17 | 1990-01-05 | Mitsubishi Electric Corp | 電荷転送素子の製造方法 |
JPH06140441A (ja) * | 1992-03-30 | 1994-05-20 | Nec Corp | 電荷転送素子の製造方法 |
JP2002231608A (ja) * | 2001-02-02 | 2002-08-16 | Hitachi Ltd | 半導体装置の製造方法 |
JP2003060201A (ja) * | 2001-08-13 | 2003-02-28 | Hitachi Ltd | 半導体装置の製造方法 |
JP2003158256A (ja) * | 2001-11-22 | 2003-05-30 | Sony Corp | 固体撮像素子およびその製造方法 |
JP2003332558A (ja) * | 2002-05-09 | 2003-11-21 | Fuji Film Microdevices Co Ltd | 固体撮像素子およびその製造方法 |
-
2003
- 2003-12-26 JP JP2003434315A patent/JP2005191480A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6213066A (ja) * | 1985-07-10 | 1987-01-21 | Matsushita Electric Ind Co Ltd | 光電変換装置 |
JPH02332A (ja) * | 1987-11-17 | 1990-01-05 | Mitsubishi Electric Corp | 電荷転送素子の製造方法 |
JPH06140441A (ja) * | 1992-03-30 | 1994-05-20 | Nec Corp | 電荷転送素子の製造方法 |
JP2002231608A (ja) * | 2001-02-02 | 2002-08-16 | Hitachi Ltd | 半導体装置の製造方法 |
JP2003060201A (ja) * | 2001-08-13 | 2003-02-28 | Hitachi Ltd | 半導体装置の製造方法 |
JP2003158256A (ja) * | 2001-11-22 | 2003-05-30 | Sony Corp | 固体撮像素子およびその製造方法 |
JP2003332558A (ja) * | 2002-05-09 | 2003-11-21 | Fuji Film Microdevices Co Ltd | 固体撮像素子およびその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007189020A (ja) * | 2006-01-12 | 2007-07-26 | Fujifilm Corp | 固体撮像素子及び固体撮像素子の製造方法 |
JP2007250669A (ja) * | 2006-03-14 | 2007-09-27 | Nec Corp | 誘電体dbrミラーを有する面発光半導体レーザおよびその製造方法 |
KR100905595B1 (ko) | 2007-11-05 | 2009-07-02 | 주식회사 동부하이텍 | 이미지센서의 제조방법 |
JP2010021253A (ja) * | 2008-07-09 | 2010-01-28 | Renesas Technology Corp | 固体撮像素子の製造方法 |
CN115621116A (zh) * | 2022-10-10 | 2023-01-17 | 和舰芯片制造(苏州)股份有限公司 | 一种用于Splitgate的多晶硅膜层制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200066770A1 (en) | Extra doped region for back-side deep trench isolation | |
TWI520319B (zh) | 半導體裝置及其製造方法 | |
US7233037B2 (en) | Solid state imaging device and method of manufacturing the same | |
US8710563B2 (en) | Image sensor and method for fabricating the same | |
US7544530B2 (en) | CMOS image sensor and manufacturing method thereof | |
US20070034981A1 (en) | Solid-state imaging device and method for producing the same | |
US10868055B2 (en) | Image sensor and method for forming the same | |
CN114725147B (zh) | 一种图像传感器及其制造方法 | |
CN107046044B (zh) | 一种图像传感器像素单元及其制造方法 | |
JP2005191480A (ja) | 固体撮像素子の製造方法 | |
JP2006351759A (ja) | 固体撮像素子およびその製造方法 | |
JP2006222379A (ja) | 半導体装置およびその製造方法 | |
JP2006351787A (ja) | 固体撮像素子およびその製造方法 | |
JP5019934B2 (ja) | 固体撮像素子の製造方法 | |
JP4406558B2 (ja) | 固体撮像素子 | |
JP2005209714A (ja) | 固体撮像素子およびその製造方法 | |
JP4443894B2 (ja) | 固体撮像素子の製造方法 | |
US20050051816A1 (en) | Semiconductor light receiving device and manufacturing method for the same | |
JP4700928B2 (ja) | 固体撮像素子の製造方法 | |
JP4705791B2 (ja) | 固体撮像素子の製造方法 | |
JP2006041484A (ja) | 固体撮像素子およびその製造方法 | |
JP2006278690A (ja) | 固体撮像素子の製造方法および固体撮像素子 | |
JP2009060026A (ja) | 固体撮像素子の製造方法 | |
JP2009043864A (ja) | 電荷結合素子の製造方法及び固体撮像装置 | |
JP2005286316A (ja) | 固体撮像装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060424 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060621 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060905 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061124 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071108 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071115 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100608 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100914 |