JP2006351759A - 固体撮像素子およびその製造方法 - Google Patents
固体撮像素子およびその製造方法 Download PDFInfo
- Publication number
- JP2006351759A JP2006351759A JP2005174836A JP2005174836A JP2006351759A JP 2006351759 A JP2006351759 A JP 2006351759A JP 2005174836 A JP2005174836 A JP 2005174836A JP 2005174836 A JP2005174836 A JP 2005174836A JP 2006351759 A JP2006351759 A JP 2006351759A
- Authority
- JP
- Japan
- Prior art keywords
- solid
- film
- imaging device
- state imaging
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】高度の微細化に際しても高精度で信頼性の高い固体撮像素子を提供する。
【解決手段】光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部とを具備した固体撮像素子において、ゲート酸化膜が、低温プラズマによるラジカル酸化膜と、CVD膜との2層膜構造で構成されたことを特徴とする。
【選択図】図1
【解決手段】光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部とを具備した固体撮像素子において、ゲート酸化膜が、低温プラズマによるラジカル酸化膜と、CVD膜との2層膜構造で構成されたことを特徴とする。
【選択図】図1
Description
本発明は、固体撮像素子およびその製造方法にかかり、特に微細化に耐えうるゲート酸化膜構造の固体撮像素子の製造方法に関する。
エリアセンサ等に用いられるCCDを用いた固体撮像素子は、フォトダイオードなどの光電変換部と、この光電変換部からの信号電荷を転送するための電荷転送電極を備えた電荷転送部とを有する。電荷転送電極は、半導体基板に形成された電荷転送路上に複数個隣接して配置され、順次駆動される。
近年、固体撮像素子においては、高解像度化、高感度化への要求は高まる一方であり、ギガピクセル以上まで撮像画素数の増加が進んでいる。このような状況の中で、チップサイズを大型化することなく高解像度を得るためには、単位画素あたりの面積を縮小し、高集積化を図る必要がある。
一方、光電変換部を構成するフォトダイオードの面積を小さくすると感度が低下するため、フォトダイオード領域の面積は確保しなければならない。そこで、電荷転送部および周辺回路部の配線の微細化をはかり、配線の面積比率を低減することにより、フォトダイオード領域の占有面積を確保しつつチップの微細化をはかるべく種々の研究がなされている。
このような状況の中で固体撮像素子はMOSFETなどの論理デバイスに比べて高電圧がかかるため、ゲート酸化膜は高耐圧である必要がある。このため、酸化シリコン膜で窒化シリコン膜をはさんだONO膜が用いられることが多い(特許文献1)。しかしながらONO膜を形成するには膜厚を大きくする必要があり、熱酸化膜を形成するには長時間の高温熱処理が必要となる。しかもCCDにおいてはMOSFETの場合と異なり、転送チャネルなどの不純物領域を形成した後に、ゲート酸化膜を形成するため、成膜中に高温下にさらされると拡散長の伸びが生じ、素子特性のばらつきが生じるという問題がある。
すなわち、このようなONO構造のゲート酸化膜を形成しようとすると、高温下での酸化が必要となる。通常、十分な絶縁性を確保するためには900℃から950℃での熱処理を行う必要がある。
しかしながら、固体撮像素子(CCD)においては、基板内へのウェルの形成、ストッパ層の形成、pn接合の形成など種々の不純物の導入工程による機能層の形成を行った後に、ゲート酸化膜の形成はなされるため、通常の熱処理では、不純物拡散を抑制することができず、拡散長の伸びによる素子特性のばらつきにより、所望の特性を得ることができないという問題があった。また、CVD法による絶縁膜の形成のみでは、高耐圧を得ることができず、また膜厚の低減をはかることができないという問題があった。
例えば、電荷転送電極として多結晶シリコンあるいはアモルファスシリコン膜を用い、第1層配線を形成した後に、この第1層配線のパターン表面を酸化し、第2層目の転送電極となる多結晶シリコンあるいはアモルファスシリコン膜を堆積し、レジストを塗布し、レジストエッチバック法により全面エッチングを行うことにより電極の単層化を実施している。
このため、上述したような方法では、微細化あるいはさらなる感度の向上に対応するのは困難であるという問題があった。
このように、固体撮像素子の場合、基板内に不純物領域を形成した後に電荷転送部を形成するため、ゲート酸化膜の形成工程における拡散長の伸びが素子特性のばらつきの大きな原因となるという問題がある。特に熱酸化によるゲート酸化膜の形成を伴う工程において、特性劣化が深刻な問題となっている。
このように、固体撮像素子の場合、基板内に不純物領域を形成した後に電荷転送部を形成するため、ゲート酸化膜の形成工程における拡散長の伸びが素子特性のばらつきの大きな原因となるという問題がある。特に熱酸化によるゲート酸化膜の形成を伴う工程において、特性劣化が深刻な問題となっている。
このように、従来の固体撮像素子では、微細化に伴い、ONO構造のゲート酸化膜の形成における熱による素子特性の劣化が深刻な問題となっていた。
本発明は前記実情に鑑みてなされたもので、高度の微細化に際しても高精度で信頼性の高い固体撮像素子を提供することを目的とする。
また、本発明は、高度の微細化に際しても高精度で信頼性の高い固体撮像素子を形成することを目的とする。
さらに、本発明は、単層電極構造の電荷転送電極を形成するに際し、電極パターンの微細化、薄膜化に際しても、高耐圧で信頼性の高い電荷転送電極を形成することにより電荷転送効率の改善を図ることを目的とする。
また、本発明は、高度の微細化に際しても高精度で信頼性の高い固体撮像素子を形成することを目的とする。
さらに、本発明は、単層電極構造の電荷転送電極を形成するに際し、電極パターンの微細化、薄膜化に際しても、高耐圧で信頼性の高い電荷転送電極を形成することにより電荷転送効率の改善を図ることを目的とする。
そこで本発明の固体撮像素子は、光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部とを具備した固体撮像素子において、絶縁膜の少なくともひとつが、低温プラズマによるラジカル酸化膜と、CVD膜との2層膜構造で構成されたことを特徴とする。
この構成によれば、高密度の低温プラズマによるラジカル酸化によって絶縁膜を形成しているため、従来のように900から950℃の高温下にさらすことなく、緻密で高品質の酸化膜を形成することができるため、この上層にCVD膜を形成しても、絶縁耐性の高い高品質の絶縁膜を得ることができる。このようにして低温下での形成が可能であるため、下地の不純物領域の拡散長の伸びを生じることなく、信頼性の高い膜形成を行うことが可能となる。
また、本発明の固体撮像素子は、前記電荷転送電極が、第1の電極と、前記第1の電極の側壁を覆う電極間絶縁膜を介して形成される第2の電極との単層電極構造を有し、前記電極間絶縁膜が、低温プラズマによるラジカル酸化膜と、CVD膜との2層膜構造で構成されたものを含む。
この構成によれば、上記効果に加え、微細化に伴い、電極間ギャップを小さくしても緻密で高品質の絶縁膜を形成することができるため、微細化が可能となる。
また、本発明の固体撮像素子は、前記電荷転送電極の下層に形成されるゲート酸化膜が、低温プラズマによるラジカル酸化膜と、CVD膜との2層膜構造で構成されたものを含む。
この構成によれば、下地の不純物領域の拡散長の伸びを生じることなく、ゲート酸化膜の高耐圧化をはかるとともに、信頼性の高い高品質膜を形成することができる。
また、本発明の固体撮像素子は、前記光電変換部上に、光導波路構造を備え、前記光導波路の周縁部が低温プラズマによるラジカル酸化膜と、CVD膜との2層膜構造で構成されたものを含む。
この構成によれば、光導波路構造を形成するための厚い層間絶縁膜の形成が、下地の不純物領域の拡散長の伸びを生じることなく、可能となり、特性の優れた固体撮像素子を提供することができる。
また本発明の固体撮像素子は、前記層間絶縁膜が、低温プラズマによるラジカル酸化膜と、CVD膜との2層膜構造で構成されたものを含む。
この構成によれば、層間絶縁膜の形成が、下地の不純物領域の拡散長の伸びを生じることなく、緻密で優れた膜質を得ることが可能となるため、層間絶縁膜の膜厚を低減することができる。
また本発明の固体撮像素子は、前記CVD膜は窒化シリコン膜であるものを含む。
この構成によれば、酸化シリコンと窒化シリコンとの2層膜となるためより高耐圧で信頼性の高い絶縁膜を得ることが可能となるため、絶縁膜の合計膜厚を低減することができる。
また本発明の固体撮像素子は、前記フィールド酸化膜が、トレンチを形成した後選択酸化(LOCOS)によって形成されたリセスLOCOS膜であるものを含む。
この構成によれば、表面の平坦化をはかることができ、より薄型化および微細化が可能となる。
また本発明の固体撮像素子は、前記フィールド酸化膜が、シャロウトレンチ(STI)構造をなす膜であるものを含む。
この構成によれば、表面の平坦化をはかることができ、より薄型化および微細化が可能となる。
また本発明の方法は、光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部とを具備した固体撮像素子の製造方法において、半導体基板表面に、光電変換部および電荷転送チャネルを形成する工程と、前記半導体基板表面に、ゲート酸化膜を形成する工程と、前記ゲート酸化膜が形成された半導体基板表面に、電荷転送電極を形成する工程と、前記電荷転送電極上に、層間絶縁膜を形成する工程とを含み、前記ゲート酸化膜が、低温プラズマによるラジカル酸化膜の形成工程と、CVD工程との2工程で構成されるものを含む。
この構成によれば、高密度の低温プラズマによるラジカル酸化によって絶縁膜を形成しているため、従来のように900から950℃の高温下にさらすことなく、緻密で高品質の酸化膜を形成することができるため、低温下での形成が可能であるため、下地の不純物領域の拡散長の伸びを生じることなく、信頼性の高い膜形成を行うことが可能となる。ラジカル酸化膜の上層にCVD膜を形成しても、絶縁耐性の高い高品質の絶縁膜を得ることができる。
また本発明の方法は、前記ゲート酸化膜が、低温プラズマによるラジカル酸化膜の形成工程と、CVD法により窒化シリコン膜を形成する工程と、酸窒化シリコン膜を形成する工程との3工程で形成されるものを含む。
この構成によれば、結晶方位依存性のないゲート酸化膜の形成が可能となり、ラジカル酸化膜上に窒化シリコンおよび酸窒化シリコン膜を形成しているため、高耐圧で信頼性の高いものとなる。
この構成によれば、結晶方位依存性のないゲート酸化膜の形成が可能となり、ラジカル酸化膜上に窒化シリコンおよび酸窒化シリコン膜を形成しているため、高耐圧で信頼性の高いものとなる。
また本発明の方法は、電荷転送電極の形成工程が、第1の電極を構成する第1層導電性膜のパターンを形成する工程と、前記第1の電極の少なくとも側壁に電極間絶縁膜となる絶縁膜を形成する工程と、前記第1の電極および前記電極間絶縁膜の形成された前記半導体基板表面に第2の電極を構成する第2層導電性膜を形成する工程と、少なくとも前記第1の電極上の前記第2層導電性膜を除去し、前記第2の導電性膜の形成された前記半導体基板表面を平坦化する工程とを含む。
この構成によれば、多数の絶縁膜形成工程を含むが、この少なくともひとつを低温プラズマによるラジカル酸化膜を形成する工程とCVD工程とを含み、2層構造膜を形成すれば、下地基板に形成された不純物領域の拡散長の伸びを生じることなく形成可能である。
特に電極間絶縁膜の形成に際し、低温プラズマによるラジカル酸化を用い、層間酸化を行うことで結晶方位依存性のない酸化が可能となり、通常の熱酸化にみられるような電荷転送電極幅のばらつきを低減することができる。
特に電極間絶縁膜の形成に際し、低温プラズマによるラジカル酸化を用い、層間酸化を行うことで結晶方位依存性のない酸化が可能となり、通常の熱酸化にみられるような電荷転送電極幅のばらつきを低減することができる。
また、本発明の方法は、前記光電変換部上に、光導波路構造を備え、前記光導波路の形成工程が、前記光導波路の周縁部が低温プラズマによるラジカル酸化膜と、CVD工程との2工程で構成される絶縁膜を形成する工程と、光電変換部上に開口を形成する工程と、さらに前記開口に高屈折率材料を充填する工程とを含むものを含む。
また、本発明の方法は、前記層間絶縁膜の形成工程が、低温プラズマによるラジカル酸化工程と、CVD工程とを含み、2層膜構造を構成したものを含む。
この構成によれば、緻密で高品質の絶縁膜を形成することが可能となる。
また本発明の方法は、前記CVD工程は窒化シリコン膜を形成する工程であるものを含む。
この構成によれば、緻密で高品質の絶縁膜を形成することが可能となる。
また、本発明の方法は、前記光電変換部および電荷転送部の形成に先立ち、リセスLOCOS法により形成しトレンチを形成した後、選択酸化(LOCOS)によりフィールド酸化膜を形成する工程を含むものを含む。
この構成によれば、表面の平坦化をはかることができ、高精度のパターン形成が可能となる。
また、本発明の方法は、半導体基板表面にフィールド酸化膜を形成した後、前記電荷転送電極を形成するに先立ち、前記半導体基板表面全体を平坦化する工程を含むものを含む。
この構成によれば、表面の平坦化をはかることができ、高精度のパターン形成が可能となる。
また、本発明の方法は、前記光電変換部および電荷転送部の形成に先立ち、シャロウトレンチ(STI)構造をなす膜を形成する工程を含むものを含む。
この構成によれば、前記光電変換部の有効撮像領域を囲むように、周辺回路部および前記電荷転送部に設けられたフィールド酸化膜の表面レベルが、前記光電変換部の表面レベルと同程度であるため、素子領域の形成に際し、基板表面全体が平坦であることになり、フォトリソグラフィによるパターン精度が大幅に向上する。
また、表面レベルが平坦であるため、電荷転送電極を単層化する際に生じる導電性膜、特に第2層導電性膜の膜減りを防止することができる。したがって、均一な膜厚の電荷転送電極および周辺回路を形成することができるため、素子特性のばらつきを防止し、信頼性の高い固体撮像素子を形成することが可能となる。ここで有効撮像領域とは、光電変換部と電荷転送部とを含むものとする。
なお、第2層導電性膜のCMP(化学的機械研磨)工程やエッチバック工程などの平坦化工程に際して光電変換部の表面レベルと、電荷転送電極を形成する電荷転送部および周辺回路部のゲート酸化膜の上面レベル表面とが同程度とするのが望ましく、少なくとも光電変換部の形成された領域の基板の表面レベルと、フィールド絶縁膜の表面レベルとが同程度であればよい。
また、本発明の固体撮像素子の製造方法は、前記半導体基板表面を平坦化する工程は、前記半導体基板表面にスピンコート法によりレジストを塗布する工程と、レジストエッチバック法により、平坦化する工程とを含むものを含む。
また、本発明の固体撮像素子の製造方法は、前記半導体基板表面を平坦化する工程は、CMP(化学的機械研磨)法により前記半導体基板表面を平坦化する工程とを含むものを含む。
上記構成によれば、ONO膜構造あるいはNO膜構造のゲート酸化膜の形成に低温プラズマによるラジカル酸化を用いることで、下地基板に注入されている不純物の拡散を防止し高品質の固体撮像素子を提供することができる。
ゲート酸化膜の形成に際し、低温プラズマによるラジカル酸化を用い、層間酸化を行うことで結晶方位依存性のない酸化が可能となり、通常の熱酸化にみられるような膜厚や膜質のばらつきを低減することができる。
ゲート酸化膜の形成に際し、低温プラズマによるラジカル酸化を用い、層間酸化を行うことで結晶方位依存性のない酸化が可能となり、通常の熱酸化にみられるような膜厚や膜質のばらつきを低減することができる。
以下本発明の実施の形態について図面を参照しつ説明する。
(第1の実施の形態)
(第1の実施の形態)
本実施の形態の固体撮像素子は、図1および図2(図1は図2のA−A断面を示す図)に示すように、光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部とを具備した固体撮像素子において、ONO構造のゲート酸化膜2を、低温プラズマによるラジカル酸化で形成された酸化シリコン膜2aと、この上層に形成されたCVD膜である窒化シリコン膜2bと、低温プラズマによるラジカル酸化で形成された酸窒化シリコン膜2cとの3層構造体で形成されたことを特徴とするものである。
なお、図1および2に示すように、シリコン基板1には、光電変換部を構成する複数のフォトダイオード領域30が形成され、フォトダイオードで検出した信号電荷を転送するための電荷転送部40が、フォトダイオード領域30の間に形成される。
絶縁膜以外の部分については、通例の固体撮像素子と同様に形成されている。
絶縁膜以外の部分については、通例の固体撮像素子と同様に形成されている。
なお、有効撮像領域(受光領域)Aを囲むように枠状に形成されたフィールド酸化膜100が、リセスロコス(Recess LOCOS)法によってトレンチT内に形成され、フォトセンサを備えた光電変換部と電荷転送部の表面レベルとフィールド酸化膜100の表面レベルとが同一となるように形成されている(図3参照)。
ここで有効撮像領域は、光電変換部と垂直転送路(電荷転送部の一部)を含む受光領域と水平転送路(電荷転送部の一部)とで構成されており、その外側に周辺回路としての出力回路を含む非撮像領域(周辺部)Bが形成されている。
また、シリコン基板1の非撮像領域および電荷転送部の素子分離領域に形成された、深さ40nm程度のトレンチT内に選択酸化による厚さ400nmのフィールド酸化膜100としての酸化シリコン膜が形成されている。このフィールド酸化膜100上には、信号電荷を水平方向に転送する水平転送レジスタや信号処理回路および配線が形成されている。
すなわち、図1および図2に固体撮像素子チップの断面概要図および平面図(図1は図2のA−A断面図)を示すように、シリコン基板1内には、フィールド酸化膜100(図3参照)で囲まれた有効撮像領域(受光領域)内にフォトダイオードを備えた光電変換部および電荷転送部が形成され、その上層は絶縁膜で被覆されている。
シリコン基板1内には、光電変換部(31,32)、電荷転送チャネル35、チャネルストップ領域34、電荷読み出し領域33が形成され、シリコン基板1表面には、ゲート酸化膜2が形成される。ゲート酸化膜2表面には、酸化シリコン膜からなる電極間絶縁膜5と電荷転送電極3(ドープトアモルファスシリコン膜)が形成される。
そしてフィールド酸化膜100上には配線が形成され、更にその上層は平坦化膜を含む中間層として光導波路構造をなす絶縁膜16が形成され、さらにその上層にカラーフィルタ50、マイクロレンズ60からなる光学系が設けられている。
かかる構成によれば、緻密で高品質のゲート酸化膜を低温下で形成することができるため、拡散長の伸びを防止し信頼性の高い固体撮像素子の形成が可能となる。また図1および図2に示すように、平坦な表面にパターンが形成されているため極めて高精度のパターン形成が可能となり、極めて微細な電荷転送部の形成が可能となる。また周辺回路部を含む配線も微細化が可能となる。
次に、本実施の形態の固体撮像素子の製造工程について図3乃至図8を参照しつつ説明する。
まず、図3(a)に示すように、n型のシリコン基板1を用意する。
そして、バッファ用の酸化シリコン膜M1および窒化シリコン膜M2を形成しフォトリソグラフィによりこれらをパターニングし、2層構造のマスクパターンを形成する。
次いで図3(b)に示すように、このマスクパターンをマスクとして基板表面をエッチング除去し、表面にトレンチTを形成する。
そして、バッファ用の酸化シリコン膜M1および窒化シリコン膜M2を形成しフォトリソグラフィによりこれらをパターニングし、2層構造のマスクパターンを形成する。
次いで図3(b)に示すように、このマスクパターンをマスクとして基板表面をエッチング除去し、表面にトレンチTを形成する。
この状態で、1000℃の酸化性雰囲気中で加熱し、図3(c)に示すように、膜厚400nm程度の酸化シリコン膜からなるフィールド酸化膜100を形成する。
そして図3(d)に示すように、この窒化シリコン膜M2を熱燐酸により除去する。
こののち、図3(e)に示すように、CMPにより平坦化をはかり、段差のない平坦な表面を持つフィールド酸化膜100を形成する。このとき酸化シリコン膜M1も除去される。
こののち、図3(e)に示すように、CMPにより平坦化をはかり、段差のない平坦な表面を持つフィールド酸化膜100を形成する。このとき酸化シリコン膜M1も除去される。
電荷転送電極によって転送される信号電荷が移動する電荷転送チャネル35は、図2では図示していないが、電荷転送部が延在する方向と交差する方向に、形成される。
また、図2では、いわゆるハニカム構造の固体撮像素子を示しているが、正方格子型の固体撮像素子にも適用可能であることはいうまでもない。
また、図2では、いわゆるハニカム構造の固体撮像素子を示しているが、正方格子型の固体撮像素子にも適用可能であることはいうまでもない。
次にこのようにしてフィールド酸化膜の形成されたシリコン基板表面に固体撮像素子を形成する工程について図4乃至図8を参照しつつ詳細に説明する。
まず、電荷転送チャネル35、チャネルストップ領域34、電荷読み出し領域33が形成された、不純物濃度1.0×1016cm−3程度のn型のシリコン基板1表面に、低温プラズマによるラジカル酸化による酸化膜厚25〜35nmの酸化シリコン膜2aと、CVD法による膜厚50nmの窒化シリコン膜2bと、低温プラズマによるラジカル酸化による膜厚8〜10nmの酸窒化シリコン膜2cを形成し、3層構造のゲート酸化膜2を形成する。
まず、電荷転送チャネル35、チャネルストップ領域34、電荷読み出し領域33が形成された、不純物濃度1.0×1016cm−3程度のn型のシリコン基板1表面に、低温プラズマによるラジカル酸化による酸化膜厚25〜35nmの酸化シリコン膜2aと、CVD法による膜厚50nmの窒化シリコン膜2bと、低温プラズマによるラジカル酸化による膜厚8〜10nmの酸窒化シリコン膜2cを形成し、3層構造のゲート酸化膜2を形成する。
続いて、このゲート酸化膜2上に、PH3とN2とを添加したSiH4を反応性ガスとして用いた減圧CVD法により、膜厚0.25μmのリンドープの第1層ドープトアモルファスシリコン膜3aを形成する。このときの基板温度は600〜700℃とする。
続いてこの後、レジストを塗布しフォトリソグラフィによりレジストパターンR1を形成し(図4(a))、このレジストパターンR1をマスクとして、HBrとO2との混合ガスを用いた反応性イオンエッチングにより、ゲート酸化膜2の窒化シリコン膜2bをエッチングストッパとして第1層ドープトアモルファスシリコン膜3aを選択的にエッチング除去し、第1の電極および周辺回路の配線を形成する(図4(b))。ここではECR(電子サイクロトロン共鳴:Electron Cyclotron Resonance)方式あるいはICP(誘導結合Inductively Coupled Plasma)方式などのエッチング装置を用いるのが望ましい。
そして窒化シリコン膜2bおよび酸化シリコン膜2aを除去した後レジストパターンR1をアッシングにより除去し(図4(c))さらに低温プラズマによるラジカル酸化による酸化膜厚25〜35nmの酸化シリコン膜と、CVD法による膜厚50nmの窒化シリコン膜と、低温プラズマによるラジカル酸化による膜厚8〜10nmの酸窒化シリコン膜を形成し、電極間絶縁膜4とする(図5(a))。
そして窒化シリコン膜2bおよび酸化シリコン膜2aを除去した後レジストパターンR1をアッシングにより除去し(図4(c))さらに低温プラズマによるラジカル酸化による酸化膜厚25〜35nmの酸化シリコン膜と、CVD法による膜厚50nmの窒化シリコン膜と、低温プラズマによるラジカル酸化による膜厚8〜10nmの酸窒化シリコン膜を形成し、電極間絶縁膜4とする(図5(a))。
そして、SiH4ガスにPH3とN2とを添加した反応性ガスを用いた減圧CVD法により第2層導電性膜として膜厚0.4〜0.7μmの第2層ドープトアモルファスシリコン膜3bを形成する。このとき第2層ドープトアモルファスシリコン膜3bの膜厚は第1層ドープトアモルファスシリコン膜3aおよびその上層の酸化シリコン膜4aおよび窒化シリコン膜4bの膜厚の合計膜厚と同程度かそれよりも厚くなるように形成する必要がある。
そして、第2層ドープトアモルファスシリコン膜3bの形成された表面にレジストを塗布し、表面レベルが完全に平坦となるようにする。ここでレジストとしては、OFPR800を使用し膜厚700〜800nm塗布する。
続いて、図5(b)に示すように、レジストと第2層ドープトアモルファスシリコン膜3bのエッチング速度がほぼ同一となる条件で、全面エッチングを行い、第2層ドープトアモルファスシリコン膜3bの平坦化を行う。
この後、図5(c)に示すように、周辺回路形成のためのレジストパターンR2を形成し、このレジストパターンR2をマスクとして、フォトダイオード領域30上の第2層ドープトアモルファスシリコン膜3bをエッチング除去する。
そして、アッシングによりレジスト除去を行なうことにより、固体撮像素子形成部および周辺回路部の一部を覆うように第2層ドープトアモルファスシリコン膜3bが形成される。
そして、アッシングによりレジスト除去を行なうことにより、固体撮像素子形成部および周辺回路部の一部を覆うように第2層ドープトアモルファスシリコン膜3bが形成される。
この後、さらに低温プラズマによるラジカル酸化による酸化膜厚25〜35nmの酸化シリコン膜と、CVD法による膜厚40nmの窒化シリコン膜と、低温プラズマによるラジカル酸化による膜厚8〜10nmの酸窒化シリコン膜を形成し、イオン注入によりフォトダイオード領域(図示せず)を形成する(図6(a))。そしてフラッシュランプでアニールした後、水素供給経路形成用のレジストパターンR2を形成する(図6(b))。そしてエッチングにより水素供給経路を形成する(図6(c))。
さらに、低温プラズマによるラジカル酸化による酸化シリコン膜11を形成し(図7(a))、さらに高温CVD法による成膜を行い耐圧確保のための層間絶縁膜として膜厚50〜75nmの酸化シリコン膜、およびCVD法により密着性層としてのTiN層12、遮光膜としてのW層13を順次形成する。
次に、レジストを塗布すると共にフォトリソグラフィを行い、遮光膜13をパターニングするためのレジストパターンR3を形成する(図7(b))。そしてこのレジストパターンをマスクとしてW層13をエッチングし、遮光膜の酸化防止用の酸化シリコン膜(図示せず)を形成する(図8(a))。
そしてこの上層に、膜厚700nmのBPSG膜10を形成し、850℃でリフローし平坦化する(図8(b))。ここでBPSG膜10に代えて低温プラズマによるラジカル酸化により酸化シリコン膜を形成しても良い。そして導波路を形成するためにフォトダイオード部に開口を形成し、CVD法により窒化シリコン膜16を形成し光導波路を形成する。そしてP−SiNからなる絶縁膜(パッシベーション膜:図示せず)、透明樹脂膜からなる平坦化層20を形成する。
この後、層内レンズ21、平坦化層22、カラーフィルタ50、平坦化層70、マイクロレンズ60などを形成して、図1および図2に示すような固体撮像素子を得る。なお図2では主要部のみを示し、光学系などは省略した。
この方法によれば、ONO構造のゲート酸化膜を低温プラズマによるラジカル酸化による酸化シリコン膜とCVD法による酸化シリコン膜の2層膜によって形成しているため低温形成が可能で、下地の拡散長の伸びを招くことなく、高精度で高耐圧の酸化シリコン膜を形成することができ、信頼性の高い固体撮像素子を形成することが可能となる。
完全に平坦化され段差0の基板表面に光電変換部、電荷転送部および周辺回路部を形成しているため、平坦化のための膜を薄くすることができるとともに、低温プラズマによるラジカル酸化によって形成しているため膜質が良好で薄くても十分に大きな耐圧を維持することができるため、高精度のパターン形成を実現することができ、機能的にも信頼性の高い動作特性を得ることができる。
なお前記実施の形態では、ゲート酸化膜、電極間絶縁膜、層間絶縁膜、導波路を囲む平坦化膜などすべてを低温プラズマによるラジカル酸化膜とCVD膜との2層膜で構成したが、いずれかひとつでも有効であることはいうまでもない。いずれかを必要度に応じて適宜選択して使用すればよい。
さらにまた前記実施の形態では光導波路構造となるように形成したが、必ずしも光導波路構造を構成しなくても良いことはいうまでもない。
さらにまた前記実施の形態では光導波路構造となるように形成したが、必ずしも光導波路構造を構成しなくても良いことはいうまでもない。
また、必要に応じて、基板周縁部など、電極配線のパターン密度が小さいところなど、特にスピン塗布によりレジストを塗布する際にレジストの表面レベルが低くなることがないように、ダミーパターンを形成してもよい。
このようにして微細でかつ、特性のばらつきがなく、信頼性の高い固体撮像素子を形成することができる。なお熱酸化で形成する場合には950℃以上で数時間程度の熱処理が必要であり膜厚230nm程度必要であったのに対し、この方法によれば総膜厚85nm程度でよく、600℃以下で数分程度の熱処理でよく、拡散にほとんど影響を与えることなく形成可能である。
このようにして微細でかつ、特性のばらつきがなく、信頼性の高い固体撮像素子を形成することができる。なお熱酸化で形成する場合には950℃以上で数時間程度の熱処理が必要であり膜厚230nm程度必要であったのに対し、この方法によれば総膜厚85nm程度でよく、600℃以下で数分程度の熱処理でよく、拡散にほとんど影響を与えることなく形成可能である。
(第2の実施の形態)
前記第1の実施の形態では、ゲート酸化膜の形成に低温プラズマによるラジカル酸化で形成した酸化シリコン膜とCVD法による窒化シリコン膜と、ラジカル酸窒化シリコン膜との積層構造で形成したが、低温プラズマによるラジカル酸化による酸化シリコン膜とCVD法による窒化シリコン膜の2層膜によって形成してもよい。
前記第1の実施の形態では、ゲート酸化膜の形成に低温プラズマによるラジカル酸化で形成した酸化シリコン膜とCVD法による窒化シリコン膜と、ラジカル酸窒化シリコン膜との積層構造で形成したが、低温プラズマによるラジカル酸化による酸化シリコン膜とCVD法による窒化シリコン膜の2層膜によって形成してもよい。
(第3の実施の形態)
前記第1の実施の形態では、LOCOS法でフィールド酸化膜を形成する例について説明したが、トレンチT内にCVD法により酸化シリコン膜を充填し、表面をCMP研磨することにより、平坦化したものも有効である。
この方法によればLOCOSの場合に比べてバーズビークもなく微細化が可能である。なお、熱歪によるクラックの発生の問題については、CVD成長時の条件の最適化により問題は解消可能である。
前記第1の実施の形態では、LOCOS法でフィールド酸化膜を形成する例について説明したが、トレンチT内にCVD法により酸化シリコン膜を充填し、表面をCMP研磨することにより、平坦化したものも有効である。
この方法によればLOCOSの場合に比べてバーズビークもなく微細化が可能である。なお、熱歪によるクラックの発生の問題については、CVD成長時の条件の最適化により問題は解消可能である。
この構成によれば、拡散長の伸びを生じることなく、膜質の良好な絶縁膜を得ることが可能となることから、小型化が可能であり、携帯電話やデジタルカメラなどの電子機器における固体撮像素子として有用である。
1 シリコン基板
2 ゲート酸化膜
3 (3a、3b)電荷転送電極(ドープトアモルファスシリコン層)
4 酸化シリコン膜
5 窒化シリコン膜
11 酸化シリコン膜
12 TiN層
13 W層
16 絶縁膜
50 カラーフィルタ
60 マイクロレンズ
70 平坦化層
100 フィールド酸化膜
A 有効撮像領域
B 非撮像領域
2 ゲート酸化膜
3 (3a、3b)電荷転送電極(ドープトアモルファスシリコン層)
4 酸化シリコン膜
5 窒化シリコン膜
11 酸化シリコン膜
12 TiN層
13 W層
16 絶縁膜
50 カラーフィルタ
60 マイクロレンズ
70 平坦化層
100 フィールド酸化膜
A 有効撮像領域
B 非撮像領域
Claims (18)
- 光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部とを具備した固体撮像素子において、
ゲート酸化膜が、酸化シリコン膜と窒化シリコン膜との2層膜で構成されており、前記酸化シリコン膜が、低温プラズマによるラジカル酸化膜で構成された固体撮像素子。 - 請求項1に記載の固体撮像素子であって、
前記ゲート酸化膜は、低温プラズマによるラジカル酸化膜からなる酸化シリコン膜と、窒化シリコン膜と、ラジカル酸窒化膜で構成された固体撮像素子。 - 請求項2に記載の固体撮像素子であって、
前記酸化シリコン膜は、低温プラズマによるラジカル酸化膜と、CVD酸化膜との2層膜で構成された固体撮像素子。 - 請求項1乃至3のいずれかに記載の固体撮像素子であって、
前記電荷転送電極が、第1の電極と、前記第1の電極の側壁を覆う電極間絶縁膜を介して形成される第2の電極との単層電極構造を有し、
前記電極間絶縁膜が、低温プラズマによるラジカル酸化膜と、CVD膜との2層膜構造で構成された固体撮像素子。 - 請求項1乃至4のいずれかに記載の固体撮像素子であって、
前記光電変換部上に、光導波路構造を備え、前記光導波路の周縁部が低温プラズマによるラジカル酸化膜と、CVD膜との2層膜構造で構成された固体撮像素子。 - 請求項1乃至5のいずれかに記載の固体撮像素子であって、
前記層間絶縁膜が、低温プラズマによるラジカル酸化膜と、CVD膜との2層膜構造で構成された固体撮像素子。 - 請求項2に記載の固体撮像素子であって、
前記CVD膜は窒化シリコン膜である固体撮像素子。 - 請求項1乃至7のいずれかに記載の固体撮像素子であって、
前記フィールド酸化膜が、トレンチを形成した後選択酸化(LOCOS)によって形成されたリセスLOCOS膜である固体撮像素子。 - 請求項1乃至7のいずれかに記載の固体撮像素子であって、
前記フィールド酸化膜が、シャロウトレンチ(STI)構造をなす膜である固体撮像素子。 - 光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部とを具備した固体撮像素子の製造方法において、
半導体基板表面に、電荷転送チャネルを形成する工程と、
前記半導体基板表面に、ゲート酸化膜を形成する工程と、
前記ゲート酸化膜が形成された半導体基板表面に、電荷転送電極を形成する工程と、
前記電荷転送電極上に、層間絶縁膜を形成する工程とを含み、
前記ゲート酸化膜が、低温プラズマによるラジカル酸化膜の形成工程と、窒化シリコン膜の形成工程との2工程で形成される固体撮像素子の製造方法。 - 請求項10に記載の固体撮像素子の製造方法であって、
前記ゲート酸化膜が、低温プラズマによるラジカル酸化膜の形成工程と、CVD法により窒化シリコン膜を形成する工程と、酸窒化シリコン膜を形成する工程との3工程で形成される固体撮像素子の製造方法。 - 請求項10記載の固体撮像素子の製造方法であって、
電荷転送電極の形成工程が、第1の電極を構成する第1層導電性膜のパターンを形成する工程と、
前記第1の電極の少なくとも側壁に電極間絶縁膜となる絶縁膜を形成する工程と、
前記第1の電極および前記電極間絶縁膜の形成された前記半導体基板表面に第2の電極を構成する第2層導電性膜を形成する工程とを含む固体撮像素子の製造方法。 - 請求項10に記載の固体撮像素子の製造方法であって、
前記光電変換部上に、光導波路構造を備え、
前記光導波路の形成工程が、前記光導波路の周縁部が低温プラズマによるラジカル酸化膜の形成工程と、CVD工程との2工程で構成される絶縁膜を形成する工程と、
光電変換部上に開口を形成する工程と、
前記開口に高屈折率材料を充填する工程とを含む固体撮像素子の製造方法。 - 請求項10に記載の固体撮像素子の製造方法であって、
前記層間絶縁膜の形成工程が、低温プラズマによるラジカル酸化膜の形成工程と、CVD工程とを含む固体撮像素子の製造方法。 - 請求項14に記載の固体撮像素子であって、
前記CVD工程は窒化シリコン膜を形成する工程である固体撮像素子の製造方法。
固体撮像素子。 - 請求項10乃至15のいずれかに記載の固体撮像素子の製造方法であって、
前記光電変換部および電荷転送部の形成に先立ち、リセスLOCOS法により、トレンチを形成した後、選択酸化してフィールド酸化膜を形成する工程を含む固体撮像素子の製造方法。 - 請求項16に記載の固体撮像素子の製造方法であって、
半導体基板表面にフィールド酸化膜を形成した後、前記電荷転送電極を形成するに先立ち、
前記半導体基板表面全体を平坦化する工程を含むことを特徴とする固体撮像素子の製造方法。 - 請求項10乃至15のいずれかに記載の固体撮像素子の製造方法であって、
前記光電変換部および電荷転送部の形成に先立ち、シャロウトレンチ(STI)構造をなす膜を形成する工程を含む固体撮像素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005174836A JP2006351759A (ja) | 2005-06-15 | 2005-06-15 | 固体撮像素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005174836A JP2006351759A (ja) | 2005-06-15 | 2005-06-15 | 固体撮像素子およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006351759A true JP2006351759A (ja) | 2006-12-28 |
Family
ID=37647298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005174836A Pending JP2006351759A (ja) | 2005-06-15 | 2005-06-15 | 固体撮像素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006351759A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012182432A (ja) * | 2011-02-09 | 2012-09-20 | Canon Inc | 光電変換装置および撮像システム |
JP2014090172A (ja) * | 2011-02-09 | 2014-05-15 | Canon Inc | 光電変換素子およびこれを用いた光電変換装置、撮像システム |
US9331114B2 (en) | 2012-09-11 | 2016-05-03 | Renesas Electronics Corporation | Image pickup device and method of manufacturing the same |
US9520440B2 (en) | 2014-06-19 | 2016-12-13 | Renesas Electronics Corporation | Imaging device and method of manufacturing the same |
-
2005
- 2005-06-15 JP JP2005174836A patent/JP2006351759A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012182432A (ja) * | 2011-02-09 | 2012-09-20 | Canon Inc | 光電変換装置および撮像システム |
JP2014090172A (ja) * | 2011-02-09 | 2014-05-15 | Canon Inc | 光電変換素子およびこれを用いた光電変換装置、撮像システム |
US9293493B2 (en) | 2011-02-09 | 2016-03-22 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and image sensing system |
US9331114B2 (en) | 2012-09-11 | 2016-05-03 | Renesas Electronics Corporation | Image pickup device and method of manufacturing the same |
US9520440B2 (en) | 2014-06-19 | 2016-12-13 | Renesas Electronics Corporation | Imaging device and method of manufacturing the same |
US10032821B2 (en) | 2014-06-19 | 2018-07-24 | Renesas Electronics Corporation | Imaging device and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7233037B2 (en) | Solid state imaging device and method of manufacturing the same | |
JP4486043B2 (ja) | Cmosイメージセンサー及びその製造方法 | |
CN1860613B (zh) | 固态图像拾取元件及其制造方法 | |
JP2016219792A (ja) | 固体撮像装置、固体撮像装置の製造方法、および撮像システム | |
JP2006351759A (ja) | 固体撮像素子およびその製造方法 | |
JP2006013460A (ja) | 固体撮像素子の製造方法および固体撮像素子 | |
US7382003B2 (en) | Solid-state image pick-up unit and method of manufacturing the same | |
JP2006351787A (ja) | 固体撮像素子およびその製造方法 | |
JP5019934B2 (ja) | 固体撮像素子の製造方法 | |
JP2005191480A (ja) | 固体撮像素子の製造方法 | |
JP2007188964A (ja) | 固体撮像素子およびその製造方法 | |
JP2006351788A (ja) | 固体撮像素子およびその製造方法 | |
JP4406558B2 (ja) | 固体撮像素子 | |
JP2006041484A (ja) | 固体撮像素子およびその製造方法 | |
JP2012253224A (ja) | 固体撮像装置およびその製造方法 | |
JP2007012677A (ja) | 固体撮像素子およびその製造方法 | |
JP2008288504A (ja) | 半導体装置及びその製造方法 | |
JP2004342912A (ja) | 固体撮像素子およびその製造方法 | |
JP2006253480A (ja) | 固体撮像素子およびその製造方法 | |
JP2005209714A (ja) | 固体撮像素子およびその製造方法 | |
JP2006278690A (ja) | 固体撮像素子の製造方法および固体撮像素子 | |
WO2011155182A1 (ja) | 固体撮像素子 | |
JP2006237160A (ja) | 固体撮像素子の製造方法 | |
JP2007158178A (ja) | 固体撮像素子およびその製造方法 | |
JP2007012676A (ja) | 固体撮像素子の製造方法および固体撮像素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061127 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071109 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071116 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071126 |