JP2006278690A - 固体撮像素子の製造方法および固体撮像素子 - Google Patents

Abstract

【課題】 電荷転送電極の平坦化をはかり、高感度で光学特性に優れた固体撮像素子を提供する。また、第１層電極および第２層電極の膜厚が均一で、電荷転送特性に優れた固体撮像素子を提供する。
【解決手段】光電変換部と、前記光電変換部で生起せしめられた電荷を転送する単層構造の電荷転送電極を備えた電荷転送部とを具備した固体撮像素子の製造方法において、第１層電極上に絶縁膜を介して、第２層導電性膜を形成し、平坦化するに際し、化学的機械研磨法（ＣＭＰ）法により、平坦化する第１の平坦化工程と、エッチバック法により、前記第１層電極３ａとほぼ同一高さとなるように、前記第２層導電性膜をエッチングする第２の平坦化工程とを含み、第１層電極３ａと第２層電極３ｂとの高さが揃うようにし、平坦で高感度の固体撮像素子を形成する。
【選択図】図１

Description

本発明は、固体撮像素子の製造方法および固体撮像素子にかかり、特に単層電極ＣＣＤ（電荷結合素子）構造をもつ固体撮像素子の電極の形成に関する。

エリアセンサ等に用いられるＣＣＤを用いた固体撮像素子は、フォトダイオードなどの光電変換部と、この光電変換部からの信号電荷を転送するための電荷転送電極を備えた電荷転送部とを有する。電荷転送電極は、半導体基板に形成された電荷転送路上に複数個隣接して配置され、順次電圧を印加することにより、駆動される。

近年、固体撮像素子においては、ギガピクセル以上まで撮像画素数の増加が進んでいるが、画素数の増加に伴い信号電荷の高速転送、すなわち電荷転送電極の高速パルスによる駆動が必要となるため、電荷転送電極の低抵抗化が求められるとともに、電荷転送電極の幅だけでなく、厚さについても、高精度化への要求は高い。

従来、電荷転送電極を用いた固体撮像素子では、解像限界を超える微細幅の電極間絶縁膜を形成する必要があることから、単層構造の電荷転送電極を用いた固体撮像素子においても、第１層導電性膜をパターニングして第１層電極を形成し、この第１層電極の周りに絶縁膜を形成した後、第２層導電性膜を形成して、化学的機械研磨法（ＣＭＰ）法あるいはレジストエッチバック法により、表面を平坦化し、単層構造の電荷転送電極を形成するという方法が用いられている。
ＣＭＰ法による平坦化に際し、第１層電極上にストッパ膜を形成する方法が提案されている（特許文献１）。

この方法では、ｎ型シリコン基板１表面に、酸化シリコン膜２ａと、窒化シリコン膜２ｂと、酸化シリコン膜２ｃを形成し、３層構造のゲート酸化膜２を形成するとともに、このゲート酸化膜２上に、第１層導電性膜３ａとしての多結晶シリコン膜を形成する。

続いて、そしてこの上層に酸化シリコン膜４ｐと窒化シリコン膜Ｅｓとを順次積層し、フォトリソグラフィによりパターニングし、この窒化シリコン４ｐおよび酸化シリコン膜Ｅｓをマスクとして第１層導電性膜をパターニングし、第１層電極３ａを形成する。

この後、図８（ａ）に示すように、第２層導電性膜３ｂとしての多結晶シリコン膜を形成する。
そして、図８（ｂ）に示すように、窒化シリコン膜ＥｓをストッパとしてＣＭＰを行い、表面を平坦化する。

そしてさらに、図８（ｃ）に示すように、フォトリソグラフィによりレジストパターンＲ２を形成してこれをマスクとし、第２層導電性膜をパターニングして第２層電極３ｂを形成する。

そして、図８（ｄ）に示すように、表面酸化を行ない、第２層電極の周りに酸化シリコン膜を形成して、単層構造の電荷転送電極を得る。
そして最後に、光電変換部にイオン注入を行いｐｎ接合を形成しフォトダイオードを形成し、多結晶シリコン膜からなる単層構造の電荷転送電極を有する固体撮像素子が形成される。

特開２００４−３３５８０１号公報

しかしながら、ＣＭＰストッパとなる窒化シリコン膜Ｅｓを形成しているため、第１層電極と第２層電極の実効膜厚はそれぞれｔ１、ｔ２（ｔ１＜ｔ２）であり、窒化シリコン膜Ｅｓの分だけ第２層電極が厚くなっており、段差が生じ、非対称な電荷転送電極構造となる。また、平坦化時の過研磨により、チップの周縁部に相当する領域でディッシングと呼ばれる皿状の領域が形成されたりして、第２層電極（および必要に応じて配線）を形成する第２層導電性膜の膜厚がウェハ面内あるいはチップ面内で不均一になる可能性がある。

これは、電荷転送特性のばらつきの原因となるだけでなく、周辺回路の膜厚のばらつきの原因となり、歩留まり低下の原因となる可能性がある。
また、十分に表面の平坦化を得られず、これが感度の低下あるいはスミアなどの光学特性の劣化につながることがあった。

本発明は前記実情に鑑みてなされたもので、電荷転送電極の平坦化をはかり、高感度で光学特性に優れた固体撮像素子を提供することを目的とする。
また、第１層電極および第２層電極の膜厚が均一で、電荷転送特性に優れた固体撮像素子を提供することを目的とする。

そこで本発明の方法は、光電変換部と、前記光電変換部で生起せしめられた電荷を転送する単層構造の電荷転送電極を備えた電荷転送部とを具備した固体撮像素子の製造方法において、前記電荷転送電極の形成工程が、ゲート酸化膜の形成された、半導体基板表面に、第１層導電性膜を形成し、これをパターニングすることにより第１層電極を形成する工程と、前記第１層電極のまわりに第１の絶縁膜を形成する工程と、第２層導電性膜を形成する工程と、前記第２層導電性膜を化学的機械研磨法（ＣＭＰ）法により、平坦化する第１の平坦化工程と、エッチバック法により、前記第１層電極とほぼ同一高さとなるように、前記第２層導電性膜をエッチングする第２の平坦化工程と、前記第２層導電性膜をパターニングし、第２層電極を形成する工程と、前記第２層電極を覆うように第２の絶縁膜を形成する工程とを含む。

この構成によれば、第２層導電性膜を、ＣＭＰ工程と、エッチバック工程とにより、第２層導電性膜が前記第１層電極と、ほぼ同一高さとなるように、平坦化し、第２層電極を形成しているため、導電性膜の実効膜厚が等しいことから、転送特性が揃うことになり、高精度の対称性を持つ電荷転送電極を得ることができる。

また、本発明の方法は、第１層電極を形成する工程が、第１層導電性膜を形成する工程と、前記第１層導電性膜上に、前記第１の絶縁膜の一部を構成する、酸化シリコン膜と窒化シリコン膜とを順次積層する工程と、前記窒化シリコン膜および前記酸化シリコン膜とをパターニングし、これをマスクとして第１層導電性膜をパターニングする工程を含むものを含む。

この構成によれば、窒化シリコン膜および酸化シリコン膜の２層膜からなるハードマスクを用いて、第１層電極がパターニングされることになり、高精度のパターニングが可能となる。

また、本発明の方法は、前記第１の平坦化工程は、前記窒化シリコン膜をストッパとしてＣＭＰを行う工程を含むものを含む。

この構成によれば、ハードマスクとして用いた窒化シリコン膜をストッパとしてＣＭＰを行うため、高精度のＣＭＰが実現され、窒化シリコン膜が露呈するぎりぎりの厚さまでＣＭＰを行うことができ、残りのエッチング時間が短くなり、その結果処理の高速化が可能となる。

また、本発明の方法は、前記第２の平坦化工程は、前記窒化シリコン膜をマスクとして、前記第１層電極の上端と同程度となるように、前記窒化シリコン膜の膜厚程度、第２層導電性膜をエッチングする工程であるものを含む。

この構成によれば、窒化シリコン膜をマスクとして軽くエッチングを行うことにより、第２層電極のレベルを窒化シリコン膜と酸化シリコン膜の界面まで下げることができる。 これにより、この第２層導電性膜を酸化することにより、第２の絶縁膜の膜厚を第１層電極上の酸化シリコンと同程度にすることができる。

また、本発明の方法は、前記第２の平坦化工程が、エッチング深さを制御しながら、前記第１層電極の上端と同程度となるように、第２層導電性膜をエッチングする工程であるものを含む。

この構成によれば、高精度に第２層導電性膜のレベルを制御することができる。制御はエッチング時間あるいはエッチャントの温度を調整することによって行う。あるいはエッチャントの組成を検出するなどの方法により、あらかじめ設定したエッチング終点を検出するようにしてもよい。

また、本発明の方法は、前記第２の導電性膜の形成工程に先立ち、前記窒化シリコン膜を除去する工程を含むものを含む。

この構成によれば、第２の絶縁膜の形成工程で、第１層電極上と第２層電極上とで同程度の膜厚を得ることができる。

また、本発明の方法は、前記第１の平坦化工程が、前記第１層電極が十分に覆われる程度の深さまで第２層導電性膜をＣＭＰにより除去する工程であり、前記第２の平坦化工程は、前記第１の絶縁膜に対して十分なエッチング選択比を持つような条件で前記第１層電極の上端と同程度となるように、前記第２の導電性膜をエッチングする工程を含むものを含む。

この構成によれば、ＣＭＰストッパを設けることなく、所望の電極レベルを得ることができる。

また、本発明の方法は、前記第２層電極を形成する工程が、前記第２の平坦化工程の後に、フォトリソグラフィにより前記第２層導電性膜をパターニングする工程を含むものを含む。

また、本発明の方法は、前記第２層電極を形成する工程が、前記第２の平坦化工程の後に、窒化シリコン膜を除去した後、フォトリソグラフィにより前記第２層導電性膜をパターニングする工程を含むものを含む。

また、本発明の方法は、前記第２層電極を形成する工程が、前記第２の平坦化工程の後に、フォトリソグラフィにより前記第２層導電性膜をパターニングする工程の後に、窒化シリコン膜を除去する工程を含むものを含む。

また、本発明の方法は、前記第１層および第２層導電性膜がシリコン系導電性膜であるものを含む。

また、本発明は、光電変換部と、前記光電変換部で生起せしめられた電荷を転送する単層構造の電荷転送電極を備えた電荷転送部とを具備した固体撮像素子において、前記電荷転送電極が、第１層導電性膜からなる第１層電極と、前記第１の電極と第１の絶縁膜を介して並置された第２層導電性膜からなる第２層電極とを具備し、前記第１層導電性膜の上端と前記第２層導電性膜の上端のレベルが等しいことを特徴とする。

この構成によれば、第２層導電性膜が前記第１層電極と、ほぼ同一高さとなるように、形成しているため、導電性膜の実効膜厚が等しいことから、転送特性が揃うことになり、高精度の対称性を持つ電荷転送電極を得ることができる。

また、本発明の固体撮像素子は、前記第１層導電性膜および第２層導電性膜が、アモルファスシリコンであるものを含む。

この構成によれば、下地の状態に依存することなく、均一な物性をもつ電極を形成することが可能となり、転送特性が揃うことになり、高精度の対称性を持つ電荷転送電極を得ることができる。また、不純物を添加しながらアモルファスシリコン膜を成膜する工程を含むことにより、不純物の注入工程が不要となり、製造が容易で信頼性の高い膜を形成することができる。

また、本発明の固体撮像素子は、前記第１層導電性膜および第２層導電性膜が、多結晶シリコンであるものを含む。

この構成によれば、下地の状態に依存することなく、均一な物性をもつ電極を形成することが可能となり、転送特性が揃うことになり、高精度の対称性を持つ電荷転送電極を得ることができる。また、多結晶シリコン膜を成膜する工程と、成膜のなされた多結晶シリコン膜に不純物を添加する工程とを含むことにより、制御性よく所望の不純物濃度を持つ導電性膜を形成することができる。

また、シリコン系導電性膜を形成する工程が、多結晶シリコン膜を成膜する工程と、成膜のなされた多結晶シリコン膜に不純物を添加する工程とを含むことにより、制御性よく所望の不純物濃度を持つ導電性膜を形成することができる。

以上説明してきたように、本発明の固体撮像素子によれば、第１層電極および第２層電極の実効厚さの揃った単層電極構造の電荷転送電極を得ることができ、また表面が極めて平坦な構造を得ることができるため、高感度かつ微細で信頼性の高い固体撮像素子を形成することができる。

以下本発明の実施の形態について図面を参照しつ説明する。
（実施の形態１）

以下本発明の実施の形態について図面を参照しつ説明する。
図１は固体撮像素子の要部を示す断面図、図２は平面図である。図１は図２のＡ−Ａ断面である。この固体撮像素子は、図１に示すように、シリコン基板１に形成された前記電荷転送部の電荷転送電極が、第１層電極３ａと第２層電極３ｂとで構成され、これら第１層電極３ａと第２層電極３ｂの実効膜厚が等しくなるように構成されたことを特徴とする。またこの固体撮像素子は、第２層導電性膜としてのドープトアモルファスシリコン層を平坦化する工程が、化学的機械研磨法（ＣＭＰ）法により平坦化する第１の平坦化工程と、エッチバック法により第１層電極とほぼ同一高さとなるように、エッチングする第２の平坦化工程とで構成され、ＣＭＰストッパとなる窒化シリコン膜を除去した後に、表面酸化を行うようにしたことを特徴とする。

この固体撮像素子は、素子分離領域１１で分離されたｐウェル１２に、複数のフォトダイオード３０が形成され、フォトダイオードで検出した信号電荷を転送するための電荷転送部４０が、フォトダイオード３０の間に蛇行形状を呈するように形成される。電荷転送部４０によって転送される信号電荷が移動する電荷転送チャネル１４は、図２では図示していないが、電荷転送部４０が延在する方向と交差する方向に、やはり蛇行形状を呈するように形成される。

またｐウェル１２の下方には高濃度のｐ型半導体層からなるオーバードレインバッファ層１３が形成されており、電圧を印加することにより、電荷の引き出しができるようになっている。電荷転送部４０表面には、実効膜厚が等しい第１層電極３ａと第２層電極３ｂとが電極間絶縁膜としての酸化シリコン４ｓを介して配列されている。そしてフォトダイオード３０は、ｐウェル１２とｐｎ接合を形成するｎ型不純物領域３１と、このｎ型不純物領域３１表面に形成された表面電位調整層３２としての高濃度のｐ型不純物領域とで形成されている。

なお、第１層電極３ａおよび第２層電極３ｂ下に形成されるゲート酸化膜２は、前記半導体基板表面に形成された酸化シリコン（ＳｉＯ）膜からなるボトム酸化膜２ａと、前記ボトム酸化膜上に形成される窒化シリコン（ＳｉＮ）膜２ｂと、前記窒化シリコン膜上に形成された酸化シリコン（ＳｉＯ）膜からなるトップ酸化膜２ｃとを含む積層構造（ＯＮＯ）膜で構成される。ここでボトム酸化膜２ａは膜厚２５ｎｍ、窒化シリコン膜２ｂは膜厚５０ｎｍ、トップ酸化膜２ｃは膜厚８ｎｍである。

そしてこの第１層電極３ａの上層には酸化シリコン膜４ｐ、側壁には酸化シリコン膜４ｓが形成され、第１の絶縁膜４を構成している。

一方、第２層電極３ｂの上層には酸化シリコン膜が形成され、第２の絶縁膜５を構成している。

そしてこの上層は、反射防止膜としての窒化シリコン膜６、フォトダイオード３０に相当する領域に開口を形成した遮光膜７が設けられており、この上に絶縁膜８が、更にその上にＢＰＳＧ膜からなる平坦化膜１０を介して、カラーフィルタ５０、平坦化膜７０、マイクロレンズ６０が順次積層される。

次に、この固体撮像素子における電荷転送電極の形成工程について、図３（ａ）乃至（ｃ）乃至図５（ａ）乃至（ｃ）を用いて説明する。この例ではフォトダイオード領域形成のためのｎ型不純物領域３１、表面電位調整層３２としてのｐ型不純物拡散領域、転送チャネル１４としてのｎ型不純物領域を形成すべく、イオン注入を行った後、ゲート酸化膜およびゲート電極を形成するが、以下の工程では簡略化のために半導体基板内に形成されるフォトダイオード領域および転送チャネルを省略する。

まず、ｎ型のシリコン基板１表面に形成されたｐウェル１２内に、所望の素子領域を形成した後、熱酸化により膜厚２５ｎｍの酸化シリコン膜２ａを形成する。ここではＨＣｌ／Ｏ_２＝１ｓｌｍ／１０ｓｌｍ雰囲気で９５０℃に加熱することによって酸化を行った。

この後、ＣＶＤ法により、このボトム酸化膜２ａ上に膜厚５０ｎｍの窒化シリコン膜２ｂを形成する。ここでは堆積条件はＳｉＨ_２Ｃｌ_２／ＮＨ_３＝０．０９ｓｌｍ／０．９ｓｌｍ（０．５Ｔｏｒｒ）雰囲気で７８０℃とした。

さらに、ＣＶＤ法により、この窒化シリコン膜２ｂ上にトップ酸化膜２ｃとして膜厚８ｎｍの酸化シリコン膜を形成し、３層構造のゲート酸化膜を形成する）。ここでＣＶＤ条件はＳｉＨ_４／Ｈ_２Ｏ＝０．０５ｓｌｍ／２．５ｓｌｍ（１．２Ｔｏｒｒ）雰囲気で８００℃とした。

続いて、このゲート酸化膜２上に、第１層電極３ａを形成するためのドープトアモルファスシリコン層を形成する。
すなわち、このゲート酸化膜２上に、ＰＨ_３とＮ_２とを添加したＳｉＨ_４を反応性ガスとして用いた減圧ＣＶＤ法により、膜厚０．３〜０．２５μｍのリンドープの第１層ドープトアモルファスシリコン膜３ａを形成する。このときの基板温度は６００〜７００℃とする。

続いて、この上層に、熱酸化によりシリコン膜４ｐ、ＣＶＤ法により窒化シリコン膜Ｅｓを順次形成した後、レジストＲ１を塗布し、第１層電極を形成するためのレジストパターンＲ１を形成する（図３（ａ））。この酸化シリコン膜４ｐおよび窒化シリコン膜Ｅｓは第１層電極のパターニングに際してはハードマスクとして高精度パターンの形成に有効に作用し、酸化シリコン膜４ｐは第１層電極の上部絶縁膜として用いられ、窒化シリコンＥｓは第２層導電性膜のＣＭＰ工程でＣＭＰストッパとして用いられる。

そしてこのレジストパターンＲ１をマスクとして、窒化シリコン膜Ｅｓ、酸化シリコン４ｐをエッチングしパターニングする（図３（ｂ））。

この後、そしてレジストパターンＲ１を除去し（図３（ｃ））、この窒化シリコン膜と酸化シリコン膜との２層膜からなるハードマスクを得る。そしてこのハードマスクをマスクとして、第１層導電性膜としての第１層ドープトアモルファスシリコン膜をエッチングし第１層電極３ａを形成する（図３（ｄ））。このとき、ＨＢｒとＯ_２との混合ガスを用いた反応性イオンエッチングによりこのマスクパターンをマスクとし、ゲート酸化膜２の窒化シリコン膜２ｂをエッチングストッパとして第１層ドープトアモルファスシリコン膜３ａを選択的にエッチング除去し、第１の電極および周辺回路の配線を形成する。ここではＥＣＲ(電子サイクロトロン共鳴：Electron Cyclotron Resonance)方式あるいはＩＣＰ（誘導結合Inductively Coupled Plasma）方式などのエッチング装置を用いるのが望ましい。なお、周辺回路の配線は第１層導電性膜で形成したが、第２層導電性膜としての第２層ドープトアモルファスシリコン膜で形成してもよい。

そして、熱酸化法によりこの第１層電極３ａの側壁に酸化シリコン膜４ｓを形成する。このとき第１層電極３上および基板表面は窒化シリコン膜Ｅｓ，２ｂで覆われているため酸化膜はほとんど形成されない（図４（ａ））。このとき酸化シリコン膜は８５０℃の酸素雰囲気中で３０分間加熱することによって成膜する。

そして、この上に、ＰＨ_３とＮ_２とを添加したＳｉＨ_４を反応性ガスとして用いた減圧ＣＶＤ法により、第２層導電性膜３ｂとして、膜厚０．４μｍのリンドープの第２層ドープトアモルファスシリコン膜を形成する（図４（ｂ））。このときの基板温度は６００〜７００℃とする。

そして、この窒化シリコン膜ＥｓをＣＭＰストッパとして、ＣＭＰを行い、表面を平坦化する（図４（ｃ））。

さらに、この窒化シリコン膜Ｅｓをマスクとして、この窒化シリコン膜Ｅｓの膜厚分だけ第２層導電性膜３ｂをエッチバックする（図４（ｄ））。

続いて、この上層にフォトリソグラフィにより、レジストパターンＲ２を形成し（図５（ａ））、これをマスクとして第２層ドープトアモルファスシリコン膜３ｂをパターニングし第２層電極３ｂを形成する（図５（ｂ））。

そして、レジストパターンＲ２を除去した後、窒化シリコン膜Ｅｓを除去し、この第１層電極３ａ上、第２層電極３ｂ上を含む基板表面全体に熱酸化し、酸化シリコン膜４および５で被覆する（図５（ｃ））。このとき酸化シリコン膜は８５０℃の酸素雰囲気中で３０分間成膜することによって形成される。

そしてこの上層に反射防止膜６として窒化シリコン膜を形成し、フォトダイオード領域を覆うようにパターニングする。そしてさらにＴＥＯＳ膜（図示せず）を形成し、密着性層としてのＴｉＮ（図示せず）を介して遮光膜７としてのタングステン膜を形成し、レジストパターンをマスクとして（遮光膜７のパターンを絶縁膜と共にパターニングする）。

このようにして形成された遮光膜７上に酸化シリコン膜８を介して、膜厚７００ｎｍのＢＰＳＧ膜を形成し、８５０℃でリフローし平坦化して平坦化膜１０を形成する。

そして最後に、フィルタ層５０、平坦化層７０、レンズ６０を形成し図１に示した固体撮像素子が形成される。

このようにして形成された固体撮像素子によれば、第２層導電性膜を、ＣＭＰ法と、エッチバック法とにより、第２層導電性膜が前記第１層電極と、ほぼ同一高さとなるように、平坦化し、第２層電極を形成しているため、導電性膜の実効膜厚が等しいことから、転送特性が揃うことになり、高精度の対称性を持つ電荷転送電極を得ることができる。

また、第１層電極のパターニングが、酸化シリコン膜と窒化シリコン膜との２層膜からなるハードマスクをマスクとしてパターニングされるため、高精度のパターニングが可能となり、また、ハードマスクとして用いたこの窒化シリコン膜ストッパとしてＣＭＰを行うようにしているため、高精度のＣＭＰが実現され、窒化シリコン膜が露呈するぎりぎりの厚さまでＣＭＰを行うことができる。このため、残りのエッチング時間が短くなり、その結果処理の高速化が可能となる。

（実施の形態２）
前記実施の形態１では、ＣＭＰストッパとなる窒化シリコン膜Ｅｓを残した状態で、第２層導電性膜をパターニングしたが、窒化シリコン膜Ｅｓを除去した後、同様に、第２層導電性膜をパターニングしてもよい。
すなわち、図４（ｃ）の工程までは実施の形態１と同様に形成し、窒化シリコン膜Ｅｓをマスクとして、第２層導電性膜が前記第１層電極と、ほぼ同一高さとなるように、この窒化シリコン膜Ｅｓの膜厚分だけエッチングした後、図６（ａ）に示すように、ＣＭＰストッパとして用いた窒化シリコン膜Ｅｓをエッチング除去する。

続いて、この上層にフォトリソグラフィにより、レジストパターンＲ２を形成し（図６（ｂ））、これをマスクとして第２層ドープトアモルファスシリコン膜３ｂをパターニングし第２層電極３ｂを形成する。

そして、レジストパターンＲ２を除去した後、この第１層電極３ａ上、第２層電極３ｂ上を含む基板表面全体に熱酸化し、酸化シリコン膜４および５で被覆する（図６（ｃ））。このとき酸化シリコン膜は８５０℃の酸素雰囲気中で３０分間成膜することによって形成される。

後は、前記実施の形態１と同様に形成する。

（実施の形態３）
前記実施の形態１、２では、ＣＭＰストッパとして窒化シリコン膜Ｅｓを用いたが、本実施の形態ではＣＭＰストッパを用いることなく、第１層電極３ａが十分に覆われる程度の深さまで第２層導電性膜をＣＭＰにより除去し、この後第２の平坦化工程では、第１の絶縁膜に対して十分なエッチング選択比を持つような条件で第１層電極３ａの上端と同程度となるように、第２の導電性膜をエッチングするようにしたことを特徴とする。

すなわち、第１層電極のパターニング工程までは前記実施の形態１と同様に行い、図４（ａ）に示したように、第１層電極の周りに絶縁膜を形成した後、窒化シリコン膜Ｅｓをエッチング除去し、この後第２層導電性膜３ｂを形成する。

すなわち、第１層電極３ａ上に、ＰＨ_３とＮ_２とを添加したＳｉＨ_４を反応性ガスとして用いた減圧ＣＶＤ法により、第２層導電性膜３ｂとして、膜厚０．４μｍのリンドープの第２層ドープトアモルファスシリコン膜を形成する（図６（ａ））。このときの基板温度は同様に６００〜７００℃とする。

そして、第１層電極３ａが十分に覆われる程度の深さまで第２層導電性膜をＣＭＰにより除去し、表面を平坦化する（図６（ｂ））。

さらに、エッチング終点を検出しながら、第１層電極３ａの上端と同程度となるように、第２の導電性膜をエッチングする（図６（ｃ））。

続いて、この上層にフォトリソグラフィにより、レジストパターンＲ２を形成し（図６（ｄ））、これをマスクとして第２層ドープトアモルファスシリコン膜３ｂをパターニングし第２層電極３ｂを形成する。

そして、レジストパターンＲ２を除去した後、この第１層電極３ａ上、第２層電極３ｂ上を含む基板表面全体に熱酸化し、酸化シリコン膜４および５で被覆する（図６（ｅ）））。このとき酸化シリコン膜は８５０℃の酸素雰囲気中で３０分間加熱することによって成膜される。
このようにして、特性の揃った電荷転送電極をもつ固体撮像素子を提供することが可能となる。

以上説明してきたように、本発明の固体撮像素子によれば、第１層電極および第２層電極の実効厚さの揃った単層電極構造の電荷転送電極を得ることができ、また表面が極めて平坦な構造を得ることができるため、高感度かつ微細で信頼性の高い電極を形成することができることから、微細な電荷転送電極を持つ固体撮像素子に有効であり高画素化が期待できる。

本発明の実施の形態１の固体撮像素子を示す断面図 本発明の実施の形態１の固体撮像素子を示す平面図 本発明の実施の形態１の固体撮像素子の製造工程を示す図 本発明の実施の形態１の固体撮像素子の製造工程を示す図 本発明の実施の形態１の固体撮像素子の製造工程を示す図 本発明の実施の形態２の固体撮像素子の製造工程を示す図 本発明の実施の形態３の固体撮像素子の製造工程を示す図 従来例の固体撮像素子の製造工程を示す図

符号の説明

１ シリコン基板
２ａ ボトム酸化膜
２ｂ 窒化シリコン膜
２ｃ トップ酸化膜
３ａ 第１層電極
３ｂ 第２層電極
４ 絶縁膜
５ 絶縁膜
６ 反射防止膜
７ 遮光膜
８ 酸化シリコン膜
１０ 平坦化膜
３０ フォトダイオード
４０ 電荷転送部
５０ フィルタ
６０ レンズ
７０ 平坦化膜

Claims (14)

1. 光電変換部と、前記光電変換部で生起せしめられた電荷を転送する単層構造の電荷転送電極を備えた電荷転送部とを具備した固体撮像素子の製造方法において、
   前記電荷転送電極の形成工程が、
   ゲート酸化膜の形成された、半導体基板表面に、第１層導電性膜を形成し、これをパターニングすることにより第１層電極を形成する工程と、
   前記第１層電極のまわりに第１の絶縁膜を形成する工程と、
   第２層導電性膜を形成する工程と、
   前記第２層導電性膜を、化学的機械研磨法（ＣＭＰ）法により平坦化する第１の平坦化工程と、
   エッチバック法により、前記第１層電極とほぼ同一高さとなるように、前記第２層導電性膜をエッチングする第２の平坦化工程と、
   前記第２層導電性膜をパターニングし、第２層電極を形成する工程と、
   前記第２層電極を覆うように第２の絶縁膜を形成する工程とを含む固体撮像素子の製造方法。
2. 請求項１に記載の固体撮像素子の製造方法であって、
   第１層電極を形成する工程は、
   第１層導電性膜を形成する工程と、
   前記第１層導電性膜上に、前記第１の絶縁膜の一部を構成する、酸化シリコン膜と窒化シリコン膜とを順次積層する工程と、
   前記窒化シリコン膜および前記酸化シリコン膜とをパターニングし、これをマスクとして第１層導電性膜をパターニングする工程を含む、固体撮像素子の製造方法。
3. 請求項２に記載の固体撮像素子の製造方法であって、
   前記第１の平坦化工程は、前記窒化シリコン膜をストッパとしてＣＭＰを行う工程を含む固体撮像素子の製造方法。
4. 請求項３に記載の固体撮像素子の製造方法であって、
   前記第２の平坦化工程は、前記窒化シリコン膜をマスクとして、前記第１層電極の上端と同程度となるように、前記窒化シリコン膜の膜厚程度、第２層導電性膜をエッチングする工程である固体撮像素子の製造方法。
5. 請求項３に記載の固体撮像素子の製造方法であって、
   前記第２の平坦化工程は、エッチング深さを制御しながら、前記第１層電極の上端と同程度となるように、第２層導電性膜をエッチングする工程である固体撮像素子の製造方法。
6. 請求項２または５に記載の固体撮像素子の製造方法であって、
   前記第２の導電性膜の形成工程に先立ち、前記窒化シリコン膜を除去する工程を含む固体撮像素子の製造方法。
7. 請求項１に記載の固体撮像素子の製造方法であって、
   前記第１の平坦化工程は、前記第１層電極が十分に覆われる程度の深さまで第２層導電性膜をＣＭＰにより除去する工程であり、
   前記第２の平坦化工程は、前記第１の絶縁膜に対して十分なエッチング選択比を持つような条件で前記第１層電極の上端と同程度となるように、前記第２の導電性膜をエッチングする工程を含む固体撮像素子の製造方法。
8. 請求項１乃至７のいずれかに記載の固体撮像素子の製造方法であって、
   前記第２層電極を形成する工程は、前記第２の平坦化工程の後に、フォトリソグラフィにより前記第２層導電性膜をパターニングする工程を含む固体撮像素子の製造方法。
9. 請求項８に記載の固体撮像素子の製造方法であって、
   前記第２層電極を形成する工程は、窒化シリコン膜を除去した後、フォトリソグラフィにより前記第２層導電性膜をパターニングする工程を含む固体撮像素子の製造方法。
10. 請求項８に記載の固体撮像素子の製造方法であって、
    前記第２層電極を形成する工程は、フォトリソグラフィにより前記第２層導電性膜をパターニングする工程の後に、窒化シリコン膜を除去する工程を含む固体撮像素子の製造方法。
11. 請求項１乃至１０のいずれかに記載の固体撮像素子の製造方法であって、
    前記第１層および第２層導電性膜はシリコン系導電性膜である固体撮像素子の製造方法。
12. 光電変換部と、前記光電変換部で生起せしめられた電荷を転送する単層構造の電荷転送電極を備えた電荷転送部とを具備した固体撮像素子において、
    前記電荷転送電極が、
    第１層導電性膜からなる第１層電極と、
    前記第１の電極と第１の絶縁膜を介して並置された第２層導電性膜からなる第２層電極とを具備し、前記第１層導電性膜の上端と前記第２層導電性膜の上端のレベルが等しいことを特徴とする固体撮像素子。
13. 請求項１２に記載の固体撮像素子であって、
    前記第１層導電性膜および第２層導電性膜は、アモルファスシリコンである固体撮像素子。
14. 請求項１２に記載の固体撮像素子であって、
    前記第１層導電性膜および第２層導電性膜は、多結晶シリコンである固体撮像素子。

Images