JP2008288504A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】製造コストを上げることなく配線低抵抗を下げる。
【解決手段】配線方向に延在し、かつ配線方向に直交する幅方向に複数配列されたダミー配線５０を、半導体基板３０上にゲート絶縁膜３６を介して設ける。ダミー配線５０の上方に、絶縁膜（層間絶縁膜３７、第１及び第２保護膜３９，４０）を介して信号配線６を形成する。これにより、信号配線６の幅方向に沿う断面形状がダミー配線５０の形状が反映されて蛇行し、断面積が増大する。構成が簡素でかつ製造が容易であるため、製造コストを上げることなく配線低抵抗を下げることができる。
【選択図】図５

Description

本発明は、固体撮像装置などの半導体装置、及びその製造方法に関し、特に、半導体装置内における信号配線の配線構造に関する。

近年、半導体装置の高集積化に伴って、信号配線の線幅の微細化が進んでいるが、単に微細化を行うと配線抵抗が増して動作速度が低下するため、配線抵抗の低下を図る技術が種々提案されている。例えば、半導体記憶装置では、ワード線抵抗の低下を図るために、ワード線に沿って低抵抗金属配線を設け、一定距離ごとにワード線と低抵抗金属配線とをコンタクトプラグによって接続する、いわゆる「裏打ち構造」が提案されている（例えば、特許文献１参照）。

固体撮像装置においても同様に配線抵抗の低下が求められている。固体撮像装置では、多画素化に伴って、信号電荷の読み出し周波数を高くすることが不可欠であり、読み出し駆動用の高周波パルスの波形を鈍りなく伝搬するためには、配線抵抗を十分低くする必要がある。ところが、固体撮像装置では、多画素化に伴う撮像部の面積増大により、その周囲の周辺回路部の配線長が長くなり、配線抵抗が増すといった問題がある。そこで、周辺回路部の配線を多層化することにより配線抵抗を低下させる方法が提案されている（例えば、特許文献２参照）。

しかし、固体撮像装置において、周辺回路部に上記の多層配線化や裏打ち構造を採用すると、周辺回路部は厚みが増し、撮像部との間で段差（高低差）が生じるため、この段差をなくすように、全体に膜厚の大きい平坦化膜を形成する必要が生じる。この結果、平坦化膜上もしくはその上方に形成されるマイクロレンズの焦点距離と、その下方の受光面までの距離との関係にズレが生じ、受光特性（感度やスミア特性）が劣化するといった問題が生じる。これらの問題を解決するために、特許文献３では、信号配線下の絶縁膜に溝を形成し、この溝に導電材料を埋め込み、信号配線と一体化することで、信号配線の断面積を実質的に増大させ、配線抵抗の低下を図っている。
特開平７−４５７２０号公報 特開平５−２０６４２６号公報 特開２００６−２９４６５４号公報

しかしながら、特許文献３記載の技術では、絶縁膜に溝を形成するためのエッチング工程が必要であり、また、このエッチングによって絶縁膜下の半導体基板にダメージが生じないように半導体基板上にエッチングストップ膜を形成する必要があるため、構造の複雑化及び工程数の増加を招き、製造コストの増加が問題となる。

本発明は、上記課題を鑑みてなされたものであり、製造コストを上げることなく配線低抵抗を下げることができる半導体装置、及びその製造方法を提供することを目的とする。

上記目的を達成するために、本発明の半導体装置は、半導体基板と、前記半導体基板上に設けられ、配線方向に延在し、かつ前記配線方向に直交する幅方向に複数配列されたダミー配線と、前記配線方向に延在するように、前記複数のダミー配線の上方に絶縁膜を介して形成され、前記幅方向に沿う断面形状が前記複数のダミー配線の形状が反映されて蛇行した信号配線と、を備えたことを特徴とする。なお、前記複数のダミー配線は、互いの間隔を一定に保って並設されていることが好ましい。

また、本発明の半導体装置は、前記半導体基板上に形成され、入射光を光電変換して撮像を行う撮像部と、前記半導体基板上に形成され、前記信号配線を介して前記撮像部に信号を入力する周辺回路部と、を備えた固体撮像装置であることも好ましい。

また、前記撮像部は、入射光を光電変換し信号電荷を生成する複数の光電変換素子と、前記各光電変換素子により生成された信号電荷を転送する電荷転送部と、前記電荷転送部により転送された信号電荷を電圧信号に変換して出力する出力部とを備え、前記周辺回路部は、前記信号配線を介して前記電荷転送部に駆動信号を入力することが好ましい。

また、前記電荷転送部は、電極間絶縁膜を介して交互に配置された単層構造の第１及び第２転送電極を備え、前記周辺回路部は、前記第１及び第２転送電極の上面を研摩により平坦化する際の過研摩を防止するために、前記第１及び第２転送電極と同一材料で形成されたダミーパターンを備えていることが好ましい。

また、前記ダミー配線、前記第１及び第２転送電極、及び前記ダミーパターンは、ポリシリコンからなることが好ましい。

また、本発明の半導体装置の製造方法は、電荷転送部を構成するように、電極間絶縁膜を介して交互に配置された単層構造の第１及び第２転送電極と、前記第１及び第２転送電極に駆動信号を入力するための信号配線とを備えた半導体装置の製造方法において、半導体基板上に第１導電性膜と研摩停止層とを順に堆積する工程と、前記第１導電性膜及び前記研摩停止層をパターニングして、前記第１転送電極と、前記信号配線の配線方向に延在し、かつ前記配線方向に直交する幅方向に複数配列された複数のダミー配線とを形成する工程と、前記第１転送電極の側部に前記電極間絶縁膜を形成する工程と、第２導電性膜を堆積する工程と、前記研摩停止層が露呈するように前記第２導電性膜を研摩する工程と、前記第２導電性膜をパターニングして、前記第２転送電極を形成する工程と、絶縁膜と金属膜とを順に堆積する工程と、前記金属層をパターニングして、前記複数のダミー配線の上方に前記信号配線を形成する工程と、を備えたことを特徴とする。

なお、前記第１導電性膜をパターニングして前記第１転送電極と前記ダミー配線を形成する際に、前記信号配線の形成位置の周囲に、同時にダミーパターンを形成することが好ましい。

本発明は、配線方向に延在し、かつ配線方向に直交する幅方向に複数配列されたダミー配線を半導体基板上に配置し、ダミー配線の上方に絶縁膜を介して信号配線を形成することにより、信号配線の幅方向に沿う断面形状を、ダミー配線の形状が反映されて蛇行した形状とすることで、信号配線の断面積を増大させている。この配線構造は、構成が簡素でかつ製造が容易であるため、製造コストを上げることなく配線低抵抗を下げる効果を有する。この配線構造により、信号配線は、高周波パルスの波形を鈍りなく伝搬することができる。

また、半導体装置が単層構造の第１及び第２転送電極を備える場合には、第２転送電極の形成に先立って、上記ダミー配線を第１転送電極とともに形成することにより、ダミー配線は、第２転送電極を研摩により平坦化する際の過研摩防止膜として作用する。また、第１転送電極とともにダミー配線の周囲にダミーパターンを形成することにより、過研摩をさらに防止することができる。

以下、本発明の半導体装置として、ＣＣＤ型固体撮像装置（ＣＣＤイメージセンサ）を例に挙げて説明を行う。

図１において、ＣＣＤ型固体撮像装置２は、半導体基板上に形成された撮像部３及び周辺回路部４からなる。周辺回路部４は、撮像部３の周囲を取り囲むように形成されている。周辺回路部４には、複数の外部端子５と、撮像部３と外部端子５との間で信号を伝搬する信号配線６などが設けられている。

撮像部３は、２次元状に配置され、入射光を光電変換して信号電荷を生成する複数のフォトダイオード（ＰＤ；光電変換素子）１０と、ＰＤ１０の垂直列ごとに設けられ、信号電荷を垂直方向に転送する複数の垂直転送部１１と、各垂直転送部１１の出力端に共通に接続され、信号電荷を水平方向に転送させる水平転送部１２と、水平転送部１２の出力端に設けられ、水平転送部１２により転送された信号電荷を電圧信号（画素信号）に変換して外部に出力する出力部１３とから構成されている。

垂直転送部１１の転送電極には、４相の電荷転送を行い得るように、４相の駆動信号（φＶ１〜φＶ４）が特定の外部端子５から信号配線６を介して入力される。また、水平転送部１２の転送電極には、２相の電荷転送を行い得るように、２相の駆動信号（φＨ１，φＨ２）が特定の外部端子５から信号配線６を介して入力される。

出力部１３は、図示は省略するが、水平転送部１２の端部から順に配設された、出力ゲート、フローティングディフュージョン（ＦＤ）、リセットゲート、及びリセットドレインと、ＦＤに接続された出力アンプとからなる。出力アンプは、ＦＤで変換された信号電圧を緩衝増幅して、撮像信号Ｖｏｕｔを、信号配線６を介して特定の外部端子５から出力する。

図２において、各垂直転送部１１に共通に接続された転送電極のレイアウトをより具体的に示す。ＰＤ１０は、外形が略八角形であり、一定のピッチでＰＤ１０が配列された各列を、隣接する列と半ピッチずらして配列した、いわゆるハニカム配列となっている。転送電極は、交互に配置された第１転送電極２０ａ及び第２転送電極２０ｂからなる。第１及び第２転送電極２０ａ，２０ｂは、隣接するＰＤ１０の間を蛇行し、電荷転送チャネル（図３参照）と交差するように、水平方向に延在している。なお、図２では図示を省略しているが、電荷転送チャネルは、隣接するＰＤ１０の間を垂直方向に蛇行するように延在している。また、第１及び第２転送電極２０ａ，２０ｂの間には、電極間絶縁膜２１が形成されている。

図３において、図２のＡ−Ａ線に沿う部分の断面構造を示す。半導体基板３０は、Ｎ型シリコン基板からなり、その表層にはＰウェル３１が形成されている。このＰウェル３１内には、Ｎ型不純物領域からなるＰＤ１０と、Ｎ型不純物領域からなる電荷転送チャネル３２と、Ｐ⁻型不純物領域からなる電荷読み出し領域３３と、Ｐ^＋型不純物領域からなるチャネルストップ３４と、同じくＰ^＋型不純物領域からなる高濃度領域３５とが形成されている。

半導体基板３０の表面には、ゲート絶縁膜３６が形成されており、ゲート絶縁膜３６上には、第１及び第２転送電極２０ａ，２０ｂが単層構造として形成されている。さらに、第１及び第２転送電極２０ａ，２０ｂ上には、層間絶縁膜３７を介して、遮光膜３８が形成されており、遮光膜３８上には、第１及び第２保護膜３９，４０と、平坦化膜４１とを介して、カラーフィルタ４２及びマイクロレンズ４３が形成されている。なお、詳しくは後述するが、第１転送電極２０ａの表面には、製造時にエッチングマスクとして用いられたシリコン酸化膜４４及びシリコン窒化膜４５が残存している。

ＰＤ１０は、遮光膜３８に形成された開口３８ａ下に位置しており、ＰＤ１０上には、暗電流ノイズを軽減するための高濃度領域３５が形成されている。電荷転送チャネル３２は、第１及び第２転送電極２０ａ，２０ｂ下に位置しており、ＰＤ１０と電荷転送チャネル３２との間に、電荷読み出し領域３３が位置している。また、チャネルストップ３４は、隣接する画素間に位置している。

マイクロレンズ４３及びカラーフィルタ４２を介して開口３８ａからＰＤ１０に入射した光は、ＰＤ１０にて信号電荷に変換され蓄積される。電荷読み出し領域３３上に一部が延在した第１転送電極２０ａに所定の電圧が印加されると、電荷読み出し領域３３にチャネルが形成され、ＰＤ１０内の信号電荷が電荷転送チャネル３２に移動する。この信号電荷の読み出しは、各ＰＤ１０について一斉に行われ、この後、第１及び第２転送電極２０ａ，２０ｂに４相の駆動信号（φＶ１〜φＶ４）を印加することにより、信号電荷は、電荷転送チャネル３２内を水平転送部１２に向けて垂直転送される。なお、上記の垂直転送部１１は、電荷転送チャネル３２と、第１及び第２転送電極２０ａ，２０ｂとによって構成されている。

なお、図示を省略するが、垂直転送部１１は、水平転送部１２と同様の構成であり、Ｎ型不純物領域からなる電荷転送チャネルと、単層構造の転送電極とによって構成されている。

次に、図４において、周辺回路部４の配線構造を示す。信号配線６は、一定の幅Ｗを持って配線されており、信号配線６の下方には、その幅方向と直交する配線方向に沿って延在するように、複数のダミー配線５０が設けられている。ダミー配線５０は、互いの間隔を一定に保ってストライプ状に並設されており、各ダミー配線５０は、電気的に孤立している。また、信号配線６が配設されていない領域には、矩形状に複数分割されるとともに、格子状に配置され、電気的に孤立したダミーパターン５１が設けられている。

詳しくは後述するが、ダミー配線５０及びダミーパターン５１は、第１転送電極２０ａと同一の製造工程にて形成され、第１及び第２転送電極２０ａ，２０ｂの上面を研磨して平坦化する際に、周辺回路部４が過研摩されることを抑制し、平坦性を向上させる。

図５において、図４のＢ−Ｂ線に沿う部分の断面構造を示す。半導体基板３０上には、ゲート絶縁膜３６を介して、ダミー配線５０及びダミーパターン５１が配設されている。ダミー配線５０及びダミーパターン５１は、第１転送電極２０ａと同一の断面構造を有しており、表面には、シリコン酸化膜４４及びシリコン窒化膜４５が形成されている。ダミー配線５０及びダミーパターン５１上には、前述の層間絶縁膜３７、第１及び第２保護膜３９，４０が順に形成されている。層間絶縁膜３７、第１及び第２保護膜３９，４０は、全体として絶縁膜であり、ダミー配線５０及びダミーパターン５１の形状に倣って堆積され、凹凸形状を呈している。

ダミー配線５０の上方に位置する第２保護膜４０上には、信号配線６が形成されている。信号配線６は、第２保護膜４０の凹凸形状に倣って堆積されている。そして、信号配線６上には、第３保護膜４６が形成され、第３保護膜４６上には、平坦化膜４１が形成されている。

このように、信号配線６の幅方向に沿う断面は、略一定の厚みで、蛇行した形状を呈しており、平坦面上に形成された従来の信号配線に比して断面積が大きいため、配線抵抗が低下する。この結果、信号配線６は、駆動信号の波形を鈍りなく伝搬することができる。なお、信号配線６の幅方向に沿う断面の蛇行の程度、及びこれに応じた断面積は、ダミー配線５０の配列間隔により適宜調整可能である。

また、信号配線６の配線方向に沿う断面形状は、下方に配置されたストライプ状のダミー配線５０の形状が反映され、配線方向に関して上下に蛇行することなく一定の形状を保っているため、従来の信号配線と比べて配線長の増大は生じない。

次に、図６〜図１５を参照し、ＣＣＤ型固体撮像装置２の製造方法を、撮像部３の第１及び第２転送電極２０ａ，２０ｂの製造過程と、周辺回路部４のダミー配線５０及び信号配線６の製造過程に着目して説明する。

まず、半導体基板３０の撮像部３に、イオン注入によって、前述のＰウェル３１、ＰＤ１０、電荷転送チャネル３２、電荷読み出し領域３３、チャネルストップ３４、高濃度領域３５などの不純物拡散領域を形成する。次いで、図６（Ａ）に示すように、半導体基板３０上にゲート絶縁膜３６を形成し、このゲート絶縁膜３６上に、ポリシリコン（多結晶シリコン）からなる第１導電性膜６０と、シリコン酸化膜４４と、シリコン窒化膜４５とをＣＶＤ（Chemical Vapor Deposition）法によって堆積する。なお、ゲート絶縁膜３６は、シリコン酸化膜、シリコン窒化膜、シリコン酸化膜を順に堆積させた、いわゆるＯＮＯ膜とする。

次いで、シリコン窒化膜４５上にレジスト材を塗布し、フォトリソグラフィにより、図６（Ｂ）に示すように、レジストマスク６１を形成する。レジストマスク６１は、撮像部３の第１転送電極２０ａを形成するためのパターン６１ａと、周辺回路部４のダミー配線５０を形成するためのパターン６１ｂと、周辺回路部４のダミーパターン５１を形成するためのパターン６１ｃとからなる。

次いで、レジストマスク６１に基づいて異方性エッチングを行い、図７（Ａ）に示すように、シリコン窒化膜４５及びシリコン酸化膜４４を、ほぼレジストマスク６１の形状にパターニングする。この後、アッシング（灰化処理）によってレジストマスク６１を除去し、シリコン窒化膜４５及びシリコン酸化膜４４をマスクとして、異方性エッチング行い、図７（Ｂ）に示すように、第１導電性膜６０のパターニングを行う。これにより、前述の第１転送電極２０ａ、ダミー配線５０、及びダミーパターン５１が形成される。なお、このエッチング方法に限られず、レジストマスク６１に基づいて、シリコン窒化膜４５、シリコン酸化膜４４、及び第１導電性膜６０を一括してエッチングしてもよい。

次いで、表面酸化及びＣＶＤ法により、図８（Ａ）に示すように、第１導電性膜６０の表面及びシリコン窒化膜４５上を覆うように、酸化シリコンからなる電極間絶縁膜２１を形成する。この後、ＣＶＤ法により、図８（Ｂ）に示すように、全面に、ポリシリコンからなる第２導電性膜６２を全体に堆積する。このとき、第２導電性膜６２の膜厚は、第１導電性膜６０、シリコン酸化膜４４、及びシリコン窒化膜４５の膜厚の合計より厚くする。

次いで、ＣＭＰ（Chemical Mechanical Polishing）により、第２導電性膜６２の表面を研摩し、図９（Ａ）に示すように、第２導電性膜６２の表面を平坦化する。このとき、第１導電性膜６０上のシリコン窒化膜４５をストッパ（研摩停止層）として用いる。これにより、撮像部３及び周辺回路部４の全体にわたって平坦な表面が得られる。この後、レジスト材を塗布し、フォトリソグラフィにより、図９（Ｂ）に示すように、第１及び第２転送電極２０ａ，２０ｂの形成領域上、ダミー配線５０及びダミーパターン５１の形成領域上に、レジストマスク６３を形成する。

次いで、レジストマスク６３に基づいて異方性エッチングを行い、図１０（Ａ）に示すように、第２導電性膜６２をパターニングする。残った第２導電性膜６２により、第２転送電極２０ｂが形成される。この後、アッシングによってレジストマスク６３を除去し、ＣＶＤ法により、図１０（Ｂ）に示すように、全面に、酸化シリコンからなる層間絶縁膜３７を形成する。このとき、層間絶縁膜３７の膜厚は、第１導電性膜６０の膜厚より十分に薄くする。

次いで、ＣＶＤ法により、図１１（Ａ）に示すように、全面に、タングステンからなる第１金属膜６４を形成し、さらに第１金属膜６４上にレジスト材を塗布し、フォトリソグラフィによりレジストマスク６５を形成する。このレジストマスク６５は、前述の遮光膜３８の形成領域に設ける。この後、レジストマスク６５に基づいて異方性エッチングを行い、図１１（Ｂ）に示すように、第１金属膜６４をパターニングする。これにより、前述の遮光膜３８が形成される。

次いで、アッシングによってレジストマスク６５を除去し、ＣＶＤ法により、図１２（Ａ）に示すように、全面に、酸化シリコンからなる第１保護膜３９を形成する。この後、ＣＶＤ法により、図１２（Ｂ）に示すように、ＢＰＳＧ（Boron Phosphorous Silicate Glass）からなる第２保護膜４０を形成する。

次いで、スパッタリングにより、図１３（Ａ）に示すように、全面に、アルミニウムからなる第２金属膜６６を形成し、さらに第２金属膜６６上にレジスト材を塗布し、フォトリソグラフィによりレジストマスク６７を形成する。このレジストマスク６７は、前述の信号配線６の形成領域に設ける。この後、レジストマスク６７に基づいて異方性エッチングを行い、図１３（Ａ）に示すように、第２金属膜６６をパターニングする。これにより、前述の信号配線６が形成される。

次いで、アッシングによってレジストマスク６７を除去し、ＣＶＤ法により、図１４（Ａ）に示すように、全面に、窒化シリコンからなる第３保護膜４６を形成し、さらに第３保護膜４６上にレジスト材を塗布し、フォトリソグラフィによりレジストマスク６８を形成する。このレジストマスク６８は、周辺回路部４の形成領域に設ける。この後、レジストマスク６８に基づいて異方性エッチングを行い、図１４（Ｂ）に示すように、撮像部３の形成領域上から第３保護膜４６を除去する。

次いで、アッシングによってレジストマスク６８を除去し、図１５に示すように、全体に平坦化膜４１を形成する。平坦化膜４１は、例えば、有機膜を形成し、この表面をＣＭＰによって研摩することによって形成する。そして、撮像部３の平坦化膜４１上に、前述のカラーフィルタ４２とマイクロレンズ４３とを順に形成することにより、ＣＣＤ型固体撮像装置２が完成する。

上記製造方法では、半導体基板３０上にダミー配線５０を配し、この上方に形成した絶縁膜（層間絶縁膜３７、第１及び第２保護膜３９，４０）を平坦化することなく信号配線６の形成を行っているので、信号配線６の幅方向に沿う断面は、ダミー配線５０の形状が反映されて蛇行形状となる。この結果、断面積が増加し、配線抵抗が低下する。

なお、図６〜図１５では、水平転送部１２の製造プロセスを示していないが、水平転送部１２の製造方法は、上記した垂直転送部１１の製造方法と同様であり、並行して同時に製造される。

また、上記実施形態では、第１導電性膜６０及び第２導電性膜６２をポリシリコンによって形成しているが、本発明はこれに限定されず、アモルファスシリコンや、ポリシリコンにＰ（リン）を添加したドープトポリシリコンなどを用いてもよい。

また、上記実施形態では、周辺回路部４の過研摩を防止するためにダミーパターン５１を設けているが、ダミーパターンの形状及び配置は上記の形態には限定されず適宜変更してよい。例えば、図１６に示すように、互いの間隔を一定に保ってストライプ状に配置されたダミーパターン７０を設けてもよい。

また、上記実施形態では、半導体装置としてＣＣＤ型固体撮像装置を例に挙げて説明しているが、本発明はこれに限定されず、ＣＭＯＳ型固体撮像装置や、ロジック半導体装置、半導体記憶装置などにも適用可能である。

ＣＣＤ型固体撮像装置の構成を示す模式図である。 転送電極のレイアウトを示す平面図である。 図２のＡ−Ａ線に沿う断面図である。 周辺回路部の配線構造を示す平面図である。 図４のＢ−Ｂ線に沿う断面図である。 ＣＣＤ型固体撮像装置の製造プロセスを示す断面図（その１）である。 ＣＣＤ型固体撮像装置の製造プロセスを示す断面図（その２）である。 ＣＣＤ型固体撮像装置の製造プロセスを示す断面図（その３）である。 ＣＣＤ型固体撮像装置の製造プロセスを示す断面図（その４）である。 ＣＣＤ型固体撮像装置の製造プロセスを示す断面図（その５）である。 ＣＣＤ型固体撮像装置の製造プロセスを示す断面図（その６）である。 ＣＣＤ型固体撮像装置の製造プロセスを示す断面図（その７）である。 ＣＣＤ型固体撮像装置の製造プロセスを示す断面図（その８）である。 ＣＣＤ型固体撮像装置の製造プロセスを示す断面図（その９）である。 ＣＣＤ型固体撮像装置の製造プロセスを示す断面図（その１０）である。 ダミーパターンの変形例を示す平面図である。

符号の説明

２ ＣＣＤ型固体撮像装置
３ 撮像部
４ 周辺回路部
５ 出力部
６ 信号配線
１０ フォトダイオード（光電変換素子）
１１ 垂直転送部（電荷転送部）
１２ 水平転送部（電荷転送部）
２０ａ 第１転送電極
２０ｂ 第２転送電極
２１ 電極間絶縁膜
３０ 半導体基板
３２ 電荷転送チャネル
３３ 電荷読み出し領域
３４ チャネルストップ
３６ ゲート絶縁膜
３７ 層間絶縁膜
３８ 遮光膜
３９ 第１保護膜
４０ 第２保護膜
４１ 平坦化膜
４４ シリコン酸化膜
４５ シリコン窒化膜（研摩停止層）
４６ 第３保護膜
５０ ダミー配線
５１，７０ ダミーパターン
６０ 第１導電性膜
６２ 第２導電性膜
６４ 第１金属膜
６６ 第２金属膜

Claims (8)

1. 半導体基板と、
   前記半導体基板上に設けられ、配線方向に延在し、かつ前記配線方向に直交する幅方向に複数配列されたダミー配線と、
   前記配線方向に延在するように、前記複数のダミー配線の上方に絶縁膜を介して形成され、前記幅方向に沿う断面形状が前記複数のダミー配線の形状が反映されて蛇行した信号配線と、
   を備えたことを特徴とする半導体装置。
2. 前記複数のダミー配線は、互いの間隔を一定に保って並設されていることを特徴とする請求項１に記載の半導体装置。
3. 前記半導体基板上に形成され、入射光を光電変換して撮像を行う撮像部と、
   前記半導体基板上に形成され、前記信号配線を介して前記撮像部に信号を入力する周辺回路部と、
   を備えたことを特徴とする請求項１または２に記載の半導体装置。
4. 前記撮像部は、入射光を光電変換し信号電荷を生成する複数の光電変換素子と、前記各光電変換素子により生成された信号電荷を転送する電荷転送部と、前記電荷転送部により転送された信号電荷を電圧信号に変換して出力する出力部とを備え、
   前記周辺回路部は、前記信号配線を介して前記電荷転送部に駆動信号を入力することを特徴とする請求項３に記載の半導体装置。
5. 前記電荷転送部は、電極間絶縁膜を介して交互に配置された単層構造の第１及び第２転送電極を備え、
   前記周辺回路部は、前記第１及び第２転送電極の上面を研摩により平坦化する際の過研摩を防止するために、前記第１及び第２転送電極と同一材料で形成されたダミーパターンを備えていることを特徴とする請求項４に記載の半導体装置。
6. 前記ダミー配線、前記第１及び第２転送電極、及び前記ダミーパターンは、ポリシリコンからなることを特徴とする請求項５に記載の半導体装置。
7. 電荷転送部を構成するように、電極間絶縁膜を介して交互に配置された単層構造の第１及び第２転送電極と、前記第１及び第２転送電極に駆動信号を入力するための信号配線とを備えた半導体装置の製造方法において、
   半導体基板上に第１導電性膜と研摩停止層とを順に堆積する工程と、
   前記第１導電性膜及び前記研摩停止層をパターニングして、前記第１転送電極と、前記信号配線の配線方向に延在し、かつ前記配線方向に直交する幅方向に複数配列された複数のダミー配線とを形成する工程と、
   前記第１転送電極の側部に前記電極間絶縁膜を形成する工程と、
   第２導電性膜を堆積する工程と、
   前記研摩停止層が露呈するように前記第２導電性膜を研摩する工程と、
   前記第２導電性膜をパターニングして、前記第２転送電極を形成する工程と、
   絶縁膜と金属膜とを順に堆積する工程と、
   前記金属層をパターニングして、前記複数のダミー配線の上方に前記信号配線を形成する工程と、
   を備えたことを特徴とする半導体装置の製造方法。
8. 前記第１導電性膜をパターニングして前記第１転送電極と前記ダミー配線を形成する際に、前記信号配線の形成位置の周囲に、同時にダミーパターンを形成することを特徴とする請求項７に記載の半導体装置の製造方法。

Images