JP4711645B2 - 固体撮像素子およびその製造方法 - Google Patents
固体撮像素子およびその製造方法 Download PDFInfo
- Publication number
- JP4711645B2 JP4711645B2 JP2004188404A JP2004188404A JP4711645B2 JP 4711645 B2 JP4711645 B2 JP 4711645B2 JP 2004188404 A JP2004188404 A JP 2004188404A JP 2004188404 A JP2004188404 A JP 2004188404A JP 4711645 B2 JP4711645 B2 JP 4711645B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- solid
- electrode
- imaging device
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 69
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 239000010410 layer Substances 0.000 claims description 115
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 53
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 53
- 238000000034 method Methods 0.000 claims description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 36
- 229920005591 polysilicon Polymers 0.000 claims description 34
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 33
- 230000003647 oxidation Effects 0.000 claims description 33
- 238000007254 oxidation reaction Methods 0.000 claims description 33
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 33
- 239000003963 antioxidant agent Substances 0.000 claims description 32
- 230000003078 antioxidant effect Effects 0.000 claims description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 20
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 18
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 13
- 239000002356 single layer Substances 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 7
- 230000003064 anti-oxidating effect Effects 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims 1
- 238000005530 etching Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 7
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14623—Optical shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
Description
本発明は、固体撮像素子およびその製造方法にかかり、特に電極間のリークの低減に関する。
エリアセンサ等に用いられるＣＣＤを用いた固体撮像素子は、フォトダイオードなどの光電変換部と、この光電変換部からの信号電荷を転送するための電荷転送電極を備えた電荷転送部とを有する。電荷転送電極は、半導体基板に形成された電荷転送路上に複数個隣接して配置され、順次駆動される。
近年、固体撮像素子においては、高解像度化、高感度化への要求は高まる一方であり、ギガピクセル以上まで撮像画素数の増加が進んでいる。固体撮像素子の作りこまれた基板（シリコン基板）は、フィルタやレンズを積層して、実装される。このため、レンズと光電変換部との位置精度が重要となり、またその距離すなわち高さ方向の距離も、製造工程における位置精度と、使用時における感度（光電変換効率）面での大きな問題となる。
さらにまた、このような状況の中で、チップサイズを大型化することなく高解像度を得るためには、単位画素あたりの面積を縮小し、高集積化を図る必要がある。一方光電変換部を構成するフォトダイオードの面積を小さくすると感度が低下するため、フォトダイオード領域の面積は確保しなければならない。
そこで、電荷転送部および周辺回路の配線の微細化をはかり、配線の面積比率を低減することにより、フォトダイオード領域の占有面積を確保しつつチップの微細化をはかるべく種々の研究がなされている。
そこで、電荷転送部および周辺回路の配線の微細化をはかり、配線の面積比率を低減することにより、フォトダイオード領域の占有面積を確保しつつチップの微細化をはかるべく種々の研究がなされている。
このような状況の中で配線の微細化により、高集積化を実現するためには表面の平坦性に加え、電荷転送部と配線層間の層間絶縁膜の耐圧の向上と薄肉化は重要な技術課題となる。
例えば平坦性の向上のために、電荷転送部を単層電極構造とした構造が提案されている（例えば特許文献１）。この構造を実現するために、第１層導電性膜により第１の電極のパターンを形成した後熱酸化により電極間絶縁膜を形成し、この上層に第２層導電性膜を形成している。
例えば平坦性の向上のために、電荷転送部を単層電極構造とした構造が提案されている（例えば特許文献１）。この構造を実現するために、第１層導電性膜により第１の電極のパターンを形成した後熱酸化により電極間絶縁膜を形成し、この上層に第２層導電性膜を形成している。
ところで、従来の単層構造の電荷転送電極を用いた固体撮像素子では、電荷転送電極として多結晶シリコンあるいはアモルファスシリコン層を用い、第１層配線を形成した後に、この第１層配線のパターン表面を熱酸化し、酸化シリコン膜で被覆した後、第２層目の転送電極となる多結晶シリコンあるいはアモルファスシリコン層を堆積し、ＣＭＰ（化学的機械研磨）法により研磨を行うあるいは、レジストを塗布し、レジストエッチバック法により全面エッチングを行うことにより電極の単層化を実施している。
例えば、従来の方法では、図６に示すように、ｎ型シリコン基板１表面に、酸化シリコン膜２ａと、窒化シリコン膜２ｂと、酸化シリコン膜２ｃを形成し、３層構造のゲート酸化膜２を形成する。
続いて、このゲート酸化膜２上に、第１層ドープトポリシリコン膜３ａを形成し、これをフォトリソグラフィによりパターニングした後、熱酸化により電極間絶縁膜となる酸化シリコン膜５を形成する。
そしてこの酸化シリコン膜５を電極間絶縁膜として、第２層ドープトポリシリコン膜等を形成し、ＣＭＰあるいはレジストエッチバックにより平坦化する方法がとられている。
しかしながらこの熱酸化工程において、角状の突起Ｔが形成されることがあった。これは熱酸化工程において加熱温度を低くするにつれて特に顕著な問題となっていることがわかった。
すなわち、従来は９５０℃程度の熱酸化が主流であったのに対し、微細化、高集積化に伴い、デザインルールも微細化しており、９００℃程度、さらには８５０℃程度まで低下せしめられる傾向にあるが、低温下での熱酸化を行なう場合に、特にこの問題が顕著となっていることがわかった。
詳細な理由は不明であるが、第１の電極の上端部に応力と酸化による熱の影響で角状の突起が成長するものと考えられる。
単層電極構造の場合には、この上層に例えば第２層ドープトポリシリコン膜を形成し、ＣＭＰあるいはレジストエッチバックにより平坦化するとともに第２層ドープトポリシリコン膜を分離し、第１層ドープトポリシリコン層からなる第１の電極３ａの間に第２層ドープトポリシリコン膜（図示せず）からなる第２の電極が形成される。
この場合、電極上縁部のエッジ近傍で突起Ｔの成長により短絡が生じ易いという問題がある。
そしてこの酸化シリコン膜５を電極間絶縁膜として、第２層ドープトポリシリコン膜等を形成し、ＣＭＰあるいはレジストエッチバックにより平坦化する方法がとられている。
しかしながらこの熱酸化工程において、角状の突起Ｔが形成されることがあった。これは熱酸化工程において加熱温度を低くするにつれて特に顕著な問題となっていることがわかった。
すなわち、従来は９５０℃程度の熱酸化が主流であったのに対し、微細化、高集積化に伴い、デザインルールも微細化しており、９００℃程度、さらには８５０℃程度まで低下せしめられる傾向にあるが、低温下での熱酸化を行なう場合に、特にこの問題が顕著となっていることがわかった。
詳細な理由は不明であるが、第１の電極の上端部に応力と酸化による熱の影響で角状の突起が成長するものと考えられる。
単層電極構造の場合には、この上層に例えば第２層ドープトポリシリコン膜を形成し、ＣＭＰあるいはレジストエッチバックにより平坦化するとともに第２層ドープトポリシリコン膜を分離し、第１層ドープトポリシリコン層からなる第１の電極３ａの間に第２層ドープトポリシリコン膜（図示せず）からなる第２の電極が形成される。
この場合、電極上縁部のエッジ近傍で突起Ｔの成長により短絡が生じ易いという問題がある。
一方２層電極構造の場合には、図７に示すように、酸化シリコン膜５で被覆された第１層ドープトポリシリコン膜３ａからなる第１の電極上にかかるように、第２層ドープトポリシリコン膜３ｂを形成し、フォトリソグラフィにより形成した所望のマスクを用いてパターニングして、第２の電極を形成する。
この構造では特に、この電極上縁部のエッジ近傍で、突起Ｔの成長により短絡が生じ易いという問題がある。
この構造では特に、この電極上縁部のエッジ近傍で、突起Ｔの成長により短絡が生じ易いという問題がある。
このように、従来の固体撮像素子では、熱酸化による第１層導電性膜のパターンの上縁近傍から突起Ｔが成長することに起因して、第１の電極と第２の電極との間即ち、隣接する２電極間の絶縁膜の膜質の低下、さらには電気的耐圧の低下という問題があった。さらには、ステップカバレッジの低下という問題があり、さらにはリークの発生確率が高くなってしまうという問題があった。
本発明は前記実情に鑑みてなされたもので、電荷転送電極における電極間絶縁膜の膜質の向上を図ることを目的とする。
また、本発明は、電荷転送電極における第１層導電性膜からなる第１の電極と第２層導電性膜からなる第２の電極との間の電極間絶縁膜におけるリークの抑制をはかり耐圧を向上することを目的とする。
また、本発明は、電荷転送電極における第１層導電性膜からなる第１の電極と第２層導電性膜からなる第２の電極との間の電極間絶縁膜におけるリークの抑制をはかり耐圧を向上することを目的とする。
そこで本発明の固体撮像素子では、光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部とを具備し、前記電荷転送部が、第１層導電性膜からなる第１の電極と、前記第１の電極に対して電極間絶縁膜を介して当接せしめられた、第２層導電性膜からなる第２の電極とを備えた電荷転送電極で構成される固体撮像素子において、前記第１の電極は、上面が酸化防止膜で被覆された状態で、側壁酸化を行なうことによって側壁を覆うように形成された前記電極間絶縁膜としての酸化シリコン膜で被覆されたことを特徴とする。
この構成により、第１の電極は上面が減圧ＣＶＤ法により形成された窒化シリコンなどの酸化防止膜で被覆された状態で側壁酸化がなされることにより、上面からのストレスが低減され、突起Ｔの成長は低減され、層間リークの発生を低減することができる。
この構成により、第１の電極は上面が減圧ＣＶＤ法により形成された窒化シリコンなどの酸化防止膜で被覆された状態で側壁酸化がなされることにより、上面からのストレスが低減され、突起Ｔの成長は低減され、層間リークの発生を低減することができる。
そこで本発明の固体撮像素子では、前記酸化防止膜が、前記第１の電極上にＣＶＤ法により形成された酸化シリコン膜を介して形成されたものを含む。
この構成により、ＣＶＤ酸化膜の存在により、これがバッファとなるものと考えられ、突起の成長を抑制することができる。
この構成により、ＣＶＤ酸化膜の存在により、これがバッファとなるものと考えられ、突起の成長を抑制することができる。
また本発明の固体撮像素子では、前記酸化防止膜が、窒化シリコン膜であるものを含む。
この構成により、酸化防止膜として有効に作用する窒化シリコンを用いることにより、信頼性の向上をはかることができる。さらにまた下地が酸化シリコン膜である場合には、上面では酸化シリコン膜と窒化シリコン膜との２層膜となり、絶縁性が向上するため絶縁耐圧を高めつつ薄膜化が可能となる。加えてこの酸化シリコン膜と窒化シリコン膜との２層膜はアモルファスシリコンあるいはポリシリコンのパターニング用のマスクとして有効であり、第１の電極のパターニングのためにマスクとして用いると共に、これをそのまま絶縁膜として用いることができるため、工数の低減を図ることができる。
この構成により、酸化防止膜として有効に作用する窒化シリコンを用いることにより、信頼性の向上をはかることができる。さらにまた下地が酸化シリコン膜である場合には、上面では酸化シリコン膜と窒化シリコン膜との２層膜となり、絶縁性が向上するため絶縁耐圧を高めつつ薄膜化が可能となる。加えてこの酸化シリコン膜と窒化シリコン膜との２層膜はアモルファスシリコンあるいはポリシリコンのパターニング用のマスクとして有効であり、第１の電極のパターニングのためにマスクとして用いると共に、これをそのまま絶縁膜として用いることができるため、工数の低減を図ることができる。
また本発明の固体撮像素子では、前記第１および第２の電極はいずれも半導体基板表面にゲート酸化膜を介して並置された単層構造の電荷転送電極を構成するものを含む。
この構成により、膜質の良好な電極間絶縁膜を用いているため単層構造の電荷転送電極においてリークの確実な低減を図ることができる。
この構成により、膜質の良好な電極間絶縁膜を用いているため単層構造の電荷転送電極においてリークの確実な低減を図ることができる。
また本発明の固体撮像素子では、前記第２の電極は前記第１の電極の上層の一部に重畳するように形成された２層電極構造の電荷転送電極を構成するものを含む。
この構成によれば、特に第１の電極の上縁近傍で膜質の良好な電極間絶縁膜を用いているため２層構造の電荷転送電極においてリークの確実な低減を図ることができる。
この構成によれば、特に第１の電極の上縁近傍で膜質の良好な電極間絶縁膜を用いているため２層構造の電荷転送電極においてリークの確実な低減を図ることができる。
また本発明の固体撮像素子では、少なくとも前記第１および第２の電極の相対向する領域では、酸化防止膜は存在しないように構成されたものを含む。
この構成により、電荷の授受が主として行なわれる第１の電極の上縁近傍で酸化防止膜は存在せず、側壁と同様の誘電率を有するため、当接領域全体にわたって均一な電極間絶縁膜が存在していることになり、電界の集中を抑制し、信頼性の向上を図ることができる。
この構成により、電荷の授受が主として行なわれる第１の電極の上縁近傍で酸化防止膜は存在せず、側壁と同様の誘電率を有するため、当接領域全体にわたって均一な電極間絶縁膜が存在していることになり、電界の集中を抑制し、信頼性の向上を図ることができる。
また本発明の固体撮像素子では、前記第１層導電性膜または第２層導電性膜はシリコン系導電性膜であるものを含む。
また本発明の固体撮像素子では、前記シリコン系導電性膜はドープトアモルファスシリコン膜であるものを含む。
また本発明の固体撮像素子では、前記シリコン系導電性膜はドープトポリシリコン膜であるものを含む。
本発明の固体撮像素子の製造方法は、光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部とを具備した固体撮像素子の製造方法において、ゲート酸化膜の形成された半導体基板表面に、第１の電極を構成する第１層導電性膜のパターンを形成する工程と、前記第１の電極を構成する前記第１層導電性膜の上に酸化防止膜を形成する工程と、前記酸化防止膜の存在下で熱酸化を行なうことにより、前記第１の電極の少なくとも側壁に電極間絶縁膜となる絶縁膜を形成する工程と、前記第１の電極および前記電極間絶縁膜の形成された前記半導体基板表面に第２の電極を構成する第２層導電性膜を形成する工程とを含むことを特徴とする。
この方法によれば、酸化防止膜の存在下で熱酸化を行なうことにより前記第１の電極の少なくとも側壁に電極間絶縁膜となる絶縁膜を形成しているため、緻密で膜質の良好な電極間絶縁膜を形成することができ、また第１の電極の上面での酸化膜の成長はほとんどないためストレスが低減し、低温形成においても突起Ｔの成長が低減され、信頼性の高い電極間絶縁膜を形成することができる。
この方法によれば、酸化防止膜の存在下で熱酸化を行なうことにより前記第１の電極の少なくとも側壁に電極間絶縁膜となる絶縁膜を形成しているため、緻密で膜質の良好な電極間絶縁膜を形成することができ、また第１の電極の上面での酸化膜の成長はほとんどないためストレスが低減し、低温形成においても突起Ｔの成長が低減され、信頼性の高い電極間絶縁膜を形成することができる。
また、本発明の固体撮像素子の製造方法は、前記酸化防止膜を形成する工程が、減圧ＣＶＤ工程であるものを含む。
この構成により、減圧ＣＶＤ法により第１の電極にストレスを与えることなく酸化防止膜を形成することができ、より確実に突起の成長を抑制することができる。
この構成により、減圧ＣＶＤ法により第１の電極にストレスを与えることなく酸化防止膜を形成することができ、より確実に突起の成長を抑制することができる。
また、本発明の固体撮像素子の製造方法は、前記酸化防止膜を形成する工程に先立ち、前記第１層導電性膜上に高温ＣＶＤ法により酸化シリコン膜を形成する工程を含むものを含む。
この構成によれば、酸化防止膜の下地としてＣＶＤ法により酸化シリコン膜を形成することにより、よりストレスの低減を図ることができる。
この構成によれば、酸化防止膜の下地としてＣＶＤ法により酸化シリコン膜を形成することにより、よりストレスの低減を図ることができる。
また、本発明の固体撮像素子の製造方法は、前記高温ＣＶＤ法により酸化シリコン膜を形成する工程およびこの上層に酸化防止膜を形成する工程は、前記第１層導電性膜のパターニングに先立ち、実行され、前記第１層導電性膜は前記酸化シリコン膜および前記酸化防止膜のパターニングによって得られたマスクパターンを用いてパターニングものを含む。
この構成によれば、マスクパターンとして酸化防止膜および酸化シリコン膜を用いることにより、マスクとして有効に作用し、かつ熱酸化による側壁への絶縁膜形成にはストレス低減のための酸化防止膜として作用し、使用時には酸化シリコン膜と窒化シリコン膜との２層膜として高度の絶縁耐圧を得ることができる。
この構成によれば、マスクパターンとして酸化防止膜および酸化シリコン膜を用いることにより、マスクとして有効に作用し、かつ熱酸化による側壁への絶縁膜形成にはストレス低減のための酸化防止膜として作用し、使用時には酸化シリコン膜と窒化シリコン膜との２層膜として高度の絶縁耐圧を得ることができる。
また、本発明の固体撮像素子の製造方法は、前記第１の電極上に突出する前記第２層導電性膜の突出部を除去し、表面を平坦化する工程を含むものを含む。
この構成によれば、単層電極構造の電荷転送電極を電極間リークの虞もなく高歩留まりで得ることができる。
この構成によれば、単層電極構造の電荷転送電極を電極間リークの虞もなく高歩留まりで得ることができる。
また、本発明の固体撮像素子の製造方法は、前記第２層導電性膜の形成工程に先立ち、前記酸化防止膜を除去する工程を含み、前記第２層導電性膜の形成工程の後、前記第１の電極上に重畳する領域を残して前記第２層導電性膜をパターニングする工程を含むものを含む。
この構成によれば、２層電極構造の電荷転送電極を電極間リークの虞もなく高歩留まりで得ることができる。
この構成によれば、２層電極構造の電荷転送電極を電極間リークの虞もなく高歩留まりで得ることができる。
また、本発明の固体撮像素子の製造方法は、前記第１層導電性膜または第２層導電性膜は、シリコン系導電性膜であるものを含む。
また、本発明の固体撮像素子の製造方法は、前記シリコン系導電性膜はドープトアモルファスシリコン膜であるものを含む。
また、本発明の固体撮像素子の製造方法は、前記シリコン系導電性膜はドープトポリシリコン膜であるものを含む。
本発明の固体撮像素子およびその製造方法によれば、熱酸化に際して、ストレスによりシリコンの突起が成長し、これに起因するリークが発生するのを抑制することができ、高歩留まりで信頼性の高い固体撮像素子を提供することができる。
またこの方法によれば、特に微細化にあたり、熱酸化などの熱処理温度を拡散長の伸びを生じない程度に低減しつつ信頼性の高い素子構造を提供することができる。
またこの方法によれば、特に微細化にあたり、熱酸化などの熱処理温度を拡散長の伸びを生じない程度に低減しつつ信頼性の高い素子構造を提供することができる。
以下本発明の実施の形態について図面を参照しつ説明する。
（第１の実施の形態）
（第１の実施の形態）
この固体撮像素子は、図１および２にその断面概要図および平面概要図を示すと共に図３（ａ）乃至（ｄ）にその電極形成工程を示すように、単層電極構造の電荷転送電極を備えた固体撮像素子において、電極間絶縁膜となる側壁の酸化シリコン膜５を、ＨＴＯ膜である酸化シリコン膜４ａと減圧ＣＶＤ法により形成した窒化シリコン膜４ｂとで上面を被覆した第１層導電性膜で構成された第１の電極のパターンで被覆した状態で熱酸化することにより形成したことを特徴とするものである。
なお、図２に平面概要図を示すように、シリコン基板１には、光電変換部を構成する複数のフォトダイオード領域３０が形成され、フォトダイオードで検出した信号電荷を転送するための電荷転送部４０が、フォトダイオード領域３０の間に形成される。ここで図１は図２のＡ−Ａ線に沿って切断して得られる断面である。
電荷転送電極によって転送される信号電荷が移動する電荷転送チャネル３３は、図２では図示していないが、電荷転送部４０が延在する方向と交差する方向に、形成される。
なお、図２においては、電極間絶縁膜５の内、フォトダイオード領域と電荷転送部４０との境界近傍に形成されるものの記載を省略してある。
図１に示すように、シリコン基板１内には、フォトダイオード領域３０、電荷転送チャネル３３、チャネルストップ領域３２、電荷読み出し領域３４が形成され、シリコン基板１表面には、ゲート酸化膜２が形成される。ゲート酸化膜２表面には、酸化シリコン膜からなる電極間絶縁膜５と電荷転送電極（第１層ドープトポリシリコン膜３ａからなる第１の電極、第２層ドープトポリシリコン膜３ｂからなる第２の電極）が形成される。
電荷転送部４０は、上述したとおりであるが、図１に示すように、電荷転送部４０の電荷転送電極上面には中間層７０が形成される。７１は遮光膜、７２はＢＰＳＧ（borophospho silicate glass）からなる絶縁膜、７３はＰ−ＳｉＮからなる絶縁膜（パッシベーション膜）、７４は透明樹脂膜からなる平坦化層である。
固体撮像素子の上方には、フォトダイオード領域３０の光検知部分を除いて遮光膜７１が設けられ、さらにカラーフィルタ５０、マイクロレンズ６０が設けられる。また、カラーフィルタ５０とマイクロレンズ６０との間は、絶縁性の透明樹脂等からなる平坦化層６１が充填される。
また、図２では、いわゆるハニカム構造の固体撮像素子を示しているが、正方格子型の固体撮像素子にも適用可能であることはいうまでもない。
また、図２では、いわゆるハニカム構造の固体撮像素子を示しているが、正方格子型の固体撮像素子にも適用可能であることはいうまでもない。
次にこの固体撮像素子の製造工程について図３（ａ）乃至図３（ｄ）を参照しつつ詳細に説明する。
まず、不純物濃度１．０×１０１６ｃｍ−３程度のｎ型のシリコン基板１表面に、膜厚１５〜３５ｎｍの酸化シリコン膜２ａと、膜厚５０ｎｍの窒化シリコン膜２ｂと、膜厚５〜１０ｎｍの酸化シリコン膜２ｃを形成し、３層構造のゲート酸化膜２を形成する。
まず、不純物濃度１．０×１０１６ｃｍ−３程度のｎ型のシリコン基板１表面に、膜厚１５〜３５ｎｍの酸化シリコン膜２ａと、膜厚５０ｎｍの窒化シリコン膜２ｂと、膜厚５〜１０ｎｍの酸化シリコン膜２ｃを形成し、３層構造のゲート酸化膜２を形成する。
続いて、このゲート酸化膜２上に、ＰＨ３とＮ２とを添加したＳｉＨ４を反応性ガスとして用いた減圧ＣＶＤ法により、第１層導電性膜として例えば膜厚０．２５〜０．４μｍのリンドープの第１層ドープトポリシリコン膜３ａを形成する。このときの基板温度は５００〜６５０℃とする。
この後、基板温度７５０℃で減圧ＣＶＤ法により膜厚１５ｎｍの酸化シリコン膜４ａを形成するとともに、減圧ＣＶＤ法により酸化防止膜として例えば、膜厚５０〜１５０ｎｍの窒化シリコン膜４ｂとを形成する。
続いて、そしてこの上層にポジレジストを厚さ０．５〜１．４μｍとなるように塗布し、フォトリソグラフィにより所望のマスクを用いて露光し、現像、水洗を行い、レジストパターンを形成する。
この後、ＣＨＦ３とＣ２Ｆ６とＯ２とＨｅとの混合ガスを用いた反応性イオンエッチングにより、酸化シリコン膜４ａと、窒化シリコン膜４ｂとをエッチングし、第１層ドープトポリシリコン膜３ａのパターニング用のマスクパターンを形成する。このマスクパターンは側壁酸化工程においてはそのまま、酸化防止膜として用いられる
そしてアッシングによりレジストパターンを剥離除去する。
そしてアッシングによりレジストパターンを剥離除去する。
この後、ＨＢｒとＯ２との混合ガスを用いた反応性イオンエッチングによりこのマスクパターンをマスクとし、ゲート酸化膜２の窒化シリコン膜２ｂをエッチングストッパとして第１層ドープトポリシリコン膜３ａを選択的にエッチング除去し、第１の電極および周辺回路（図示せず）の配線を形成する（図３（ａ）））。ここではＥＣＲ(電子サイクロトロン共鳴：Electron Cycrotoron Resonance)方式あるいはＩＣＰ（誘導結合Inductively Coupled Plasma）方式などのエッチング装置を用いるのが望ましい。
続いて、熱酸化法により第１の電極のパターンの側面を含む周りに膜厚８０〜９０ｎｍの酸化シリコン膜からなる電極間絶縁膜５を形成する（図３（ｂ））。ここでは熱酸化の温度は９００℃程度とする。望ましくは８５０℃である。これにより拡散長の伸びを防ぐことができる。第１の電極の上面を窒化シリコン膜４ｂからなる酸化防止膜で被覆した状態で熱酸化しているため、ストレスが緩和され突起Ｔの成長は抑制される。
次に、ＳｉＨ４ガスにＰＨ３とＮ２とを添加した反応性ガスを用いた減圧ＣＶＤ法により第２層導電性膜として、例えば、膜厚０．４〜０．７μｍの第２層ドープトポリシリコン膜３ｂを形成する。このとき第２層ドープトポリシリコン膜３ｂの膜厚は第１層ドープトポリシリコン膜およびその上層の酸化シリコン膜４ａおよび窒化シリコン膜４ｂの膜厚の合計膜厚と同程度かそれよりも厚くなるように形成する必要がある。
そして、レジスト（図示せず）を塗布し、このレジストと第２層ドープトポリシリコン膜３ｂのエッチング速度がほぼ同一となる条件で、全面エッチングを行い、第２層ドープトポリシリコン膜３ｂの平坦化を行う。
この後、アクティブ領域および周辺回路形成のためのレジストパターン（図示せず）を形成する。ここでは、固体撮像素子形成部および周辺回路部の一部を覆うようにレジストパターンを形成する。
そして、このレジストパターンをマスクとして、フォトダイオード領域３０上の第２層ドープトポリシリコン膜３ｂをエッチング除去するとともに周辺回路の他のパターン（図示せず）を残留させる。
そして、アッシングによりレジスト除去を行なうことにより、固体撮像素子形成部および周辺回路部の一部を覆うように第２層ドープトポリシリコン膜３ｂが形成される（図３（ｃ））。
そして、アッシングによりレジスト除去を行なうことにより、固体撮像素子形成部および周辺回路部の一部を覆うように第２層ドープトポリシリコン膜３ｂが形成される（図３（ｃ））。
このようにして、第２層ドープトポリシリコン膜３ｂからなる第２の電極を形成し、熱酸化により第２の電極の周りに酸化シリコン膜６を形成し、単層電極構造の電荷転送電極３が形成される（図３（ｄ））。
そしてこの上層に遮光膜のパターン７１、膜厚７００ｎｍのＢＰＳＧ膜７２を形成し、８５０℃でリフローし平坦化する。そしてＰ−ＳｉＮからなる絶縁膜（パッシベーション膜）７３、透明樹脂膜からなる平坦化層７４を形成する。
この後、カラーフィルタ５０、平坦化層６１、マイクロレンズ６０などを形成して、図１および図２に示すような固体撮像素子を得る。
この後、カラーフィルタ５０、平坦化層６１、マイクロレンズ６０などを形成して、図１および図２に示すような固体撮像素子を得る。
この方法によれば、高温ＣＶＤ法で形成した高品質の酸化シリコン膜と減圧ＣＶＤ法で形成した窒化シリコン膜との２層膜を酸化防止膜として熱酸化を行い側壁に高品質の酸化シリコン膜を形成しているため、高耐圧で信頼性の高い電極間絶縁膜の形成が可能となる。またこの酸化シリコン膜および窒化シリコンは第１層導電性膜で構成された第１の電極のパターニングにマスクパターンとして用いるものであり、工数の増大なしに形成可能である。さらにまた、第１の電極の表面は高温ＣＶＤで構成された緻密な酸化シリコン膜４ａと窒化シリコン膜との２層構造であるため上面の耐圧も良好であるためより薄膜化が可能となる。このようにして、微細でかつ高感度の固体撮像素子を形成することができる。
なお、この第１層導電性膜は、上層に酸化シリコン膜４ａと窒化シリコン膜４ｂとからなるストッパで被覆されているため、エッチバック工程においても、エッチングされることなく、第１の電極は所望の膜厚を維持することができる。
また、第１の電極表面に設けられたこの酸化シリコン膜４ａと窒化シリコン膜４ｂからなる２層膜は表面の平坦化のためのエッチバック工程に代えてＣＭＰ工程を用いる場合に
もストッパとして作用するため膜減りが防止される。
また、第１の電極表面に設けられたこの酸化シリコン膜４ａと窒化シリコン膜４ｂからなる２層膜は表面の平坦化のためのエッチバック工程に代えてＣＭＰ工程を用いる場合に
もストッパとして作用するため膜減りが防止される。
また、酸化防止膜としての窒化シリコンの膜厚は５０〜１５０ｎｍ程度とするのが望ましい。ただ、酸化防止膜としての窒化シリコン膜は側壁絶縁膜としての酸化シリコン膜の形成後、除去してもよい。
（第２の実施の形態）
前記第１の実施の形態では、単層電極構造をもつ電荷転送電極を用いた場合について説明したが、２層電極構造の電荷転送電極にも適用可能である。図４は本発明の第２の実施の形態の固体撮像素子の断面概要図である。また図５（ａ）乃至（ｃ）にその電極形成工程を示す図である。本実施の形態では、単層電極構造に代えて２層電極構造の電荷転送電極を備えた固体撮像素子を形成した点が異なるのみで他は前記実施の形態１と同様である。すなわち、電極間絶縁膜となる側壁の酸化シリコン膜５を、ＨＴＯ膜である酸化シリコン膜４ａと減圧ＣＶＤ法により形成した窒化シリコン膜４ｂとで上面を被覆した第１層導電性膜で構成された第１の電極のパターンで被覆した状態で熱酸化することにより形成したことを特徴とするものである。なお、２層電極構造の場合は第１の電極の上面の絶縁膜も電荷の授受に寄与するため第２の電極との相対向する領域の第１の電極は窒化シリコン膜４ｂが除去されている。ここでは第１の電極の上面全体にわたって窒化シリコン膜４ｂが除去されている。
前記第１の実施の形態では、単層電極構造をもつ電荷転送電極を用いた場合について説明したが、２層電極構造の電荷転送電極にも適用可能である。図４は本発明の第２の実施の形態の固体撮像素子の断面概要図である。また図５（ａ）乃至（ｃ）にその電極形成工程を示す図である。本実施の形態では、単層電極構造に代えて２層電極構造の電荷転送電極を備えた固体撮像素子を形成した点が異なるのみで他は前記実施の形態１と同様である。すなわち、電極間絶縁膜となる側壁の酸化シリコン膜５を、ＨＴＯ膜である酸化シリコン膜４ａと減圧ＣＶＤ法により形成した窒化シリコン膜４ｂとで上面を被覆した第１層導電性膜で構成された第１の電極のパターンで被覆した状態で熱酸化することにより形成したことを特徴とするものである。なお、２層電極構造の場合は第１の電極の上面の絶縁膜も電荷の授受に寄与するため第２の電極との相対向する領域の第１の電極は窒化シリコン膜４ｂが除去されている。ここでは第１の電極の上面全体にわたって窒化シリコン膜４ｂが除去されている。
なお、平面概要図は図２に示した前記第１の実施の形態と同様であり、シリコン基板１には、光電変換部を構成する複数のフォトダイオード領域３０が形成され、フォトダイオードで検出した信号電荷を転送するための電荷転送部４０が、フォトダイオード領域３０の間に形成される。ここで図４は図２のＡ−Ａ線に沿って切断して得られる断面である。
電荷転送電極以外の部分については前記第１の実施の形態と同様であるためここでは説明を省略する。
次にこの固体撮像素子の製造工程について図５（ａ）乃至図５（ｃ）を参照しつつ詳細に説明する。
まず、前記実施の形態１と同様にして第１の電極を形成する。すなわち不純物濃度１．０×１０１６ｃｍ−３程度のｎ型のシリコン基板１表面に、膜厚１５〜３５ｎｍの酸化シリコン膜２ａと、膜厚５０ｎｍの窒化シリコン膜２ｂと、膜厚５〜１０ｎｍの酸化シリコン膜２ｃを形成し、３層構造のゲート酸化膜２を形成する。
まず、前記実施の形態１と同様にして第１の電極を形成する。すなわち不純物濃度１．０×１０１６ｃｍ−３程度のｎ型のシリコン基板１表面に、膜厚１５〜３５ｎｍの酸化シリコン膜２ａと、膜厚５０ｎｍの窒化シリコン膜２ｂと、膜厚５〜１０ｎｍの酸化シリコン膜２ｃを形成し、３層構造のゲート酸化膜２を形成する。
続いて、このゲート酸化膜２上に、ＰＨ３とＮ２とを添加したＳｉＨ４を反応性ガスとして用いた減圧ＣＶＤ法により、第１層導電性膜として、例えば、膜厚０．３〜０．４μｍのリンドープの第１層ドープトポリシリコン膜３ａを形成する。
この後、基板温度７５０℃で減圧ＣＶＤ法により膜厚１５ｎｍの酸化シリコン膜４ａを形成するとともに、減圧ＣＶＤ法により酸化防止膜として膜厚５０〜１５０ｎｍの窒化シリコン膜４ｂとを形成する。
続いて、フォトリソグラフィにより形成したレジストパターンをマスクとして酸化シリコン膜４ａと、窒化シリコン膜４ｂとをエッチングし、第１層ドープトポリシリコン膜３ａのパターニング用のマスクパターンを形成する。ここでもダミーのマスクパターンが、本来の第１の電極形成用マスクパターンの左手に形成されている。
そしてアッシングによりレジストパターンを剥離除去する。
そしてアッシングによりレジストパターンを剥離除去する。
この後、ＨＢｒとＯ２との混合ガスを用いた反応性イオンエッチングによりこのマスクパターンをマスクとし、ゲート酸化膜２の窒化シリコン膜２ｂをエッチングストッパとして第１層ドープトポリシリコン膜３ａを選択的にエッチング除去し、第１の電極および周辺回路（図示せず）の配線を形成する。
続いて、熱酸化法により第１の電極のパターンの側面を含む周りに膜厚８０〜９０ｎｍの酸化シリコン膜からなる電極間絶縁膜５を形成する。ここでは熱酸化の温度は９００℃程度とする。望ましくは８５０℃である。これにより拡散長の伸びを防ぐことができる。第１の電極の上面を窒化シリコン膜４ｂからなる酸化防止膜で被覆した状態で熱酸化しているため、ストレスが緩和され突起Ｔの成長は抑制される。電極間絶縁膜形成後窒化シリコン４ｂをエッチング除去する（図５（ａ））。
次に、第１の電極の周りに減圧ＣＶＤ法により酸化シリコン膜（ＨＴＯ）６を形成した後（図５（ｂ））、ＳｉＨ４ガスにＰＨ３とＮ２とを添加した反応性ガスを用いた減圧ＣＶＤ法により、第２層導電性膜として、例えば、膜厚０．３〜０．５μｍの第２層ドープトポリシリコン膜３ｂを形成する。
そして、レジスト（図示せず）を塗布し、第２層ドープトポリシリコン膜３ｂのパターニングを行なう（図５（ｃ））。このとき本実施の形態では、第２層ドープトポリシリコン膜３ｂが第１の電極の上層の一部に重畳するようにパターニングして第２の電極を形成する。
このようにして、２層電極構造の電荷転送電極が形成される。後は前記第１の実施の形態と同様にこの上層に遮光膜のパターン７１、膜厚７００ｎｍのＢＰＳＧ膜７２Ｐ−ＳｉＮからなる絶縁膜（パッシベーション膜）７３、透明樹脂膜からなる平坦化層７４を形成する。
この後、カラーフィルタ５０、平坦化層６１、マイクロレンズ６０などを形成して、図４に示すような固体撮像素子を得る。
この後、カラーフィルタ５０、平坦化層６１、マイクロレンズ６０などを形成して、図４に示すような固体撮像素子を得る。
この方法によれば、減圧ＣＶＤ法で形成した高品質の酸化シリコン膜と減圧ＣＶＤ法で形成した窒化シリコン膜との２層膜を酸化防止膜として熱酸化を行い側壁に高品質の酸化シリコン膜を形成しているため、高耐圧で信頼性の高い電極間絶縁膜の形成が可能となる。
なお本実施の形態の固体撮像素子において、少なくとも前記第１および第２の電極の相対向する領域では、酸化防止膜を除去することにより、電荷の授受が主として行なわれる第１の電極の上縁近傍で酸化防止膜は存在せず、側壁と同様の誘電率を有するため、当接領域全体にわたって均一な電極間絶縁膜が存在していることになり、電荷の集中を抑制し、信頼性の向上を図ることができる。
以上説明してきたように、本発明の固体撮像素子によれば、熱酸化に際して、ストレスによりシリコンの突起が成長し、これに起因するリークが発生するのを抑制することができ、微細化にあたり、熱酸化などの熱処理温度を拡散長の伸びを生じない程度に低減しつつ信頼性の高い素子構造を提供することができることから、微細でかつ高感度の固体撮像素子の形成に有効である。
１ シリコン基板
２ ゲート酸化膜
３ａ 第１の電極（第１層ドープトポリシリコン膜）
３ｂ 第２の電極（第２層ドープトポリシリコン膜）
３ 電荷転送電極
４ａ 酸化シリコン膜
４ｂ 窒化シリコン膜（酸化防止膜）
５ 電極間絶縁膜
６ 酸化シリコン膜
７ 酸化シリコン膜
３０ フォトダイオード領域
４０ 電荷転送部
５０ カラーフィルタ
６０ マイクロレンズ
７０ 中間層
２ ゲート酸化膜
３ａ 第１の電極（第１層ドープトポリシリコン膜）
３ｂ 第２の電極（第２層ドープトポリシリコン膜）
３ 電荷転送電極
４ａ 酸化シリコン膜
４ｂ 窒化シリコン膜（酸化防止膜）
５ 電極間絶縁膜
６ 酸化シリコン膜
７ 酸化シリコン膜
３０ フォトダイオード領域
４０ 電荷転送部
５０ カラーフィルタ
６０ マイクロレンズ
７０ 中間層
Claims (17)
- 光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部とを具備し、
前記電荷転送部が、第１層導電性膜からなる第１の電極と、前記第１の電極に対して電極間絶縁膜を介して当接せしめられた、第２層導電性膜からなる第２の電極とを備えた電荷転送電極で構成される固体撮像素子において、
前記第１の電極は、上面がＣＶＤ法により形成された酸化シリコン膜を介して酸化防止膜で被覆され、前記酸化防止膜で被覆された状態で側壁酸化を行なうことによって形成された前記電極間絶縁膜としての酸化シリコン膜で被覆されたことを特徴とする固体撮像素子。 - 請求項１に記載の固体撮像素子であって、
前記酸化シリコン膜は、前記第１の電極上にＣＶＤ法により形成されたことを特徴とする固体撮像素子。 - 請求項１または２に記載の固体撮像素子であって、
前記酸化防止膜は、窒化シリコン膜であることを特徴とする固体撮像素子。 - 請求項１乃至３のいずれかに記載の固体撮像素子であって、
前記第１および第２の電極はいずれも半導体基板表面にゲート酸化膜を介して並置された単層構造の電荷転送電極を構成することを特徴とする固体撮像素子。 - 請求項１乃至３のいずれかに記載の固体撮像素子であって、
前記第２の電極は前記第１の電極の上層の一部に重畳するように形成された２層電極構造の電荷転送電極を構成することを特徴とする固体撮像素子。 - 請求項１乃至５のいずれかに記載の固体撮像素子であって、
前記第１層導電性膜または第２層導電性膜はシリコン系導電性膜であることを特徴とする固体撮像素子。 - 請求項６に記載の固体撮像素子であって、
前記シリコン系導電性膜はドープトアモルファスシリコン膜であることを特徴とする固体撮像素子。 - 請求項６に記載の固体撮像素子であって、
前記シリコン系導電性膜はドープトポリシリコン膜であることを特徴とする固体撮像素子。 - 光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部とを具備し、
前記電荷転送部が、第１層導電性膜からなる第１の電極と、前記第１の電極に対して電極間絶縁膜を介して当接せしめられた、第２層導電性膜からなる第２の電極とを備えた電荷転送電極で構成される固体撮像素子の製造方法において、
ゲート酸化膜の形成された半導体基板表面に、前記第１層導電性膜を形成し、
前記第１層導電性膜の上面にＣＶＤ法により形成された酸化シリコン膜を介して酸化防止膜を形成した後、該第１層導電性膜をパターニングすることで前記第１の電極を形成し、
前記酸化防止膜の存在下で熱酸化を行なうことにより、前記第１の電極の少なくとも側壁に電極間絶縁膜となる絶縁膜を形成し、
前記第１の電極および前記電極間絶縁膜の形成された前記半導体基板表面に第２の電極を構成する第２層導電性膜を形成する固体撮像素子の製造方法。 - 請求項９に記載の固体撮像素子の製造方法であって、
前記酸化防止膜を形成する工程は、減圧ＣＶＤ工程である固体撮像素子の製造方法。 - 請求項９に記載の固体撮像素子の製造方法であって、
前記酸化シリコン膜は、前記第１層導電性膜上に高温ＣＶＤ法により形成することを特徴とする固体撮像素子の製造方法。 - 請求項１１に記載の固体撮像素子の製造方法であって、
前記高温ＣＶＤ法により前記酸化シリコン膜を形成する工程およびこの上層に前記酸化防止膜を形成する工程は、前記第１層導電性膜のパターニングに先立ち、実行され、
前記第１層導電性膜は前記酸化シリコン膜および前記酸化防止膜のパターニングによって得られたマスクパターンを用いてパターニングされることを特徴とする固体撮像素子の製造方法。 - 請求項９乃至１２のいずれかに記載の固体撮像素子の製造方法であって、
前記第１の電極上に突出する前記第２層導電性膜の突出部を除去し、表面を平坦化する工程を含むことを特徴とする固体撮像素子の製造方法。 - 請求項９乃至１２のいずれかに記載の固体撮像素子の製造方法であって、
前記第２層導電性膜の形成工程に先立ち、前記酸化防止膜を除去する工程を含み、
前記第２層導電性膜の形成工程の後、前記第１の電極上に重畳する領域を残して前記第２層導電性膜をパターニングする工程を含むことを特徴とする固体撮像素子の製造方法。 - 請求項９乃至１４のいずれかに記載の固体撮像素子の製造方法であって、
前記第１層導電性膜または第２層導電性膜は、シリコン系導電性膜であることを特徴とする固体撮像素子の製造方法。 - 請求項１５に記載の固体撮像素子の製造方法であって、
前記シリコン系導電性膜はドープトアモルファスシリコン膜であることを特徴とする固体撮像素子の製造方法。 - 請求項１５に記載の固体撮像素子の製造方法であって、
前記シリコン系導電性膜はドープトポリシリコン膜であることを特徴とする固体撮像素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004188404A JP4711645B2 (ja) | 2004-06-25 | 2004-06-25 | 固体撮像素子およびその製造方法 |
| US11/159,367 US7233037B2 (en) | 2004-06-25 | 2005-06-23 | Solid state imaging device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004188404A JP4711645B2 (ja) | 2004-06-25 | 2004-06-25 | 固体撮像素子およびその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2006013146A JP2006013146A (ja) | 2006-01-12 |
| JP2006013146A5 JP2006013146A5 (ja) | 2007-04-26 |
| JP4711645B2 true JP4711645B2 (ja) | 2011-06-29 |
Family
ID=35598553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004188404A Expired - Fee Related JP4711645B2 (ja) | 2004-06-25 | 2004-06-25 | 固体撮像素子およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7233037B2 (ja) |
| JP (1) | JP4711645B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006013460A (ja) * | 2004-05-21 | 2006-01-12 | Fuji Film Microdevices Co Ltd | 固体撮像素子の製造方法および固体撮像素子 |
| JP2007048894A (ja) * | 2005-08-09 | 2007-02-22 | Fujifilm Corp | 固体撮像素子およびその製造方法 |
| JP2007048893A (ja) * | 2005-08-09 | 2007-02-22 | Fujifilm Corp | 固体撮像素子およびその製造方法 |
| KR101319870B1 (ko) * | 2006-01-05 | 2013-10-18 | 엘지전자 주식회사 | 이동 통신 시스템에서의 핸드오버 방법 |
| WO2007078156A2 (en) | 2006-01-05 | 2007-07-12 | Lg Electronics Inc. | Transmitting data in a mobile communication system |
| KR101265628B1 (ko) * | 2006-01-05 | 2013-05-22 | 엘지전자 주식회사 | 이동 통신 시스템에서의 무선 자원 스케줄링 방법 |
| US9456455B2 (en) * | 2006-01-05 | 2016-09-27 | Lg Electronics Inc. | Method of transmitting feedback information in a wireless communication system |
| KR101203841B1 (ko) * | 2006-01-05 | 2012-11-21 | 엘지전자 주식회사 | 무선 통신 시스템에서의 페이징 메시지 전송 및 수신 방법 |
| JP4806030B2 (ja) | 2006-01-05 | 2011-11-02 | エルジー エレクトロニクス インコーポレイティド | 移動通信システムで信号を転送する方法 |
| KR101187076B1 (ko) | 2006-01-05 | 2012-09-27 | 엘지전자 주식회사 | 이동 통신 시스템에 있어서 신호 전송 방법 |
| JP2007194499A (ja) * | 2006-01-20 | 2007-08-02 | Fujifilm Corp | 固体撮像素子およびその製造方法 |
| KR101387475B1 (ko) * | 2006-03-22 | 2014-04-22 | 엘지전자 주식회사 | 복수의 네트워크 엔터티를 포함하는 이동 통신시스템에서의 데이터 처리 방법 |
| EP2618517B1 (en) | 2006-06-21 | 2023-08-02 | LG Electronics Inc. | Method of supporting data retransmission in a mobile communication system |
| US7973271B2 (en) * | 2006-12-08 | 2011-07-05 | Sony Corporation | Solid-state image pickup device, method for manufacturing solid-state image pickup device, and camera |
| JP5136110B2 (ja) * | 2008-02-19 | 2013-02-06 | ソニー株式会社 | 固体撮像装置の製造方法 |
| JP2010177599A (ja) * | 2009-01-30 | 2010-08-12 | Panasonic Corp | 固体撮像装置及びその製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003158256A (ja) * | 2001-11-22 | 2003-05-30 | Sony Corp | 固体撮像素子およびその製造方法 |
| JP2004103616A (ja) * | 2002-09-04 | 2004-04-02 | Fuji Film Microdevices Co Ltd | 固体撮像素子およびその製造方法 |
| JP2004119796A (ja) * | 2002-09-27 | 2004-04-15 | Fuji Film Microdevices Co Ltd | 固体撮像素子およびその製造方法 |
| JP2004335801A (ja) * | 2003-05-08 | 2004-11-25 | Fuji Photo Film Co Ltd | 固体撮像素子およびその製造方法 |
| JP2005209714A (ja) * | 2004-01-20 | 2005-08-04 | Fuji Photo Film Co Ltd | 固体撮像素子およびその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2508221B2 (ja) * | 1987-11-17 | 1996-06-19 | 三菱電機株式会社 | 電荷転送素子の製造方法 |
| JPH05343440A (ja) * | 1992-06-09 | 1993-12-24 | Mitsubishi Electric Corp | 電荷転送素子およびその製造方法 |
| JPH05343439A (ja) * | 1992-06-09 | 1993-12-24 | Mitsubishi Electric Corp | 電荷転送素子およびその製造方法 |
| JPH08274302A (ja) | 1995-04-03 | 1996-10-18 | Sharp Corp | ラテラル型ホトサイリスタおよびその製造方法 |
| US5817562A (en) * | 1997-01-24 | 1998-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd | Method for making improved polysilicon FET gate electrode structures and sidewall spacers for more reliable self-aligned contacts (SAC) |
| US6656840B2 (en) * | 2002-04-29 | 2003-12-02 | Applied Materials Inc. | Method for forming silicon containing layers on a substrate |
| KR100719338B1 (ko) * | 2004-06-15 | 2007-05-17 | 삼성전자주식회사 | 이미지 센서 및 그 형성 방법 |
-
2004
- 2004-06-25 JP JP2004188404A patent/JP4711645B2/ja not_active Expired - Fee Related
-
2005
- 2005-06-23 US US11/159,367 patent/US7233037B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003158256A (ja) * | 2001-11-22 | 2003-05-30 | Sony Corp | 固体撮像素子およびその製造方法 |
| JP2004103616A (ja) * | 2002-09-04 | 2004-04-02 | Fuji Film Microdevices Co Ltd | 固体撮像素子およびその製造方法 |
| JP2004119796A (ja) * | 2002-09-27 | 2004-04-15 | Fuji Film Microdevices Co Ltd | 固体撮像素子およびその製造方法 |
| JP2004335801A (ja) * | 2003-05-08 | 2004-11-25 | Fuji Photo Film Co Ltd | 固体撮像素子およびその製造方法 |
| JP2005209714A (ja) * | 2004-01-20 | 2005-08-04 | Fuji Photo Film Co Ltd | 固体撮像素子およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006013146A (ja) | 2006-01-12 |
| US7233037B2 (en) | 2007-06-19 |
| US20060011953A1 (en) | 2006-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7233037B2 (en) | Solid state imaging device and method of manufacturing the same | |
| US20090075417A1 (en) | Solid-state imaging device and method for producing the same | |
| JP2006049834A (ja) | 固体撮像素子およびその製造方法 | |
| KR100804100B1 (ko) | 고체 촬상 소자의 제조방법 및 고체 촬상 소자 | |
| JP2006351759A (ja) | 固体撮像素子およびその製造方法 | |
| JP4194295B2 (ja) | 固体撮像素子の製造方法 | |
| JP2007048894A (ja) | 固体撮像素子およびその製造方法 | |
| JP2006351787A (ja) | 固体撮像素子およびその製造方法 | |
| JP2006041484A (ja) | 固体撮像素子およびその製造方法 | |
| JP2005191480A (ja) | 固体撮像素子の製造方法 | |
| JP4406558B2 (ja) | 固体撮像素子 | |
| JP2006351788A (ja) | 固体撮像素子およびその製造方法 | |
| JP4705791B2 (ja) | 固体撮像素子の製造方法 | |
| JP2004342912A (ja) | 固体撮像素子およびその製造方法 | |
| JP4500667B2 (ja) | 固体撮像素子およびその製造方法 | |
| JP4700928B2 (ja) | 固体撮像素子の製造方法 | |
| JP2008288504A (ja) | 半導体装置及びその製造方法 | |
| JP2009060026A (ja) | 固体撮像素子の製造方法 | |
| JP2007158178A (ja) | 固体撮像素子およびその製造方法 | |
| JP2005340801A (ja) | 固体撮像素子の製造方法 | |
| JP2005209714A (ja) | 固体撮像素子およびその製造方法 | |
| JP2006237160A (ja) | 固体撮像素子の製造方法 | |
| JP2007194499A (ja) | 固体撮像素子およびその製造方法 | |
| JP2007142098A (ja) | 固体撮像素子の製造方法 | |
| JP2008252116A (ja) | 固体撮像素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060424 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060621 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070301 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070301 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071108 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071115 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110203 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110322 |
|
| LAPS | Cancellation because of no payment of annual fees |