JP2009043864A - 電荷結合素子の製造方法及び固体撮像装置 - Google Patents

Abstract

【課題】単層のゲート電極構造におけるゲート電極間の隔壁の製造精度を高める。
【解決手段】シリコン基板２０上に絶縁膜を介して形成した第１シリコン酸化膜３２をパターニングすることにより凹凸構造を形成し、この凹凸構造の表面上にシリコン窒化膜３４を形成し、さらに凹凸構造の凹部を埋めるように、シリコン窒化膜３４上に第２シリコン酸化膜３５を形成した後、シリコン窒化膜３４のうち凹凸構造の側面１２ｂに位置する部分を残存させるように研摩及びエッチングを行い第１及び第２シリコン酸化膜３２，３５を除去することで複数の隔壁を形成し、さらに熱処理によって隔壁の表層を酸化させることにより隔壁の改質を行う。これにより、洗浄処理による隔壁の腐食が低減され、隔壁の製造精度が向上する。隔壁は、洗浄処理時には窒化シリコンの状態であり、洗浄に用いられるフッ酸に対する耐性（耐フッ酸性）が高い。
【選択図】図１２

Description

本発明は、電荷転送を行う電荷結合素子（ＣＣＤ：Charge Coupled Device）の製造方法と、その製造方法によって製造された電荷結合素子を備える固体撮像装置に関し、特に、複数のゲート電極が所定の間隔を隔てて配置された単層のゲート電極構造を有する電荷結合素子の製造方法及び固体撮像装置に関する。

ＣＣＤ型固体撮像装置は、入射光を画素ごとに光電変換することにより得た信号電荷を、電荷結合素子によって出力部まで転送するように構成されたものである。この電荷結合素子においては、電荷転送効率の向上を図るために、隣接するゲート電極の間隔を狭くすることが重要である。また、隣接するゲート電極の間隔を狭くすると、その分、ゲート電極の面積が大きくなり、取り扱い電荷量が増大するといった効果も生じる。

上記の課題から、一般に、２層のゲート電極構造を有する電荷結合素子（例えば、特許文献１参照）が用いられている。２層のゲート電極構造を有する電荷結合素子は、第１ゲート電極と、これに隣接する第２ゲート電極とを、絶縁膜を介して一部を上下にオーバーラップさせたものである。この絶縁膜の厚みは、ゲート電極の形成とは独立して制御可能であるため、絶縁膜を薄く形成することで、ゲート電極間の間隔を狭め、電荷転送の効率向上を図ることができる。しかし、この２層のゲート電極構造を有する電荷結合素子は、ゲート電極同士をオーバーラップさせる領域が大きく、寄生容量が大きいといった問題がある。寄生容量が大きくなると、ゲート電極を駆動する際の負荷が大きくなり、消費電力が増加してしまう。また、２層のゲート電極構造を有する電荷結合素子は、第１ゲート電極と第２ゲート電極とを別工程で形成する必要があるため、製造プロセスが複雑化するととともに、加工ばらつきが生じやすいといった問題がある。

これに対して、隣接するゲート電極をオーバーラップさせずに形成した、単層のゲート電極構造を有する電荷結合素子も知られている。この単層のゲート電極構造を有する電荷結合素子では、ゲート電極同士のオーバーラップがないため、寄生容量や製造に関する問題が２層のゲート電極構造の場合と比べて少ない。しかし、このゲート電極構造は、通常、リソグラフィ技術により、電極材料膜をパターニングすることで形成するため、ゲート電極間の間隔は、リソグラフィの限界最小寸法より小さくすることができないといった問題がある。

そこで、特許文献２では、ゲート電極の形成に先立って、ゲート電極間に対応した隔壁（絶縁層）を形成することにより、単層のゲート電極構造を有する電荷結合素子を製造する製造方法が開示されている。この製造方法では、絶縁材料膜をレジストマスクに基づいてエッチングすることによって隔壁を形成しており、レジストマスクの幅をリソグラフィの限界最小寸法とし、エッチング条件を制御することで、隔壁の幅（ゲート電極間の間隔）をリソグラフィの限界最小寸法より小さくすることができる。
特開平１１−２０４７７６号公報 特開２００４−６６７１号公報

しかしながら、特許文献２記載の電荷結合素子の製造方法では、隔壁を形成するための絶縁材料として酸化シリコン（ＳｉＯ_２）が用いられており、エッチングやレジスト除去時によって生じたパーティクルや残渣を除去する洗浄処理によって、隔壁が腐食され、幅が過剰に減少するといった問題がある。これは、洗浄処理には、薬液としてフッ酸が用いられ、酸化シリコンは、耐フッ酸性が低いためである。かかる洗浄処理により隔壁の幅が過剰に減少すると、隣接するゲート電極が電気的に短絡し、電荷転送不良を招いてしまう。よって、洗浄処理による腐食を低減し、隔壁の製造精度を高める（設計値に対する出来上がり寸法の誤差を低減する）ことが可能な製造方法を提供することが課題として挙げられる。

本発明は、上記課題を鑑みてなされたものであり、単層のゲート電極構造におけるゲート電極間の隔壁の製造精度を高めることが可能な電荷結合素子の製造方法と、その製造方法によって製造された電荷結合素子を備える固体撮像装置とを提供することを目的とする。

上記目的を達成するために、本発明の電荷結合素子の製造方法は、単層のゲート電極構造を有する電荷結合素子の製造方法において、半導体基板上に絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜上に第１シリコン酸化膜を形成する第１シリコン酸化膜形成工程と、前記第１シリコン酸化膜をパターニングして凹凸構造を形成する凹凸構造形成工程と、前記凹凸構造の表面上にシリコン窒化膜を形成するシリコン窒化膜形成工程と、前記凹凸構造の凹部を埋めるように、シリコン窒化膜上に前記第２シリコン酸化膜を形成する第２シリコン酸化膜形成工程と、前記第２シリコン酸化膜の表面を研摩するとともに、前記第１シリコン酸化膜の上面から前記シリコン窒化膜を除去する研摩工程と、前記第１及び第２シリコン酸化膜をエッチングにより除去し、前記シリコン窒化膜のうち少なくとも前記凹凸構造の側面に位置していた部分を残存させ、複数の隔壁を形成する隔壁形成工程と、熱処理によって前記隔壁の表層を酸化させる隔壁酸化工程と、前記複数の隔壁を覆うように電極材料膜を形成する電極材料膜形成工程と、前記電極材料膜を研磨し、隣接する前記隔壁間に前記電極材料膜を残存させることによりゲート電極を形成するゲート電極形成工程と、を備えたことを特徴とする。これにより、高精度で、かつリソグラフィの限界最小寸法より小さい隔壁を形成することができる。

なお、前記ゲート電極形成工程に先立って、前記電極材料膜上に窒化シリコンからなる研摩保護膜を形成する研摩保護膜形成工程をさらに備え、前記ゲート電極形成工程では、前記研磨保護膜のうち前記隔壁間に位置する部分のみが残存するように研磨を行い、前記ゲート電極の上面を平坦化することが好ましい。これにより、研磨精度が高まる。

また、前記シリコン窒化膜形成工程にて形成する前記前記シリコン窒化膜の膜厚は、１０ｎｍ〜５０ｎｍの範囲内であることが好ましい。

また、前記電極材料膜は、ポリシリコンまたはアモルファスシリコンからなることが好ましい。

また、前記ゲート電極形成工程に先立って、不純物のイオン注入を行い、隣接する前記隔壁間に位置する前記電極材料膜の凹部の下方の前記半導体基板内に、自己整合的に不純物領域を形成する不純物領域形成工程をさらに備えることが好ましい。これにより、半導体基板内のポテンシャル分布を変化させ、２相駆動を実現することができる。

また、本発明の固体撮像装置は、上記の製造方法によって製造された電荷結合素子を、光電変換素子によって得られた信号電荷を出力部まで転送するための垂直転送部または水平転送部として備えたことを特徴とする。

本発明の電荷結合素子の製造方法では、半導体基板上に絶縁膜を介して形成した第１シリコン酸化膜をパターニングすることにより凹凸構造を形成し、この凹凸構造の表面上にシリコン窒化膜を形成し、さらに凹凸構造の凹部を埋めるように、シリコン窒化膜上に第２シリコン酸化膜を形成した後、シリコン窒化膜のうち凹凸構造の側面に位置する部分を残存させるように研摩及びエッチングを行い第１及び第２シリコン酸化膜を除去することで複数の隔壁を形成し、さらに熱処理によって隔壁の表層を酸化させることにより隔壁の改質を行っているので、エッチング時に生じたパーティクルや残渣を除去するための洗浄による隔壁の腐食を低減し、隔壁の製造精度を高めることができる。隔壁は、洗浄処理時には窒化シリコンの状態であり、洗浄に用いられるフッ酸に対する耐性（耐フッ酸性）が高いためである。また、この製造方法では、隔壁の幅をリソグラフィの限界最小寸法より小さくすることができる。

図１において、インターライン転送方式のＣＣＤ型固体撮像装置１０は、２次元マトリクス状に配置され、光を信号電荷に変換する光電変換素子としての複数のフォトダイオード（ＰＤ）１１と、ＰＤ１１の垂直列ごとに設けられ、信号電荷を垂直方向に転送する複数の垂直転送部１２と、各垂直転送部１２の出力端に共通に接続され、信号電荷を水平方向に転送させる水平転送部１３と、水平転送部１３の出力端に設けられ、画素ごとに転送される信号電荷を信号電圧（画素信号）に変換して外部に出力する出力部１４とから構成されている。なお、垂直転送部１２には、４相の電荷転送を行い得るように、４相の駆動信号（φＶ１〜φＶ４）が入力される。また、水平転送部１３には、２相の電荷転送を行い得るように、２相の駆動信号（φＨ１，φＨ２）が入力される。

出力部１４は、水平転送部１３の出力端に隣接して設けられた出力ゲート１５と、出力ゲート１５を介して水平転送部１３と接続されたフローティングディフュージョン（ＦＤ）部１６と、ＦＤ部１６に接続された出力アンプ１７と、ＦＤ部１６に隣接して設けられたリセットゲート１８と、リセットゲート１８を介してＦＤ部１６と接続されたリセットドレイン１９とからなる。出力ゲート１５は、出力ゲート（ＯＧ）信号に応じて、水平転送部１３の端部の信号電荷を順にＦＤ部１６に転送する。ＦＤ部１６では、信号電荷が信号電圧に変換される。出力アンプ１７は、ＦＤ部１６によって変換された信号電圧を緩衝増幅して、撮像信号Ｖｏｕｔとして出力する。リセットゲート１８は、撮像信号Ｖｏｕｔの出力が行われるたびに入力されるリセットゲート（ＲＧ）信号に応じて、ＦＤ部１６内の信号電荷を、リセットドレイン（ＲＤ）電圧が印加されたリセットドレイン１９へ排出する。

図２は、水平転送部１３の断面構造を示す。シリコン基板（半導体基板）２０には、Ｐウェル層２１が形成されており、このＰウェル層２１内には、電荷転送チャネルとして機能するＮウェル層２２が形成されている。シリコン基板２０上には、約３０ｎｍの厚みを有するシリコン酸化膜（ＳｉＯ_２膜）２３ａと、約５０ｎｍの厚みを有するシリコン窒化膜（ＳｉＮ膜）２３ｂとが順に形成されている。このシリコン酸化膜２３ａとシリコン窒化膜２３ｂとによって、ゲート絶縁膜２３が構成されている。なお、シリコン窒化膜２３ｂの表層は、熱処理によって酸化され、図４に示すように、シリコン酸窒化膜（ＳｉＯＮ膜）２３ｃが薄く形成されている。

ゲート絶縁膜２３上には、電荷転送方向に沿って所定の間隔を隔てて、複数の隔壁２４が形成されている。隔壁２４は、シリコン窒化膜（ＳｉＮ膜）からなり、約２００ｎｍの厚み、及び約５０ｎｍの幅を有する。隔壁２４の側面の表層は、熱処理によって酸化され、図４に示すように、シリコン酸窒化膜（ＳｉＯＮ膜）２４ａが薄く形成されている。隣接する隔壁２４の間には、隔壁２４の側面にその側部が接触するように、ポリシリコン（多結晶シリコン）からなる単層のゲート電極２５が形成されている。ゲート電極２５は、約２００ｎｍの厚みを有し、隔壁２４とほぼ同じ厚みとなっている。なお、隔壁２４は、比誘電率の高い窒化シリコン（比誘電率ｋ＝８〜９）からなるため、比誘電率が半分程度の酸化シリコン（比誘電率ｋ＝３．９〜４．０）の場合と同じ幅（例えば、１００ｎｍ）とすると、電極間の寄生容量が倍増し信号遅延が生じてしまう。このため、隔壁２４の幅は、後述する製造プロセスにより、リソグラフィの限界最小寸法以下で、かつ酸化シリコンの場合の半分程度（約５０ｎｍ）とされている。

ゲート電極２５の上面は、ほぼ平坦化がなされており、各ゲート電極２５の上面には、後述するＣＭＰ（Chemical Mechanical Polishing）法による研磨時に研磨保護膜して用いられたシリコン窒化膜（ＳｉＮ膜）２６が残存している。また、全面を覆うように、酸化シリコンからなる保護絶縁膜２７が設けられている。この保護絶縁膜２７には、ゲート電極２５に達するコンタクトプラグ（図示せず）が形成されており、このコンタクトプラグを介して、ゲート電極２５と上層のメタル配線層（図示せず）とが電気的に接続されている。

また、ゲート電極２５の下方に位置するＮウェル層２２の表層には、１つ置きのゲート電極２５ごとに、Ｎウェル層２２とは導電型または不純物濃度が異なるＰ型もしくはＮ型のバリア層（不純物領域）２８が形成されている。このバリア層２８は、隣接する２つのゲート電極２５下において、Ｎウェル層２２のポテンシャル分布を変化させ、ポテンシャル勾配を形成している。

この水平転送部１３では、隣接する２つのゲート電極２５を一組とし、２組のゲート電極２５を単位として、２相の駆動信号（φＨ１，φＨ２）が印加される。これにより、２相駆動による電荷転送が行われる。

図３は、垂直転送部１２の断面構造を示す。垂直転送部１２の断面構造は、上記水平転送部１３の断面構造においてバリア層２８を形成しない構造に相当する。バリア層２８以外は、水平転送部１３の断面構造と同一であるため、同一の符号を付しており、各部の説明は省略する。垂直転送部１２は、４相駆動による電荷転送を行う点が水平転送部１３とは異なり、隣接する４つのゲート電極２５を単位として、４相の駆動信号（φＶ１〜φＶ４）が印加される。

次に、図５〜図１８を参照して、図２に示す構造の水平転送部１３の製造プロセスについて説明する。図５において、まず、シリコン基板２０を熱処理することによって、表面にシリコン酸化膜３０を形成する。次いで、このシリコン酸化膜３０を介して、Ｐ型不純物（例えば、ボロンＢ^＋）をシリコン基板２０に注入することによってＰウェル層２１を形成し、さらに、Ｎ型不純物（例えば、リンＰ^＋）をシリコン基板２０に注入することによってＰウェル層２１内にＮウェル層２２を形成する。

次いで、シリコン酸化膜３０を除去し、シリコン基板２０を熱処理することによって、図６に示すように、約３０ｎｍの厚みを有するシリコン酸化膜２３ａを形成する。そして、ＣＶＤ（Chemical Vapor Deposition）法により、シリコン酸化膜２３ａ上に、約５０ｎｍの厚みを有するシリコン窒化膜３１を形成する。

次いで、ＣＶＤ法により、図７に示すように、シリコン窒化膜３１上に、約２５０ｎｍの厚みを有するシリコン酸化膜（第１シリコン酸化膜）３２を形成する。このシリコン酸化膜３２は、例えば、熱ＣＶＤにより、ＨＴＯ（High Temperature Oxide）膜として形成する。

次いで、リソグラフィ技術により、図８に示すように、シリコン酸化膜３２上に、所定の幅を有するレジスト膜（レジストマスク）３３を所定の間隔を隔てて複数形成する。レジスト膜３３の幅及びその配置間隔は、形成するゲート電極２５の幅とほぼ等しくする。

次いで、このレジスト膜３３をマスクとして、図９に示すように、シリコン酸化膜３２を異方性エッチングする。このパターニングにより、シリコン酸化膜３２は、上面３２ａ及び側面３２ｂを有する凸形状となり、シリコン基板２０上には、凹凸構造が形成される。なお、このエッチング時には、レジスト膜３３下以外の領域のシリコン窒化膜３１を同時に除去する。

次いで、アッシング（灰化処理）により、図１０に示すように、レジスト膜３３を除去し、洗浄処理を行う。この洗浄処理は、エッチング時やアッシング時に生じたパーティクルや残渣を除去するためのウェット処理である。

次いで、ＣＶＤ法により、図１１に示すように、約５０ｎｍの厚みで凹凸構造の全面を覆うように、シリコン窒化膜３４を形成する。このシリコン窒化膜３４は、シリコン酸化膜３２の上面３２ａ及び側面３２ｂと、シリコン酸化膜２３ａの露出した表面に均一に形成される。なお、シリコン窒化膜３４の成膜方法としては、ＬＰ−ＣＶＤ（減圧ＣＶＤ）法が好ましく、膜厚は、５０ｎｍに限られず、寄生容量及び絶縁耐性に関して良好な１０ｎｍ〜５０ｎｍの範囲内で適宜設定してよい。

次いで、ＣＶＤ法により、図１２に示すように、シリコン酸化膜３２により形成された凹凸構造の凹部（溝）を埋めるように、十分な厚み（例えば、３００ｎｍ）を有するシリコン酸化膜（第２シリコン酸化膜）３５を形成する。このシリコン酸化膜３５は、例えば、熱ＣＶＤにより、ＨＴＯ膜として形成する。

次いで、ＣＭＰ法により、シリコン酸化膜３５を研摩し、図１３に示すように、シリコン酸化膜３２の上面３２ａに積層されたシリコン窒化膜３４を完全に除去し、シリコン酸化膜３２の上面３２ａが露出するように平坦化を行う。

次いで、シリコン酸化膜３２，３５に対して選択的にエッチングを施し、図１４に示すように、シリコン窒化膜３４を残して、シリコン酸化膜３２，３５を完全に除去する。このエッチングとしては、ウェットエッチングまたはドライエッチングを用いることができる。ウェットエッチングの場合には、例えば、フッ酸を用いる。また、この後、エッチング時に生じたパーティクルや残渣を除去するために、洗浄処理を行う。この洗浄処理では、薬液としてフッ酸系の溶液を用いる。シリコン窒化膜３４は、耐フッ酸性が高いため、この洗浄処理では腐食されにくく、元の形状（幅）を維持する。

なお、シリコン酸化膜３２，３５の除去後、残存したシリコン窒化膜３４により前述の隔壁２４、及びゲート絶縁膜２３の一部が形成される。隔壁２４は、シリコン酸化膜３２の側面３２ｂ（凹凸構造の側面）に位置していたシリコン窒化膜３４により形成される。また、シリコン酸化膜２３ａ上のシリコン窒化膜３４は、シリコン窒化膜３１とともに、ゲート絶縁膜２３に含まれる前述のシリコン窒化膜２３ｂを形成する。

そして、この状態で熱処理（例えば、約９００℃の温度下でのウェット酸化）を行うことにより、隔壁２４及びシリコン窒化膜２３ｂの表層を熱酸化し、前述のシリコン酸窒化膜２４ａ，２３ｃを形成する（図４参照）。この熱酸化により、隔壁２４及びシリコン窒化膜２３ｂは、表面が緻密化され安定した良質の絶縁膜に改質され、隔壁２４及びゲート絶縁膜２３は、いずれもＯＮＯ（Oxide-Nitride-Oxide）構造となる。

次いで、ＣＶＤ法により、図１５に示すように、全面を覆うとともに、隔壁２４の側面に接触するように、ポリシリコンからなる電極材料膜３６を約２００ｎｍの厚みに形成し、さらに、ＣＶＤ法を用いて、電極材料膜３６上に、研磨保護膜として、シリコン窒化膜２６を約２０ｎｍの厚みに形成する。電極材料膜３６及びシリコン窒化膜２６は、シリコン窒化膜２３ｂ上に屹立した隔壁２４の形状に倣って堆積されるので、隣接する隔壁２４間の高さが低下し、凹部３７が形成される。

次いで、リソグラフィ技術により、図１６に示すように、凹部３７を１つ置きに覆うようにレジスト膜３８を形成し、レジスト膜３８をマスクとして、Ｐ型不純物（例えば、ボロンＢ^＋）またはＮ型不純物（例えば、砒素Ａｓ^＋）をシリコン基板２０に注入することによって、Ｎウェル層２２内に、前述のバリア層２８を形成する。このイオン注入の際、電極材料膜３６の凸部（隔壁２４の側面に沿う部分）がマスクとして機能するため、バリア層２８は、凹部３７に対して自己整合的に形成される。このため、レジスト膜３８は、少なくともイオン注入を行わない部分の凹部３７を覆うように形成すればよい。

次いで、アッシングによりレジスト膜３８を除去し、洗浄処理を行った後、図１７に示すように、凹部３７のシリコン窒化膜２６が残存して最上面に位置するように、ＣＭＰ法により、電極材料膜３６及びシリコン窒化膜２６を研磨し、平坦化を行う。この研磨により、電極材料膜３６は分断され、前述の複数のゲート電極２５が形成される。なお、この研磨時において、シリコン窒化膜２６は、ストッパ（研磨停止層）として機能し、ゲート電極２５の上面は、ポリシリコン用のスラリーの作用によりほぼ平坦化される。また、ゲート電極２５の平面形状については、リソグラフィ技術により適宜パターニングを行う。

次いで、熱処理及びＣＶＤ法により、図１８に示すように、全面に、酸化シリコンからなる保護絶縁膜２７を形成する。図示は省略するが、保護絶縁膜２７は、熱処理によって形成された熱酸化膜と、熱ＣＶＤ法により形成されたＨＴＯ膜とによって構成されている。なお、熱酸化膜とＨＴＯ膜とのいずれか一方によって、保護絶縁膜２７を構成してもよい。

このようにして、図２に示す構造の水平転送部１３が形成される。この後、ゲート電極２５に達するコンタクトプラグ（図示せず）や、このコンタクトプラグを介してゲート電極２５と接続されるメタル配線（図示せず）等を適宜設ける。

なお、図３に示す構造の垂直転送部１２の製造プロセスは、上記した水平転送部１３の製造プロセスと並行して行われる。この垂直転送部１２の製造プロセスは、図１６に示すバリア層２８の形成のためのイオン注入工程以外は、上記の製造プロセスと同一である。このイオン注入工程では、垂直転送部１２の全面をレジスト膜３８で覆うことにより、バリア層２８の形成を除外する。

上記実施形態では、研磨保護膜としてシリコン窒化膜２６を設けているが、必要とされる研磨精度によっては、この研磨保護膜は必ずしも設ける必要はない。

また、上記実施形態では、電極材料膜３６としてポリシリコンを用いているが、このポリシリコンには、ポリシリコンの成膜時にリン（Ｐ^＋）等を添加してなるドープトポリシリコン（ＤＯＰＯＳ）も含まれる。また、ポリシリコンに代えて、アモルファスシリコン（非結晶シリコン）を用いてもよい。

ＣＣＤ型固体撮像装置の構成を示す概略図である。 水平転送部の構造を示す断面図である。 垂直転送部の構造を示す断面図である。 隔壁及びゲート絶縁膜の構造を示す拡大断面図である。 水平転送部の製造プロセスを示す断面図（その１）である。 水平転送部の製造プロセスを示す断面図（その２）である。 水平転送部の製造プロセスを示す断面図（その３）である。 水平転送部の製造プロセスを示す断面図（その４）である。 水平転送部の製造プロセスを示す断面図（その５）である。 水平転送部の製造プロセスを示す断面図（その６）である。 水平転送部の製造プロセスを示す断面図（その７）である。 水平転送部の製造プロセスを示す断面図（その８）である。 水平転送部の製造プロセスを示す断面図（その９）である。 水平転送部の製造プロセスを示す断面図（その１０）である。 水平転送部の製造プロセスを示す断面図（その１１）である。 水平転送部の製造プロセスを示す断面図（その１２）である。 水平転送部の製造プロセスを示す断面図（その１３）である。 水平転送部の製造プロセスを示す断面図（その１４）である。

符号の説明

１０ ＣＣＤ型固体撮像装置
１２ 垂直転送部
１３ 水平転送部
１４ 出力部
２０ シリコン基板（半導体基板）
２１ Ｐウェル層
２２ Ｎウェル層
２３ ゲート絶縁膜
２３ａ シリコン酸化膜
２３ｂ シリコン窒化膜
２３ｃ シリコン酸窒化膜
２４ 隔壁
２４ａ シリコン酸窒化膜
２５ ゲート電極
２６ シリコン窒化膜（研磨保護膜）
２７ 保護絶縁膜
２８ バリア層（不純物領域）
３０ シリコン酸化膜
３１ シリコン窒化膜
３２ シリコン酸化膜（第１シリコン酸化膜）
３３ レジスト膜
３４ シリコン窒化膜
３５ シリコン酸化膜（第２シリコン酸化膜）
３６ 電極材料膜
３７ 凹部
３８ レジスト膜

Claims (6)

1. 単層のゲート電極構造を有する電荷結合素子の製造方法において、
   半導体基板上に絶縁膜を形成する絶縁膜形成工程と、
   前記絶縁膜上に第１シリコン酸化膜を形成する第１シリコン酸化膜形成工程と、
   前記第１シリコン酸化膜をパターニングして凹凸構造を形成する凹凸構造形成工程と、
   前記凹凸構造の表面上にシリコン窒化膜を形成するシリコン窒化膜形成工程と、
   前記凹凸構造の凹部を埋めるように、シリコン窒化膜上に前記第２シリコン酸化膜を形成する第２シリコン酸化膜形成工程と、
   前記第２シリコン酸化膜の表面を研摩するとともに、前記第１シリコン酸化膜の上面から前記シリコン窒化膜を除去する研摩工程と、
   前記第１及び第２シリコン酸化膜をエッチングにより除去し、前記シリコン窒化膜のうち少なくとも前記凹凸構造の側面に位置していた部分を残存させ、複数の隔壁を形成する隔壁形成工程と、
   熱処理によって前記隔壁の表層を酸化させる隔壁酸化工程と、
   前記複数の隔壁を覆うように電極材料膜を形成する電極材料膜形成工程と、
   前記電極材料膜を研磨し、隣接する前記隔壁間に前記電極材料膜を残存させることによりゲート電極を形成するゲート電極形成工程と、
   を備えたことを特徴とする電荷結合素子の製造方法。
2. 前記ゲート電極形成工程に先立って、前記電極材料膜上に窒化シリコンからなる研摩保護膜を形成する研摩保護膜形成工程をさらに備え、
   前記ゲート電極形成工程では、前記研磨保護膜のうち前記隔壁間に位置する部分のみが残存するように研磨を行い、前記ゲート電極の上面を平坦化することを特徴とする請求項１に記載の電荷結合素子の製造方法。
3. 前記シリコン窒化膜形成工程にて形成する前記前記シリコン窒化膜の膜厚は、１０ｎｍ〜５０ｎｍの範囲内であることを特徴とする請求項１または２に記載の電荷結合素子の製造方法。
4. 前記電極材料膜は、ポリシリコンまたはアモルファスシリコンからなることを特徴とする請求項１から３いずれか１項に記載の電荷結合素子の製造方法。
5. 前記ゲート電極形成工程に先立って、不純物のイオン注入を行い、隣接する前記隔壁間に位置する前記電極材料膜の凹部の下方の前記半導体基板内に、自己整合的に不純物領域を形成する不純物領域形成工程をさらに備えることを特徴とする請求項１から４いずれか１項に記載の電荷結合素子の製造方法。
6. 請求項１から５いずれか１項に記載の製造方法によって製造された電荷結合素子を、光電変換素子によって得られた信号電荷を出力部まで転送するための垂直転送部または水平転送部として備えたことを特徴とする固体撮像装置。

Images