JPH07176714A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07176714A JPH07176714A JP5344934A JP34493493A JPH07176714A JP H07176714 A JPH07176714 A JP H07176714A JP 5344934 A JP5344934 A JP 5344934A JP 34493493 A JP34493493 A JP 34493493A JP H07176714 A JPH07176714 A JP H07176714A
- Authority
- JP
- Japan
- Prior art keywords
- mask material
- silicon film
- polycrystalline silicon
- boron
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 同一層の転送電極間の距離を狭く加工できる
ようにして、単層の転送電極を可能ならしめ、受光用開
口部の段差を低くしてスミア特性を改善する。 【構成】 半導体基板１０１上に電荷転送領域１０２を
形成し、基板上にゲート酸化膜１０３、ノンドープのポ
リシリコン膜１０４およびシリコン窒化膜１０５を形成
する［（ａ）図］。その上にフォトレジスト膜１０６を
形成しこれをマスクにボロンをイオン注入する［（ｂ）
図］。フォトレジスト膜１０６をマスクにシリコン窒化
膜１０５をエッチングするとともに所定の距離だけサイ
ドエッチして所定の幅のノンドープポリシリコン露出領
域１０７を形成する［（ｃ）図］。この状態でヒドラジ
ンで処理してノンドープのポリシリコン膜をエッチング
して各転送電極を狭い間隙を隔てて分離する。この転送
電極を固体撮像素子の垂直転送レジスタの転送電荷とし
て用いる。
ようにして、単層の転送電極を可能ならしめ、受光用開
口部の段差を低くしてスミア特性を改善する。 【構成】 半導体基板１０１上に電荷転送領域１０２を
形成し、基板上にゲート酸化膜１０３、ノンドープのポ
リシリコン膜１０４およびシリコン窒化膜１０５を形成
する［（ａ）図］。その上にフォトレジスト膜１０６を
形成しこれをマスクにボロンをイオン注入する［（ｂ）
図］。フォトレジスト膜１０６をマスクにシリコン窒化
膜１０５をエッチングするとともに所定の距離だけサイ
ドエッチして所定の幅のノンドープポリシリコン露出領
域１０７を形成する［（ｃ）図］。この状態でヒドラジ
ンで処理してノンドープのポリシリコン膜をエッチング
して各転送電極を狭い間隙を隔てて分離する。この転送
電極を固体撮像素子の垂直転送レジスタの転送電荷とし
て用いる。
Description
【０００１】
【産業上の利用分野】本発明は、電荷結合装置（ＣＣ
Ｄ）や固体撮像素子等の半導体装置の製造方法に関し、
特に、電荷転送速度を劣化させずに単層で電荷転送電極
を形成しうるようにした半導体装置の製造方法に関す
る。
Ｄ）や固体撮像素子等の半導体装置の製造方法に関し、
特に、電荷転送速度を劣化させずに単層で電荷転送電極
を形成しうるようにした半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】電荷結合装置の開発当初の転送電極構造
では、図７に示す単層構造のものも提案されていた。す
なわち、同図に示されるように、半導体基板２０１上
に、ゲート酸化膜２０３を介してポリシリコン等からな
る第１電荷転送電極２０４ａ、第２電荷転送電極２０４
ｂを形成したものである。しかし、この電極構造では、
第１電荷転送電極と第２電荷転送電極間にはリソグラフ
ィの解像限界（約１〜２μｍ）である距離ａが存在し、
ここでは電界がかからないため、転送速度が速くなると
転送不良が発生する。
では、図７に示す単層構造のものも提案されていた。す
なわち、同図に示されるように、半導体基板２０１上
に、ゲート酸化膜２０３を介してポリシリコン等からな
る第１電荷転送電極２０４ａ、第２電荷転送電極２０４
ｂを形成したものである。しかし、この電極構造では、
第１電荷転送電極と第２電荷転送電極間にはリソグラフ
ィの解像限界（約１〜２μｍ）である距離ａが存在し、
ここでは電界がかからないため、転送速度が速くなると
転送不良が発生する。
【０００３】そのため、製品においてこの構造の転送電
極が採用されることはなく、実際には図８に示す２層ポ
リシリコン電極構造等の多層電極構造のものが用いられ
ている。２層構造の電荷結合装置では、半導体基板３０
１上にゲート酸化膜３０３を介して第１層ポリシリコン
により第１、第３電荷転送電極３０４ａ、３０４ｃが、
第２層ポリシリコンにより第２、第４電荷転送電極３０
４ｂ、３０４ｄが形成されており、これにより前述した
転送電極間の電界がかからない距離を十分に小さくする
ことができ、高速電荷転送が可能となる。
極が採用されることはなく、実際には図８に示す２層ポ
リシリコン電極構造等の多層電極構造のものが用いられ
ている。２層構造の電荷結合装置では、半導体基板３０
１上にゲート酸化膜３０３を介して第１層ポリシリコン
により第１、第３電荷転送電極３０４ａ、３０４ｃが、
第２層ポリシリコンにより第２、第４電荷転送電極３０
４ｂ、３０４ｄが形成されており、これにより前述した
転送電極間の電界がかからない距離を十分に小さくする
ことができ、高速電荷転送が可能となる。
【０００４】従来、電荷結合装置の応用素子である固体
撮像素子においても、図９に示すように、２層ポリシリ
コン電極構造が採用されていた。図９（ａ）は、従来の
２次元固体撮像素子のセル部の平面図であり、図９
（ｂ）はそのＡ−Ａ線の断面図である。図９に示すよう
に、ｐ型半導体基板４０１の表面領域内には、ｎ型の電
荷転送領域４０２、光電変換領域４１３、ｐ+ 型拡散層
４１４が形成されており、半導体基板上にはゲート酸化
膜を介して、第１層ポリシリコンにより第１、第３電荷
転送電極４０４ａ、４０４ｃが、第２層ポリシリコンに
より第２、第４電荷転送電極４０４ｂ、４０４ｄが形成
されている。その上に層間絶縁膜４１６を介して光電変
換領域４１３上に開口部４１７ａの形成された金属遮光
膜４１７が被着されている。
撮像素子においても、図９に示すように、２層ポリシリ
コン電極構造が採用されていた。図９（ａ）は、従来の
２次元固体撮像素子のセル部の平面図であり、図９
（ｂ）はそのＡ−Ａ線の断面図である。図９に示すよう
に、ｐ型半導体基板４０１の表面領域内には、ｎ型の電
荷転送領域４０２、光電変換領域４１３、ｐ+ 型拡散層
４１４が形成されており、半導体基板上にはゲート酸化
膜を介して、第１層ポリシリコンにより第１、第３電荷
転送電極４０４ａ、４０４ｃが、第２層ポリシリコンに
より第２、第４電荷転送電極４０４ｂ、４０４ｄが形成
されている。その上に層間絶縁膜４１６を介して光電変
換領域４１３上に開口部４１７ａの形成された金属遮光
膜４１７が被着されている。
【０００５】
【発明が解決しようとする課題】上述した従来の２層電
極構造では、特に２次元の固体撮像素子において、以下
の欠点があった。従来の固体撮像素子では、図９（ａ）
のＣに示す部分において、第１層のポリシリコンで形成
される第１電荷転送電極４０４ａと第２層のポリシリコ
ンで形成される第３電荷転送電極４０４ｂが重なってお
り、金属遮光膜の材料であるＡｌのカバレッジがあまり
よくないため、光電変換領域の側壁において図９（ｂ）
においてＤで示すように、未被覆部や薄膜部が発生し易
い。そのため、光がＤ部より電荷転送領域に侵入して、
スミア特性を劣化させる。また、この側壁のポリシリコ
ンが２層に重なっている部分での高さが高いため、そこ
で反射される光が斜め光として電荷転送領域まで入りこ
みスミア特性を劣化させていた。また、従来の２層電極
構造のものでは、電極を形成するのに２回のポリシリコ
ンの被着、２回のポリシリコン熱酸化工程、２回のフォ
トリソグラフィ工程が必要となり、工数が多くなるとい
う問題点があった。
極構造では、特に２次元の固体撮像素子において、以下
の欠点があった。従来の固体撮像素子では、図９（ａ）
のＣに示す部分において、第１層のポリシリコンで形成
される第１電荷転送電極４０４ａと第２層のポリシリコ
ンで形成される第３電荷転送電極４０４ｂが重なってお
り、金属遮光膜の材料であるＡｌのカバレッジがあまり
よくないため、光電変換領域の側壁において図９（ｂ）
においてＤで示すように、未被覆部や薄膜部が発生し易
い。そのため、光がＤ部より電荷転送領域に侵入して、
スミア特性を劣化させる。また、この側壁のポリシリコ
ンが２層に重なっている部分での高さが高いため、そこ
で反射される光が斜め光として電荷転送領域まで入りこ
みスミア特性を劣化させていた。また、従来の２層電極
構造のものでは、電極を形成するのに２回のポリシリコ
ンの被着、２回のポリシリコン熱酸化工程、２回のフォ
トリソグラフィ工程が必要となり、工数が多くなるとい
う問題点があった。
【０００６】
【課題を解決するための手段】上記問題点を解決するた
め、本発明によれば、半導体基板（１０１）上にゲート
絶縁膜（１０３）、多結晶シリコン膜（１０４）および
マスク材料層（１０５）を順次形成する工程と、前記マ
スク材料層上に選択的にイオン注入マスク材（１０６）
を形成する工程と、該イオン注入マスク材をマスクにし
てボロンをイオン注入する工程と、前記イオン注入マス
ク材（１０６）をマスクにして前記マスク材料層（１０
５）をエッチング除去するとともに前記イオン注入マス
ク材直下の前記マスク材料層を所定距離サイドエッチし
てボロンが添加された多結晶シリコン膜の表面およびボ
ロンが添加されていない多結晶シリコン膜の一部の表面
を露出させる工程と、ヒドラジンを用いて露出されたボ
ロンが添加されていない多結晶シリコン膜（１０７）を
選択的に除去して前記多結晶シリコン膜（１０４）を複
数の転送電極（１０４ａ〜１０４ｄ）に分割する工程
と、前記マスク材料層（１０５）をエッチング除去する
工程と、を含む半導体装置の製造方法が提供される。
め、本発明によれば、半導体基板（１０１）上にゲート
絶縁膜（１０３）、多結晶シリコン膜（１０４）および
マスク材料層（１０５）を順次形成する工程と、前記マ
スク材料層上に選択的にイオン注入マスク材（１０６）
を形成する工程と、該イオン注入マスク材をマスクにし
てボロンをイオン注入する工程と、前記イオン注入マス
ク材（１０６）をマスクにして前記マスク材料層（１０
５）をエッチング除去するとともに前記イオン注入マス
ク材直下の前記マスク材料層を所定距離サイドエッチし
てボロンが添加された多結晶シリコン膜の表面およびボ
ロンが添加されていない多結晶シリコン膜の一部の表面
を露出させる工程と、ヒドラジンを用いて露出されたボ
ロンが添加されていない多結晶シリコン膜（１０７）を
選択的に除去して前記多結晶シリコン膜（１０４）を複
数の転送電極（１０４ａ〜１０４ｄ）に分割する工程
と、前記マスク材料層（１０５）をエッチング除去する
工程と、を含む半導体装置の製造方法が提供される。
【０００７】また、本発明によれば、固体撮像素子の製
造方法として、半導体基板（１０１）の表面領域内に光
電変換領域（１１３）および電荷転送領域（１０２）を
形成する工程と、前記半導体基板上にゲート絶縁膜（１
０３）、多結晶シリコン膜（１０４）およびマスク材料
層（１０５）を順次形成する工程と、前記マスク材料層
上に選択的にイオン注入マスク材（１０６）を形成する
工程と、該イオン注入マスク材をマスクにしてボロンを
イオン注入する工程と、前記イオン注入マスク材（１０
６）をマスクにして前記マスク材料層（１０５）をエッ
チング除去するとともに前記イオン注入マスク材直下の
前記マスク材料層を所定距離サイドエッチしてボロンが
添加された多結晶シリコン膜の表面およびボロンが添加
されていない多結晶シリコン膜の一部の表面を露出させ
る工程と、ヒドラジンを用いて露出されたボロンが添加
されていない多結晶シリコン膜（１０７）を選択的に除
去して前記多結晶シリコン膜を複数の転送電極（１０４
ａ〜１０４ｄ）に分割する工程と、前記マスク材料層を
エッチング除去する工程と、を含む半導体装置の製造方
法が提供される。
造方法として、半導体基板（１０１）の表面領域内に光
電変換領域（１１３）および電荷転送領域（１０２）を
形成する工程と、前記半導体基板上にゲート絶縁膜（１
０３）、多結晶シリコン膜（１０４）およびマスク材料
層（１０５）を順次形成する工程と、前記マスク材料層
上に選択的にイオン注入マスク材（１０６）を形成する
工程と、該イオン注入マスク材をマスクにしてボロンを
イオン注入する工程と、前記イオン注入マスク材（１０
６）をマスクにして前記マスク材料層（１０５）をエッ
チング除去するとともに前記イオン注入マスク材直下の
前記マスク材料層を所定距離サイドエッチしてボロンが
添加された多結晶シリコン膜の表面およびボロンが添加
されていない多結晶シリコン膜の一部の表面を露出させ
る工程と、ヒドラジンを用いて露出されたボロンが添加
されていない多結晶シリコン膜（１０７）を選択的に除
去して前記多結晶シリコン膜を複数の転送電極（１０４
ａ〜１０４ｄ）に分割する工程と、前記マスク材料層を
エッチング除去する工程と、を含む半導体装置の製造方
法が提供される。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１（ａ）は、本発明の第１の実施例によ
り形成された２次元固体撮像装置の平面図であり、図１
（ｂ）はそのＡ−Ａ線の断面図である。また、図２
（ａ）〜図２（ｃ）乃至図３（ａ）〜図３（ｃ）は、図
１（ａ）のＢ−Ｂ線での断面における本実施例の主要工
程断面図である。まず、図２（ａ）に示すように、ｐ型
半導体基板１０１の表面領域内にｎ型不純物を拡散して
電荷転送領域１０２を形成する。次に、半導体基板上に
ゲート酸化膜１０３を約５００Å、ポリシリコン膜１０
４を約５０００Å、シリコン窒化膜１０５を約１０００
Åの膜厚に順次形成する。
て説明する。図１（ａ）は、本発明の第１の実施例によ
り形成された２次元固体撮像装置の平面図であり、図１
（ｂ）はそのＡ−Ａ線の断面図である。また、図２
（ａ）〜図２（ｃ）乃至図３（ａ）〜図３（ｃ）は、図
１（ａ）のＢ−Ｂ線での断面における本実施例の主要工
程断面図である。まず、図２（ａ）に示すように、ｐ型
半導体基板１０１の表面領域内にｎ型不純物を拡散して
電荷転送領域１０２を形成する。次に、半導体基板上に
ゲート酸化膜１０３を約５００Å、ポリシリコン膜１０
４を約５０００Å、シリコン窒化膜１０５を約１０００
Åの膜厚に順次形成する。
【０００９】次に、図２（ｂ）に示すように、将来第１
電荷転送電極および第２電荷転送電極となる領域上にに
フォトレジスト膜１０６を形成し、このフォトレジスト
膜をマスクにボロンを１×１０18cm-3程度の濃度になる
ように添加した後、低温のアニーリング処理によりボロ
ンを活性化する。次に、図２（ｃ）に示すように、フォ
トレジスト膜１０６をマスクにしてシリコン窒化膜１０
５をエッチングする。この時、フォトレジスト膜端から
約０．４ミクロン程度フォトレジスト直下のシリコン窒
化膜１０５をサイドエッチし、ボロンが添加されていな
いノンドープポリシリコン露出領域１０７を形成する。
電荷転送電極および第２電荷転送電極となる領域上にに
フォトレジスト膜１０６を形成し、このフォトレジスト
膜をマスクにボロンを１×１０18cm-3程度の濃度になる
ように添加した後、低温のアニーリング処理によりボロ
ンを活性化する。次に、図２（ｃ）に示すように、フォ
トレジスト膜１０６をマスクにしてシリコン窒化膜１０
５をエッチングする。この時、フォトレジスト膜端から
約０．４ミクロン程度フォトレジスト直下のシリコン窒
化膜１０５をサイドエッチし、ボロンが添加されていな
いノンドープポリシリコン露出領域１０７を形成する。
【００１０】次に、３（ａ）に示すように、残存するシ
リコン窒化膜１０５をマスクにヒドラジンとイソプロピ
ルアルコールの混合液でノンドープポリシリコン露出領
域１０７のポリシリコン膜をエッチングして分離溝１０
８を形成し、ポリシリコン膜１０４を第１電荷転送電極
１０４ａ、第２電荷転送電極１０４ｂおよび第３電荷転
送電極１０４ｃに分離した後、シリコン窒化膜１０５を
除去する。上記ヒドラジンでの処理において、ボロンが
添加されたポリシリコン膜は殆どエッチングされない。
ここで、分離溝１０８の幅は約０．４ミクロン程度が最
適である。
リコン窒化膜１０５をマスクにヒドラジンとイソプロピ
ルアルコールの混合液でノンドープポリシリコン露出領
域１０７のポリシリコン膜をエッチングして分離溝１０
８を形成し、ポリシリコン膜１０４を第１電荷転送電極
１０４ａ、第２電荷転送電極１０４ｂおよび第３電荷転
送電極１０４ｃに分離した後、シリコン窒化膜１０５を
除去する。上記ヒドラジンでの処理において、ボロンが
添加されたポリシリコン膜は殆どエッチングされない。
ここで、分離溝１０８の幅は約０．４ミクロン程度が最
適である。
【００１１】次に、ポリシリコン膜の不要部分を除去す
るために、該不要部分のポリシリコン膜上にフォトレジ
スト膜（図示なし）を形成し、このフォトレジスト膜を
マスクにボロンを１×１０18cm-3以上の濃度になるよう
に添加しフォトレジスト膜を除去した後、低温のアニー
リング処理によりボロンを活性化する。次いで、再びヒ
ドラジンとイソプロピルアルコールの混合液で処理して
不要部分のポリシリコン膜をエッチング除去する。
るために、該不要部分のポリシリコン膜上にフォトレジ
スト膜（図示なし）を形成し、このフォトレジスト膜を
マスクにボロンを１×１０18cm-3以上の濃度になるよう
に添加しフォトレジスト膜を除去した後、低温のアニー
リング処理によりボロンを活性化する。次いで、再びヒ
ドラジンとイソプロピルアルコールの混合液で処理して
不要部分のポリシリコン膜をエッチング除去する。
【００１２】次に、図３（ｂ）に示すように、露出して
いるゲート酸化膜１０３を除去したのち、酸化性雰囲気
中にて熱処理を行って各転送電極の表面に膜厚約５００
Åの熱酸化膜１０９を形成し、続いて、ＳＯＧ膜１１０
をスピン塗付と熱処理によって形成して表面を平坦化す
る。次に、図３（ｃ）に示すように、第１電荷転送電極
１０４ａ、第３電荷転送電極１０４ｃ上にコンタクトホ
ール１１１を形成し、電荷転送のための電圧を供給する
金属配線１１２（金属遮光膜を兼ねる）を形成して装置
の形成を完了する。ここで、他の電荷転送電極への転送
電圧の供給は装置周辺部（図示せず）から同様に行われ
る。
いるゲート酸化膜１０３を除去したのち、酸化性雰囲気
中にて熱処理を行って各転送電極の表面に膜厚約５００
Åの熱酸化膜１０９を形成し、続いて、ＳＯＧ膜１１０
をスピン塗付と熱処理によって形成して表面を平坦化す
る。次に、図３（ｃ）に示すように、第１電荷転送電極
１０４ａ、第３電荷転送電極１０４ｃ上にコンタクトホ
ール１１１を形成し、電荷転送のための電圧を供給する
金属配線１１２（金属遮光膜を兼ねる）を形成して装置
の形成を完了する。ここで、他の電荷転送電極への転送
電圧の供給は装置周辺部（図示せず）から同様に行われ
る。
【００１３】図１に戻って、図１（ａ）、（ｂ）に示さ
れるように、遮光膜を兼ねる金属配線１１２には、光電
変換領域上において開口部１１２ａが設けられる。図１
（ｂ）に示されるように、この受光用開口部において、
図９に示した従来例の場合とは異なって転送電極の重な
りがないため、開口部の高さを低くすることができる。
よって、本実施例の構造により、開口部側壁での反射に
よる電荷転送領域への光の漏れ込みを少なくすることが
できるとともに金属遮光膜（金属配線）のステップカバ
レッジを改善することができるため、不完全遮光膜によ
る光の漏れ込みも抑制することができる。したがって、
図９に示した従来例の場合に比較してスミア特性を格段
に改善することができる。
れるように、遮光膜を兼ねる金属配線１１２には、光電
変換領域上において開口部１１２ａが設けられる。図１
（ｂ）に示されるように、この受光用開口部において、
図９に示した従来例の場合とは異なって転送電極の重な
りがないため、開口部の高さを低くすることができる。
よって、本実施例の構造により、開口部側壁での反射に
よる電荷転送領域への光の漏れ込みを少なくすることが
できるとともに金属遮光膜（金属配線）のステップカバ
レッジを改善することができるため、不完全遮光膜によ
る光の漏れ込みも抑制することができる。したがって、
図９に示した従来例の場合に比較してスミア特性を格段
に改善することができる。
【００１４】図４（ａ）は、本発明の第２の実施例を説
明するための平面図であり、図４（ｂ）および図４
（ｃ）は、それぞれ図４（ａ）におけるＡ−Ａ線および
Ｂ−Ｂ線での断面図である。この第２の実施例では、第
１、第３電荷転送電極に転送電圧を供給するための金属
配線と遮光膜とを別個の金属膜により形成している。図
４（ｃ）において、ＳＯＧ膜１１０および熱酸化膜１０
９にコンタクトホール１１１を形成するまでの工程は第
１の実施例の場合と同様であるのでその説明は省略す
る。
明するための平面図であり、図４（ｂ）および図４
（ｃ）は、それぞれ図４（ａ）におけるＡ−Ａ線および
Ｂ−Ｂ線での断面図である。この第２の実施例では、第
１、第３電荷転送電極に転送電圧を供給するための金属
配線と遮光膜とを別個の金属膜により形成している。図
４（ｃ）において、ＳＯＧ膜１１０および熱酸化膜１０
９にコンタクトホール１１１を形成するまでの工程は第
１の実施例の場合と同様であるのでその説明は省略す
る。
【００１５】コンタクトホール１１１を形成した後、図
４（ｃ）に示すように、第１、第３電荷転送電極１０４
ａ、１０４ｃへ電圧を供給するための金属配線１１５を
形成する。この時金属配線１１５の光電変換領域１１３
寄りの端部は電荷転送電極の端部より十分に内側へ形成
される。次に、層間絶縁膜１１６を形成した後、光電変
換領域１１３上に開口部１１７ａの設けられた金属遮光
膜１１７を形成して装置の形成を完了する。本実施例に
おいても、従来構造と異なり受光用開口部において転送
電極が単層であるため、先の実施例の場合と同様にステ
ップカバレッジは良好で同様にスミア特性は改善されて
いる。
４（ｃ）に示すように、第１、第３電荷転送電極１０４
ａ、１０４ｃへ電圧を供給するための金属配線１１５を
形成する。この時金属配線１１５の光電変換領域１１３
寄りの端部は電荷転送電極の端部より十分に内側へ形成
される。次に、層間絶縁膜１１６を形成した後、光電変
換領域１１３上に開口部１１７ａの設けられた金属遮光
膜１１７を形成して装置の形成を完了する。本実施例に
おいても、従来構造と異なり受光用開口部において転送
電極が単層であるため、先の実施例の場合と同様にステ
ップカバレッジは良好で同様にスミア特性は改善されて
いる。
【００１６】図５、図６は、それぞれ図４に示した本発
明の第２の実施例の変更例を示す平面図である。図５の
例では、第２、第４電荷転送電極１０４ｂ、１０４ｄ
が、金属配線１１５によって転送電圧の供給を受け、第
１、第３電荷転送電極１０４ａ、１０４ｃは、金属遮光
膜を兼ねる金属配線１１２によって転送電圧の供給を受
けるように構成されている。第２、第４電荷転送電極１
０４ｂ、１０４ｄは、数ブロックおきに金属配線１１５
と接続される。また、図６の変更例では、第１、第３電
荷転送電極１０４ａ、１０４ｃが、金属配線１１５ａに
よって転送電圧の供給を受け、第２、第４電荷転送電極
１０４ｂ、１０４ｄが、金属配線１１５ｂによって転送
電圧の供給を受けるように構成されており、金属配線１
１５ａ、１１５ｂの上には層間絶縁膜を介して受光領域
上に開口部１１７ａの開孔された金属遮光膜１１７が形
成されている。
明の第２の実施例の変更例を示す平面図である。図５の
例では、第２、第４電荷転送電極１０４ｂ、１０４ｄ
が、金属配線１１５によって転送電圧の供給を受け、第
１、第３電荷転送電極１０４ａ、１０４ｃは、金属遮光
膜を兼ねる金属配線１１２によって転送電圧の供給を受
けるように構成されている。第２、第４電荷転送電極１
０４ｂ、１０４ｄは、数ブロックおきに金属配線１１５
と接続される。また、図６の変更例では、第１、第３電
荷転送電極１０４ａ、１０４ｃが、金属配線１１５ａに
よって転送電圧の供給を受け、第２、第４電荷転送電極
１０４ｂ、１０４ｄが、金属配線１１５ｂによって転送
電圧の供給を受けるように構成されており、金属配線１
１５ａ、１１５ｂの上には層間絶縁膜を介して受光領域
上に開口部１１７ａの開孔された金属遮光膜１１７が形
成されている。
【００１７】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるものではなく、特許
請求の範囲に記載された本願発明の要旨内において各種
の変更が可能である。例えば、実施例では、各転送電極
間の分離溝を形成した後にポリシリコン膜の不要部分を
除去していたが、この方法に代え、分離溝の形成に先立
って予め転送電極部以外のポリシリコン膜を除去してお
くようにすることができる。また、実施例では、２次元
固体撮像素子について説明したが、本発明は、１次元固
体撮像素子に対してもさらには一般の電荷結合装置に対
しても適用が可能である。
本発明はこれら実施例に限定されるものではなく、特許
請求の範囲に記載された本願発明の要旨内において各種
の変更が可能である。例えば、実施例では、各転送電極
間の分離溝を形成した後にポリシリコン膜の不要部分を
除去していたが、この方法に代え、分離溝の形成に先立
って予め転送電極部以外のポリシリコン膜を除去してお
くようにすることができる。また、実施例では、２次元
固体撮像素子について説明したが、本発明は、１次元固
体撮像素子に対してもさらには一般の電荷結合装置に対
しても適用が可能である。
【００１８】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法は、ポリシリコン膜に選択的にボロンをド
ープするとともにポリシリコン膜を覆うシリコン窒化膜
をサイドエッチしてそのサイドエッチ部にノンドープの
ポリシリコン膜を露出させこれをエッチング除去するこ
とにより転送電極間の分離を行うものであるので、本発
明によれば、電極間距離をフォトリソグラフィ技術の解
像度以下の寸法に加工することができるようになる。し
たがって、本発明によれば、多層構造の転送電極を用い
なくとも転送電極間の電界は弱まることがなくなり、単
層の転送電極により十分高速に電荷転送行うことが可能
となる。よって、少ない工数により転送効率の良好な電
荷転送装置を形成することが可能となり、また、固体撮
像素子にあっては、受光用開口部の段差を低くすること
ができるようになり、転送電極を重ねることにより劣化
していたスミア特性を大幅に改善することが可能とな
る。
置の製造方法は、ポリシリコン膜に選択的にボロンをド
ープするとともにポリシリコン膜を覆うシリコン窒化膜
をサイドエッチしてそのサイドエッチ部にノンドープの
ポリシリコン膜を露出させこれをエッチング除去するこ
とにより転送電極間の分離を行うものであるので、本発
明によれば、電極間距離をフォトリソグラフィ技術の解
像度以下の寸法に加工することができるようになる。し
たがって、本発明によれば、多層構造の転送電極を用い
なくとも転送電極間の電界は弱まることがなくなり、単
層の転送電極により十分高速に電荷転送行うことが可能
となる。よって、少ない工数により転送効率の良好な電
荷転送装置を形成することが可能となり、また、固体撮
像素子にあっては、受光用開口部の段差を低くすること
ができるようになり、転送電極を重ねることにより劣化
していたスミア特性を大幅に改善することが可能とな
る。
【図１】 本発明の第１の実施例により形成された固体
撮像素子の平面図と断面図。
撮像素子の平面図と断面図。
【図２】 本発明の第１の実施例を説明するための工程
断面図の一部。
断面図の一部。
【図３】 本発明の第１の実施例を説明するための工程
断面図の一部。
断面図の一部。
【図４】 本発明の第２の実施例を説明するための固体
撮像素子の平面図と断面図。
撮像素子の平面図と断面図。
【図５】 本発明の第２の実施例の変更例を説明するた
めの平面図。
めの平面図。
【図６】 本発明の第２の実施例の他の変更例を説明す
るための平面図。
るための平面図。
【図７】 第１の従来例の断面図。
【図８】 第２の従来例の断面図。
【図９】 従来の固体撮像素子の平面図と断面図。
１０１、４０１ ｐ型半導体基板 ２０１、３０１ 半導体基板 １０２、４０２ 電荷転送領域 １０３、２０３、３０３、４０３ ゲート酸化膜 １０４ ポリシリコン膜 １０４ａ〜１０４ｄ、３０４ａ〜３０４ｄ、４０４ａ〜
４０４ｄ 第１〜第４電荷転送電極 ２０４ａ、２０４ｂ 第１、第２電荷転送電極 １０５ シリコン窒化膜 １０６ フォトレジスト膜 １０７ ノンドープポリシリコン露出領域 １０８ 分離溝 １０９ 熱酸化膜 １１０ ＳＯＧ膜 １１１ コンタクトホール １１２ 金属配線 １１２ａ 開口部 １１３、４１３ 光電変換領域 １１４、４１４ ｐ+ 型拡散層 １１５、１１５ａ、１１５ｂ 金属配線 １１６、４１６ 層間絶縁膜 １１７、４１７ 金属遮光膜 １１７ａ、４１７ａ 開口部
４０４ｄ 第１〜第４電荷転送電極 ２０４ａ、２０４ｂ 第１、第２電荷転送電極 １０５ シリコン窒化膜 １０６ フォトレジスト膜 １０７ ノンドープポリシリコン露出領域 １０８ 分離溝 １０９ 熱酸化膜 １１０ ＳＯＧ膜 １１１ コンタクトホール １１２ 金属配線 １１２ａ 開口部 １１３、４１３ 光電変換領域 １１４、４１４ ｐ+ 型拡散層 １１５、１１５ａ、１１５ｂ 金属配線 １１６、４１６ 層間絶縁膜 １１７、４１７ 金属遮光膜 １１７ａ、４１７ａ 開口部
Claims (5)
- 【請求項１】 半導体基板上にゲート絶縁膜、多結晶シ
リコン膜およびマスク材料層を順次形成する工程と、前
記マスク材料層上に選択的にイオン注入マスク材を形成
する工程と、該イオン注入マスク材をマスクにしてボロ
ンをイオン注入する工程と、前記イオン注入マスク材を
マスクにして前記マスク材料層をエッチング除去すると
ともに前記イオン注入マスク材直下の前記マスク材料層
を所定距離サイドエッチしてボロンが添加された多結晶
シリコン膜の表面およびボロンが添加されていない多結
晶シリコン膜の一部の表面を露出させる工程と、ヒドラ
ジンを用いて露出されたボロンが添加されていない多結
晶シリコン膜を選択的に除去して前記多結晶シリコン膜
を複数の転送電極に分割する工程と、前記マスク材料層
をエッチング除去する工程と、を含む半導体装置の製造
方法。 - 【請求項２】 前記マスク材料層がシリコン窒化膜であ
ることを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項３】 半導体基板上にゲート絶縁膜、多結晶シ
リコン膜およびマスク材料層を順次形成する工程と、前
記マスク材料層上に選択的に第１のイオン注入マスク材
を形成する工程と、該第１のイオン注入マスク材をマス
クにしてボロンをイオン注入する工程と、前記第１のイ
オン注入マスク材をマスクにして前記マスク材料層をエ
ッチング除去するとともに前記第１のイオン注入マスク
材直下の前記マスク材料層を所定距離サイドエッチして
ボロンが添加された多結晶シリコン膜の表面およびボロ
ンが添加されていない多結晶シリコン膜の一部の表面を
露出させる工程と、ヒドラジンを用いて露出されたボロ
ンが添加されていない多結晶シリコン膜を選択的に除去
して前記多結晶シリコン膜を複数の転送電極に分割する
工程と、前記マスク材料層をエッチング除去する工程
と、前記多結晶シリコン膜の不要部分を第２のイオン注
入マスク材で被覆する工程と、前記第２のイオン注入マ
スク材をマスクとして前記多結晶シリコン膜にボロンを
添加する工程と、前記第２のイオン注入マスク材を除去
しヒドラジンを用いて露出したボロンの添加されていな
い多結晶シリコン膜を除去する工程と、を含む半導体装
置の製造方法。 - 【請求項４】 半導体基板の表面領域内に光電変換領域
および電荷転送領域を形成する工程と、前記半導体基板
上にゲート絶縁膜、多結晶シリコン膜およびマスク材料
層を順次形成する工程と、前記マスク材料層上に選択的
にイオン注入マスク材を形成する工程と、該イオン注入
マスク材をマスクにしてボロンをイオン注入する工程
と、前記イオン注入マスク材をマスクにして前記マスク
材料層をエッチング除去するとともに前記イオン注入マ
スク材直下の前記マスク材料層を所定距離サイドエッチ
してボロンが添加された多結晶シリコン膜の表面および
ボロンが添加されていない多結晶シリコン膜の一部の表
面を露出させる工程と、ヒドラジンを用いて露出された
ボロンが添加されていない多結晶シリコン膜を選択的に
除去して前記多結晶シリコン膜を複数の転送電極に分割
する工程と、前記マスク材料層をエッチング除去する工
程と、を含む半導体装置の製造方法。 - 【請求項５】 半導体基板の表面領域内に光電変換領域
および電荷転送領域を形成する工程と、前記半導体基板
上にゲート絶縁膜、多結晶シリコン膜およびマスク材料
層を順次形成する工程と、前記マスク材料層上に選択的
に第１のイオン注入マスク材を形成する工程と、該第１
のイオン注入マスク材をマスクにしてボロンをイオン注
入する工程と、前記第１のイオン注入マスク材をマスク
にして前記マスク材料層をエッチング除去するとともに
前記第１のイオン注入マスク材直下の前記マスク材料層
を所定距離サイドエッチしてボロンが添加された多結晶
シリコン膜の表面およびボロンが添加されていない多結
晶シリコン膜の一部の表面を露出させる工程と、ヒドラ
ジンを用いて露出されたボロンが添加されていない多結
晶シリコン膜を選択的に除去して前記多結晶シリコン膜
を複数の転送電極に分割する工程と、前記マスク材料層
をエッチング除去する工程と、前記多結晶シリコン膜の
不要部分を第２のイオン注入マスク材で被覆する工程
と、前記第２のイオン注入マスク材をマスクとして前記
多結晶シリコン膜にボロンを添加する工程と、前記第２
のイオン注入マスク材を除去しヒドラジンを用いて露出
したボロンの添加されていない多結晶シリコン膜を除去
する工程と、を含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5344934A JP2571011B2 (ja) | 1993-12-20 | 1993-12-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5344934A JP2571011B2 (ja) | 1993-12-20 | 1993-12-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07176714A true JPH07176714A (ja) | 1995-07-14 |
| JP2571011B2 JP2571011B2 (ja) | 1997-01-16 |
Family
ID=18373144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5344934A Expired - Fee Related JP2571011B2 (ja) | 1993-12-20 | 1993-12-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2571011B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5895944A (en) * | 1996-11-08 | 1999-04-20 | Nec Corporation | Charge coupled device image sensor and method of driving the same |
| JP2006041369A (ja) * | 2004-07-29 | 2006-02-09 | Sony Corp | 固体撮像装置およびその製造方法 |
| JP2006140411A (ja) * | 2004-11-15 | 2006-06-01 | Sony Corp | 固体撮像素子 |
| US7301184B2 (en) * | 2002-09-09 | 2007-11-27 | Nec Electronics Corporation | Solid state image sensor having planarized structure under light shielding metal layer |
| WO2010032410A1 (ja) * | 2008-09-22 | 2010-03-25 | パナソニック株式会社 | 固体撮像装置 |
| WO2010103814A1 (ja) * | 2009-03-11 | 2010-09-16 | パナソニック株式会社 | 固体撮像装置 |
-
1993
- 1993-12-20 JP JP5344934A patent/JP2571011B2/ja not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5895944A (en) * | 1996-11-08 | 1999-04-20 | Nec Corporation | Charge coupled device image sensor and method of driving the same |
| US7301184B2 (en) * | 2002-09-09 | 2007-11-27 | Nec Electronics Corporation | Solid state image sensor having planarized structure under light shielding metal layer |
| KR101104439B1 (ko) * | 2004-07-29 | 2012-01-12 | 소니 주식회사 | 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 구동방법, 및 카메라 |
| US7667251B2 (en) | 2004-07-29 | 2010-02-23 | Sony Corporation | Solid-state imaging device, production method and drive method thereof, and camera |
| US7952125B2 (en) | 2004-07-29 | 2011-05-31 | Sony Corporation | Solid-state imaging device, production method and drive method thereof, and camera |
| JP2006041369A (ja) * | 2004-07-29 | 2006-02-09 | Sony Corp | 固体撮像装置およびその製造方法 |
| US8149306B2 (en) | 2004-07-29 | 2012-04-03 | Sony Corporation | Solid-state imaging device, production method and drive method thereof, and camera |
| US8883542B2 (en) | 2004-07-29 | 2014-11-11 | Sony Corporation | Solid-state imaging device, production method and drive method thereof, and camera |
| JP2006140411A (ja) * | 2004-11-15 | 2006-06-01 | Sony Corp | 固体撮像素子 |
| JP4710305B2 (ja) * | 2004-11-15 | 2011-06-29 | ソニー株式会社 | 固体撮像素子 |
| KR101159032B1 (ko) * | 2004-11-15 | 2012-06-21 | 소니 주식회사 | 고체 촬상 소자 |
| WO2010032410A1 (ja) * | 2008-09-22 | 2010-03-25 | パナソニック株式会社 | 固体撮像装置 |
| WO2010103814A1 (ja) * | 2009-03-11 | 2010-09-16 | パナソニック株式会社 | 固体撮像装置 |
| US8399947B2 (en) | 2009-03-11 | 2013-03-19 | Panasonic Corporation | Solid state imaging device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2571011B2 (ja) | 1997-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100260577B1 (ko) | 자기정렬형 콘택 형성방법 | |
| JPH0465548B2 (ja) | ||
| JP3225939B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP2647034B2 (ja) | 電荷結合素子の製造方法 | |
| JPH10107244A (ja) | 固体撮像素子およびその製造方法 | |
| JPH07176714A (ja) | 半導体装置の製造方法 | |
| US6143585A (en) | Method of manufacturing solid state image sensing device | |
| JPS6384149A (ja) | 半導体メモリの製造方法 | |
| JP2003332554A (ja) | 固体撮像素子の製造方法 | |
| JPH0298939A (ja) | 半導体装置の製造方法 | |
| JPH10125892A (ja) | 固体撮像素子の製造方法 | |
| JP2712847B2 (ja) | 電荷転送素子の製造方法 | |
| JPS6317229B2 (ja) | ||
| JPH05182992A (ja) | 固体撮像素子の製造方法 | |
| JP2867469B2 (ja) | 電荷転送装置及びその製造方法 | |
| KR100266010B1 (ko) | 캐패시터형성방법 | |
| KR0161727B1 (ko) | 반도체 소자의 소자분리방법 | |
| JPS63131538A (ja) | アイソレ−シヨンの製造方法 | |
| KR100269608B1 (ko) | 캐패시터 형성방법 | |
| JPS61198774A (ja) | 固体撮像装置およびその製造方法 | |
| KR960001952B1 (ko) | 스택형 트렌치 캐패시터의 제조방법 | |
| JPS6020909B2 (ja) | 電荷結合素子の製造方法 | |
| JPH07326660A (ja) | 半導体装置の製造方法 | |
| JPH10163471A (ja) | 電荷転送装置及びその製造方法 | |
| JPH0695573B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |