JP2647034B2 - 電荷結合素子の製造方法 - Google Patents

電荷結合素子の製造方法

Info

Publication number
JP2647034B2
JP2647034B2 JP6292864A JP29286494A JP2647034B2 JP 2647034 B2 JP2647034 B2 JP 2647034B2 JP 6292864 A JP6292864 A JP 6292864A JP 29286494 A JP29286494 A JP 29286494A JP 2647034 B2 JP2647034 B2 JP 2647034B2
Authority
JP
Japan
Prior art keywords
oxide film
transfer electrode
layer transfer
gate oxide
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6292864A
Other languages
English (en)
Other versions
JPH08153870A (ja
Inventor
茂 遠山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP6292864A priority Critical patent/JP2647034B2/ja
Publication of JPH08153870A publication Critical patent/JPH08153870A/ja
Priority to US08/779,644 priority patent/US5858811A/en
Application granted granted Critical
Publication of JP2647034B2 publication Critical patent/JP2647034B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66946—Charge transfer devices
    • H01L29/66954—Charge transfer devices with an insulated gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/981—Utilizing varying dielectric thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＭＯＳ構造を有する半
導体素子の中の特に電荷結合素子の製造方法に関する。
【０００２】
【従来の技術】従来の最も基本的な電荷結合素子（ＣＣ
Ｄ）の製造方法を図２（ａ）〜（ｅ）に示す。これらの
図は電荷結合素子の電荷転送方向の縦断面図である。ま
ず、ｐ型シリコン基板１内にＮ型ＣＣＤチャネル２やＰ
+ 型チャネルストップ（図示せず）を形成した後、熱酸
化法により第１ゲート酸化膜４を形成する［図２
（ａ）］。つぎに第１層多結晶シリコン膜６を化学気相
成長法により堆積して不純物ドープし、フォトレジスト
（ＰＲ）から成るパターン７の形成を行ない、プラズマ
エッチング法でシリコン膜６をエッチングして第１層転
送電極８を形成する［図２（ｂ）（ｃ）］。つぎに全面
酸化膜エッチングにより少なくとも第２層転送電極形成
領域の第１ゲート酸化膜４を除去した後、再度熱酸化し
て第２ゲート酸化膜１１を形成し［図２（ｄ）］、第１
層の場合と同様の手法で第２層多結晶シリコン膜から第
２層転送電極１３を形成する［図２（ｅ）］。
【０００３】この方法の場合、第１ゲート酸化膜には第
１層多結晶シリコン膜のプラズマエッチングの際に少な
くとも第２層転送電極形成領域のシリコン基板表面（酸
化膜／シリコン界面）にダメージが入るのを防ぐのに充
分な厚さが要求され、第２ゲート酸化膜の酸化条件は第
１層と第２層の多結晶シリコン転送電極間に必要な耐電
圧が得られる酸化膜が第１層転送電極表面に形成される
ものでなければならない。
【０００４】上述の製造方法の問題点であるところの、
第１層転送電極と第２層転送電極との絶縁性を高めるた
めに第２ゲート酸化膜の膜厚を厚くすると蓄積・転送可
能な電荷量が減少し、逆に蓄積・転送可能な電荷量を増
すために第２ゲート酸化膜の膜厚を薄くすると第１層転
送電極と第２層転送電極との間の絶縁性が劣化するとい
う矛盾を解消する製造方法が特開平２−１８９９３７号
及び特開平２−２９２８３４号で提案されている。
【０００５】特開平２−１８９９３７号記載の電荷結合
素子の製造方法を図３（ａ）〜（ｈ）に示す。まず、Ｎ
型ＣＣＤチャネル２が形成されたＰ型シリコン基板１上
に膜厚数百オングストロームの第１ゲート酸化膜４を熱
酸化法により成長し、更に膜厚数百オングストロームの
窒化膜１４を化学気相成長法により堆積する［図３
（ａ）］。その後、フォトリソグラフ法により第１層転
送電極８形成領域における窒化膜１４を選択的にエッチ
ング除去し、後に第２層転送電極１３を形成する領域に
のみ残す［図３（ｂ）］。次にこの上に第１層多結晶シ
リコン膜６を化学気相成長法により堆積する［図３
（ｃ）］。フォトリソグラフ法により第１層多結晶シリ
コン膜６を選択エッチングして第１層転送電極８を形成
する［図３（ｄ）］。第１層転送電極８の表面に熱酸化
法により充分に厚い絶縁酸化膜１２を成長させる［図３
（ｅ）］。このとき窒化膜１４の耐酸化性から窒化膜１
４上には絶縁酸化膜はほとんど成長しない。次いで窒化
膜１４を選択的にエッチング除去し、その後酸化膜エッ
チングを行なう［図３（ｆ）］。このとき絶縁酸化膜１
２は充分に厚いため、第１ゲート酸化膜４をエッチング
除去して第２層転送電極１３形成領域のシリコン基板を
露出させた後も、なお第１層転送電極８表面の絶縁酸化
膜１２は第１層と第２層の多結晶シリコン転送電極間に
必要な耐電圧が得られる膜厚を有する。続いて膜厚数百
オングストロームの第２ゲート酸化膜１１を熱酸化法に
より全面に成長する［図３（ｇ）］。そして全面に第２
層多結晶シリコン膜を成長させ、これを選択的にエッチ
ングすることで第２層転送電極１３を形成する［図３
（ｈ）］。
【０００６】この製造方法では、第１ゲート酸化膜，絶
縁酸化膜及び第２ゲート酸化膜を各々個別に形成できる
ので、各ゲート酸化膜を薄くする一方で絶縁酸化膜を厚
く形成することが可能と記載されている。
【０００７】特開平２−２９２８３４号記載の電荷結合
素子の製造方法を図４（ａ）〜（ｆ）に示す。まず、Ｎ
型ＣＣＤチャネル２が形成されたＰ型シリコン基板１上
に膜厚数百オングストロームの第１ゲート酸化膜４を熱
酸化法により形成する［図４（ａ）］。次に第１層多結
晶シリコン膜６を化学気相成長法により堆積し、不純物
拡散を行なった後、熱酸化法により絶縁酸化膜１２を第
１層多結晶シリコン膜６上に形成する［図４（ｂ）］。
続いて絶縁酸化膜１２，第１層多結晶シリコン膜６，第
１ゲート酸化膜４を選択的にエッチング除去して第１層
転送電極８を形成するとともに第２層転送電極１３形成
領域のシリコン基板表面を露出させる［図４（ｃ）］。
次に化学気相成長法により膜厚数千オングストロームの
酸化膜を堆積し、異方性エッチングを基板が露出するま
で施して側壁酸化膜１５を形成する［図４（ｄ）］。続
いて熱酸化法により膜厚数百オングストロームの第２ゲ
ート酸化膜１１を形成する［図４（ｅ）］。さらに化学
気相成長法により第２層多結晶シリコン膜を全面に堆積
し、これをパターニングして第２転送電極１３を形成す
る［図４（ｆ）］。
【０００８】この製造方法では、第１層転送電極を覆う
絶縁酸化膜及び側壁酸化膜と、第２ゲート酸化膜とは々
別の工程で形成されるので、各々膜厚を最適なもにの成
し得ると記載されている。
【０００９】
【発明が解決しようとする課題】従来の最も基本的な電
荷結合素子の製造方法では、前述のように第１ゲート酸
化膜には第１層多結晶シリコン膜のプラズマエッチング
の際にシリコン基板表面（酸化膜／シリコン界面）にダ
メージが入るのを防ぐのに充分な厚さが要求され、第２
ゲート酸化膜ではその酸化条件として第１層と第２層の
多結晶シリコン転送電極間に必要な耐電圧が得られる酸
化膜が第１層転送電極表面に形成されるものでなければ
ならないため、両ゲート酸化膜の厚さに制約があり、そ
れによって電荷結合素子の電荷転送能力が制限されてし
まうという問題があった。
【００１０】特開平２−１８９９３７号及び特開平２−
２９２８３４号は、この問題を解決することを目的とし
て提案されているのであるが、これらには次のような問
題がある。
【００１１】特開平２−１８９９３７号では、第１ゲー
ト酸化膜を形成した後窒化膜を成長し、この窒化膜を選
択的にエッチング除去して第２層転送電極形成領域を覆
っておくことによって、第１層転送電極表面に絶縁酸化
膜を成長させるときに第２層転送電極形成領域に厚い酸
化膜が形成されないようにしている。窒化膜のパターニ
ングは通常プラズマエッチングで行なわれるので、この
第１ゲート酸化膜には窒化膜プラズマエッチングの際に
少なくとも第１層転送電極形成領域のシリコン基板表面
（酸化膜／シリコン界面）にエッチングダメージが及ば
ないだけの膜厚が要求され、厚さに対する製造工程上の
制約が完全には取り除かれてはいない。さらに、第１ゲ
ート酸化膜には窒化膜プラズマエッチングの際のダメー
ジが入っており、その上に第１層転送電極を形成するの
で、第１層転送電極とシリコン基板との間の耐電圧特性
が劣化したり、電荷結合素子の暗電流が増加するなどの
問題も発生する。
【００１２】特開平２−２９２８３４号では、絶縁酸化
膜の形成を第１層多結晶シリコン膜のパターニング前に
行ない、第１層転送電極をパターニング形成後、化学気
相成長法により酸化膜成長し、異方性エッチングをシリ
コン基板表面が露出するまで施して、第１層転送電極側
面にのみこの酸化膜を残すことによって側壁酸化膜を形
成している。酸化膜の異方性エッチングとはプラズマエ
ッチングの一種であるから、この方法では第２層転送電
極形成領域のシリコン基板表面にエッチングダメージを
直接導入してしまう。このエッチングダメージはその後
の熱処理や酸化で取り除くことは困難であり、電荷結合
素子の暗電流増加や転送効率劣化を引き起こし、ひどい
場合には転送不能となる。
【００１３】
【課題を解決するための手段】上述した課題を解決する
ために本発明の電荷結合素子の製造方法は、半導体基板
上に第１予備酸化膜を形成し、第１層転送電極形成領域
の前記第１予備酸化膜を選択的にエッチング除去した
後、第１ゲート酸化膜を形成する工程と、前記第１層転
送電極形成領域の第１ゲート酸化膜上に多結晶シリコン
により第１層転送電極を選択的に形成する工程と、前記
第１予備酸化膜及び第１ゲート酸化膜から成る酸化膜を
エッチング除去する工程と、第２予備酸化膜を形成し、
半導体基板上の第２層転送電極形成領域の前記第２予備
酸化膜を選択的にエッチング除去した後、第２ゲート酸
化膜を形成する工程と、前記第２層転送電極形成領域の
第２ゲート酸化膜上に多結晶シリコンにより第２層転送
電極を選択的に形成する工程を含んでいる。半導体基板
には、Ｎ型あるいはＰ型のＳｉ基板を用いる。
【００１４】
【作用】本発明の電荷結合素子の製造方法では、第１層
多結晶シリコン膜のパターニングの際に第２層転送電極
形成領域のシリコン基板表面（酸化膜／シリコン界面）
を保護する酸化膜は、第１予備酸化膜形成と第１ゲート
酸化膜形成における２回の酸化工程で形成するため、第
１ゲート酸化膜を薄くしても第１予備酸化膜を厚くする
ことによってシリコン基板表面保護に充分な厚さを持た
せることができる。また、第１層転送電極表面を覆う絶
縁酸化膜は、第２予備酸化膜形成と第２ゲート酸化膜形
成における２回の酸化工程で形成するため、第２ゲート
酸化膜を薄くしても第２予備酸化膜を厚くすることによ
って第１層と第２層の多結晶シリコン転送電極間に充分
な絶縁性を持たせるのに必要な厚さを確保することがで
きる。従って、両ゲート酸化膜は製造工程上の制約を全
く受けず、膜厚を自由に設定することができる。しか
も、本発明の電荷結合素子の製造方法では、プラズマで
ダメージを与えたゲート酸化膜は残らず、また、シリコ
ン基板表面に直接ダメージを与える工程も含まれていな
いので、転送電極・シリコン基板間の耐電圧不良，暗電
流増加，転送効率劣化といった問題は一切発生しない。
【００１５】
【実施例】次に、本発明について図面を用いて詳細に説
明する。図１（ａ）〜（ｉ）は本発明の一実施例の製造
工程を示す図であり、電荷結合素子の電荷転送方向の縦
断面図である。
【００１６】まず、Ｐ型シリコン基板１内にＮ型ＣＣＤ
チャネル２やＰ+ 型チャネルストップ（図示せず）を形
成した後、熱酸化法により第１予備酸化膜３を形成する
［図１（ａ）］。フォトレジスト（ＰＲ）から成るマス
クを用いて第１層転送電極形成領域の第１予備酸化膜３
を弗化水素酸により選択的にエッチング除去する［図１
（ｂ）］。次に、再度熱酸化して、第１予備酸化膜３を
除去した第１層転送電極形成領域に第１ゲート酸化膜４
を形成する［図１（ｃ）］。この第１ゲート酸化膜４の
厚さは例えば５０〜５００オングストローム程度とす
る。第１ゲート酸化膜４形成における熱酸化工程で、第
１予備酸化膜３を残した領域にもさらに酸化膜が形成さ
れ、厚さを増す（第１予備酸化と第１ゲート酸化による
酸化膜５）。
【００１７】第１層多結晶シリコン膜６のプラズマエッ
チングの際にシリコン基板表面（酸化膜／シリコン界
面）にダメージが入るのを防ぐのに、エッチング条件に
もよるが例えば酸化膜厚として７００オングストローム
程度必要であるとすると、前述の第１ゲート酸化膜４の
厚さに対応して第１予備酸化膜３の厚さとしては７００
〜４００オングストローム程度必要となる。
【００１８】化学気相成長法で第１層多結晶シリコン膜
６を全面に成長し、拡散法でリンやボロンなどの不純物
を高濃度添加した後、第１層転送電極８のパターンを有
するフォトレジスト（ＰＲ）マスク７を形成してプラズ
マエッチングによりパターニングし、第１層転送電極８
を形成する［図１（ｄ）（ｅ）］。このときのＰＲ７パ
ターンはエッジが酸化膜の厚い領域に掛かるようにし、
サイドエッチングによって多結晶シリコンのエッジが酸
化膜の厚い領域から薄い領域との境に後退するようにマ
ージン設計している。図１（ｅ）では薄い領域にエッジ
があるように誇張して描かれている。図１（ｅ）の工程
の次に弗化水素酸による酸化膜エッチングを行なって、
少なくとも第２層転送電極形成領域のＣＣＤチャネル２
上の第１予備酸化膜及び第１ゲート酸化膜から成る酸化
膜５を除去する。熱酸化法により第２予備酸化膜９を形
成した後、ＰＲマスク１０で第１層転送電極８と第２層
転送電極下となる領域以外をカバーして、第１層転送電
極８間際まで第２層転送電極下となるＣＣＤチャネル上
の領域の第２予備酸化膜９を弗化水素酸によりエッチン
グ除去する［図１（ｆ）（ｇ）］。図１（ｇ）では第２
予備酸化膜９が第２層転送電極下となるＣＣＤチャネル
上にかなり残っているように誇張して描かれているが、
実際にはほとんど無くすことができる。
【００１９】再度熱酸化して、第２予備酸化膜９を除去
した第２層転送電極形成領域に第２ゲート酸化膜１１を
形成する［図１（ｈ）］。この第２ゲート酸化膜１１の
厚さも例えば５０〜５００オングストローム程度とす
る。第１層転送電極８表面を覆う絶縁酸化膜１２として
２０００〜３０００オングストローム程度あれば第２層
転送電極１３との間に充分な絶縁性が得られる。リンや
ボロンなどの不純物を高濃度添加した多結晶シリコン
は、酸化速度が通常のバルクシリコンの２〜３倍ほどに
なる。２．５倍であるとすると２０００〜３０００オン
グストロームの絶縁酸化膜１２を形成するためには、第
２予備酸化膜９形成と第２ゲート酸化膜１１形成におけ
る２回の酸化工程でシリコン基板上に８００〜１２００
オングストロームの酸化膜が形成される酸化条件にすれ
ば良いことになる。前述のように第２ゲート酸化膜１１
の厚さを５０〜５００オングストローム程度とすると、
第２予備酸化膜９は８００〜５００オングストロームな
いし１２００〜１０００オングストローム程度の厚さが
必要となる。化学気相成長法で第２層多結晶シリコン膜
を全面に成長し、拡散法でリンやボロンなどの不純物を
高濃度添加した後、第２層転送電極１３のパターンを有
するフォトレジスト（ＰＲ）マスクを形成してプラズマ
エッチングによりパターニングし、第２層転送電極１３
を形成する［図１（ｉ）］。
【００２０】ここに述べた製造方法によれば、第１層多
結晶シリコン膜のパターニングの際に第２層転送電極形
成領域のシリコン基板表面（酸化膜／シリコン界面）を
保護する酸化膜及び第１層転送電極表面を覆う絶縁酸化
膜は、どちらも２回の酸化工程で形成するため充分な厚
さを持たせることができ、第１ゲート酸化膜及び第２ゲ
ート酸化膜は他の制約を受けず独立の酸化条件で酸化工
程を行なうことができる。従って、両ゲート酸化膜の膜
厚を自由に設定することができる。また、プラズマでダ
メージを与えたゲート酸化膜は残らず、シリコン基板表
面に直接ダメージを与える工程も含まれていないので、
転送電極・シリコン基板間の耐電圧不良，暗電流増加，
転送効率劣化を防ぐことができる。
【００２１】なお、上記実施例ではＰ型Ｓｉ基板内にＮ
型ＣＣＤチャネルを形成する場合について述べたが、こ
れらの導電型を逆にしても、本発明は有効である。
【００２２】
【発明の効果】以上説明したように本発明の電荷結合素
子の製造方法によれば、第１層多結晶シリコン膜のパタ
ーニングの際に第２層転送電極形成領域のシリコン基板
表面（酸化膜／シリコン界面）を保護する酸化膜は、第
１予備酸化膜形成と第１ゲート酸化膜形成における２回
の酸化工程で形成するため、第１ゲート酸化膜を薄くし
ても第１予備酸化膜を厚くすることによってシリコン基
板表面保護に充分な厚さを持たせることができ、第１層
転送電極表面を覆う絶縁酸化膜は、第２予備酸化膜形成
と第２ゲート酸化膜形成における２回の酸化工程で形成
するため、第２ゲート酸化膜を薄くしても第２予備酸化
膜を厚くすることによって第１層と第２層の多結晶シリ
コン転送電極間に充分な絶縁性を持たせるのに必要な厚
さを確保することができる。従って、両ゲート酸化膜の
形成条件から製造工程上の制約が取り払われ、膜厚を自
由に設定して電荷結合素子の性能を向上することができ
る効果がある。さらに、本発明の電荷結合素子の製造方
法では、プラズマでダメージを与えたゲート酸化膜は残
らず、シリコン基板表面に直接ダメージを与える工程も
含まれていないので、転送電極・シリコン基板間の耐電
圧不良，暗電流増加，転送効率劣化といった問題も排除
することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｉ）は本発明の一実施例の製造工程
を示す図で、電荷結合素子の電荷転送方向の縦断面図で
ある。
【図２】（ａ）〜（ｅ）は従来の最も基本的な電荷結合
素子の製造方法の製造工程を示す図で、電荷結合素子の
電荷転送方向の縦断面図である。
【図３】（ａ）〜（ｈ）は特開平２−１８９９３７号記
載の電荷結合素子の製造方法の製造工程を示す図で、電
荷結合素子の電荷転送方向の縦断面図である。
【図４】（ａ）〜（ｆ）は特開平２−２９２８３４号記
載の電荷結合素子の製造方法の製造工程を示す図で、電
荷結合素子の電荷転送方向の縦断面図である。
【符号の説明】
１ Ｐ型Ｓｉ基板 ２ Ｎ型ＣＣＤチャネル ３ 第１予備酸化膜 ４ 第１ゲート酸化膜 ５ 第１予備酸化と第１ゲート酸化による酸化膜 ６ 第１層多結晶シリコン膜 ７ ＰＲ（第１層転送電極パターニング用） ８ 第１層転送電極 ９ 第２予備酸化膜 １０ ＰＲ（第２予備酸化膜エッチング用） １１ 第２ゲート酸化膜 １２ 絶縁酸化膜 １３ 第２層転送電極 １４ 窒化膜 １５ 側壁酸化膜

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板上に第１予備酸化膜を形成
    し、第１層転送電極形成領域の前記第１予備酸化膜を選
    択的にエッチング除去した後、第１ゲート酸化膜を形成
    する工程と、前記第１層転送電極形成領域の第１ゲート
    酸化膜上に多結晶シリコンにより第１層転送電極を選択
    的に形成する工程と、第１層転送電極間の前記第１予備
    酸化膜及び第１ゲート酸化膜から成る酸化膜をエッチン
    グ除去する工程と、第２予備酸化膜を形成し、半導体基
    板上の第２層転送電極形成領域の前記第２予備酸化膜を
    選択的にエッチング除去した後、第２ゲート酸化膜を形
    成する工程と、前記第２層転送電極形成領域の第２ゲー
    ト酸化膜上に多結晶シリコンにより第２層転送電極を選
    択的に形成する工程を含むことを特徴とする電荷結合素
    子の製造方法。
  2. 【請求項２】 半導体基板としてシリコン基板を用いる
    ことを特徴とする請求項１記載の電荷結合素子の製造方
    法。
JP6292864A 1994-11-28 1994-11-28 電荷結合素子の製造方法 Expired - Lifetime JP2647034B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6292864A JP2647034B2 (ja) 1994-11-28 1994-11-28 電荷結合素子の製造方法
US08/779,644 US5858811A (en) 1994-11-28 1997-01-15 Method for fabricating charge coupled device (CCD) as semiconductor device of MOS structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6292864A JP2647034B2 (ja) 1994-11-28 1994-11-28 電荷結合素子の製造方法

Publications (2)

Publication Number Publication Date
JPH08153870A JPH08153870A (ja) 1996-06-11
JP2647034B2 true JP2647034B2 (ja) 1997-08-27

Family

ID=17787367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6292864A Expired - Lifetime JP2647034B2 (ja) 1994-11-28 1994-11-28 電荷結合素子の製造方法

Country Status (2)

Country Link
US (1) US5858811A (ja)
JP (1) JP2647034B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3011137B2 (ja) * 1997-06-27 2000-02-21 日本電気株式会社 電荷転送装置およびその製造方法
US5886368A (en) 1997-07-29 1999-03-23 Micron Technology, Inc. Transistor with silicon oxycarbide gate and methods of fabrication and use
US7154153B1 (en) 1997-07-29 2006-12-26 Micron Technology, Inc. Memory device
US6794255B1 (en) 1997-07-29 2004-09-21 Micron Technology, Inc. Carburized silicon gate insulators for integrated circuits
US6746893B1 (en) * 1997-07-29 2004-06-08 Micron Technology, Inc. Transistor with variable electron affinity gate and methods of fabrication and use
US6936849B1 (en) 1997-07-29 2005-08-30 Micron Technology, Inc. Silicon carbide gate transistor
US6965123B1 (en) 1997-07-29 2005-11-15 Micron Technology, Inc. Transistor with variable electron affinity gate and methods of fabrication and use
US7196929B1 (en) * 1997-07-29 2007-03-27 Micron Technology Inc Method for operating a memory device having an amorphous silicon carbide gate insulator
US6031263A (en) * 1997-07-29 2000-02-29 Micron Technology, Inc. DEAPROM and transistor with gallium nitride or gallium aluminum nitride gate
US7822684B2 (en) * 2001-10-05 2010-10-26 Jpmorgan Chase Bank, N.A. Personalized bank teller machine
WO2006106699A1 (en) * 2005-03-31 2006-10-12 Matsushita Electric Industrial Co., Ltd. Manufacturing method of solid-state imaging device
JP4639116B2 (ja) * 2005-06-27 2011-02-23 富士フイルム株式会社 Ｃｃｄ型固体撮像装置の製造方法
JP5142727B2 (ja) * 2005-12-27 2013-02-13 パナソニック株式会社 音声復号装置および音声復号方法
JP2007201320A (ja) * 2006-01-30 2007-08-09 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4027381A (en) * 1975-07-23 1977-06-07 Texas Instruments Incorporated Silicon gate ccd structure
US5114833A (en) * 1988-08-29 1992-05-19 Eastman Kodak Company Charge-coupled device and process of making the device
JPH02189937A (ja) * 1989-01-18 1990-07-25 Nec Corp 電荷結合装置の製造方法
JPH02292834A (ja) * 1989-05-02 1990-12-04 Nec Corp 電荷結合素子の製造方法
US4994405A (en) * 1989-11-21 1991-02-19 Eastman Kodak Company Area image sensor with transparent electrodes
JP2976585B2 (ja) * 1991-05-10 1999-11-10 ソニー株式会社 半導体装置の製造方法
US5492852A (en) * 1993-10-07 1996-02-20 Nec Corporation Method for fabricating a solid imaging device having improved smear and breakdown voltage characteristics

Also Published As

Publication number Publication date
JPH08153870A (ja) 1996-06-11
US5858811A (en) 1999-01-12

Similar Documents

Publication Publication Date Title
JP2647034B2 (ja) 電荷結合素子の製造方法
US7759157B2 (en) Gate oxide film structure for a solid state image pick-up device
JPH09120965A (ja) 半導体装置の製造方法
JP3380086B2 (ja) 半導体装置の製造方法
JP3107199B2 (ja) 不揮発性半導体記憶装置の製造方法
KR920007787B1 (ko) 반도체 장치 및 그 제조방법
KR100268894B1 (ko) 플래쉬 메모리 소자의 제조방법
JP3746907B2 (ja) 半導体装置の製造方法
JP2623659B2 (ja) Ｍｉｓ型トランジスタの製造方法
JPH07176714A (ja) 半導体装置の製造方法
KR0172524B1 (ko) 반도체 소자의 게이트 전극 형성방법
JPH10125892A (ja) 固体撮像素子の製造方法
JPH0368170A (ja) 薄膜半導体素子の製造方法
JP2003332554A (ja) 固体撮像素子の製造方法
JP2856603B2 (ja) 半導体装置の製造方法
JPH05343440A (ja) 電荷転送素子およびその製造方法
JPH05226466A (ja) 半導体装置の製造方法
JPS6317229B2 (ja)
JP3184389B2 (ja) バイポーラ素子の埋込み層形成方法
JPH06196497A (ja) 半導体装置の製造方法
US6544852B1 (en) Method of fabricating semiconductor device
JP2950620B2 (ja) 半導体装置
JP2877656B2 (ja) 固体撮像素子の製造方法
JPH0923007A (ja) 半導体装置およびその製造方法
JP2001102570A (ja) 半導体トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970408