JP3011137B2 - 電荷転送装置およびその製造方法 - Google Patents
電荷転送装置およびその製造方法Info
- Publication number
- JP3011137B2 JP3011137B2 JP9172387A JP17238797A JP3011137B2 JP 3011137 B2 JP3011137 B2 JP 3011137B2 JP 9172387 A JP9172387 A JP 9172387A JP 17238797 A JP17238797 A JP 17238797A JP 3011137 B2 JP3011137 B2 JP 3011137B2
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- charge transfer
- conductivity type
- semiconductor region
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 188
- 239000012535 impurity Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 15
- 238000005468 ion implantation Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 26
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000011144 upstream manufacturing Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76833—Buried channel CCD
- H01L29/76841—Two-Phase CCD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
Description
【０００１】
【発明の属する技術分野】本発明は、電荷転送装置およ
びその製造方法に関し、特に電荷転送電極と自己整合的
に形成された電荷蓄積領域と電荷障壁領域を有する２層
電極２相駆動方式の電荷転送装置およびその製造方法に
関する。
びその製造方法に関し、特に電荷転送電極と自己整合的
に形成された電荷蓄積領域と電荷障壁領域を有する２層
電極２相駆動方式の電荷転送装置およびその製造方法に
関する。
【０００２】
【従来の技術】近年、高精細テレビ用ビデオカメラやデ
ジタルスチルカメラなど、画素数が多く携帯性の高い画
像入力装置の開発が盛んに行われている。
ジタルスチルカメラなど、画素数が多く携帯性の高い画
像入力装置の開発が盛んに行われている。
【０００３】このような画像入力装置では、消費電力の
少ない固体撮像装置の開発が不可欠となってきており、
特に固体撮像装置において駆動周波数の高い水平電荷転
送部の駆動電圧を低減することが重要な課題となってい
る。
少ない固体撮像装置の開発が不可欠となってきており、
特に固体撮像装置において駆動周波数の高い水平電荷転
送部の駆動電圧を低減することが重要な課題となってい
る。
【０００４】一般に、この水平電荷転送部では、信号電
荷を高速に転送させる必要があるため、通常２層電極２
相駆動方式の電荷転送装置が用いられている。
荷を高速に転送させる必要があるため、通常２層電極２
相駆動方式の電荷転送装置が用いられている。
【０００５】図６（ａ）〜（ｇ）は、従来の埋め込みチ
ャンネル２層電極２相駆動方式の電荷転送装置について
その製造工程に沿って説明するための工程順断面図であ
る。この従来例については、「ＩＥＤＭ テクニカル・
ダイジェスト（ＩＥＤＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｇ
ｅｓｔ）」誌、１９７４年、第５５頁−第５８頁や特開
昭６２−７１２７３号公報に開示されている。
ャンネル２層電極２相駆動方式の電荷転送装置について
その製造工程に沿って説明するための工程順断面図であ
る。この従来例については、「ＩＥＤＭ テクニカル・
ダイジェスト（ＩＥＤＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｇ
ｅｓｔ）」誌、１９７４年、第５５頁−第５８頁や特開
昭６２−７１２７３号公報に開示されている。
【０００６】まず、図６（ａ）に示すように、不純物濃
度が１×１０15ｃｍ-3程度のシリコンなどのＰ型半導体
基板１０１内に、不純物濃度が１×１０17ｃｍ-3程度で
Ｎ型半導体基板１０１表面からの深さが０．５μｍ程度
の反対導電型のＮ型半導体領域１０２を形成し、熱酸化
を施すことによりＮ型半導体領域１０２の表面に厚さ１
００ｎｍ程度の第１の絶縁膜１０３を形成する。
度が１×１０15ｃｍ-3程度のシリコンなどのＰ型半導体
基板１０１内に、不純物濃度が１×１０17ｃｍ-3程度で
Ｎ型半導体基板１０１表面からの深さが０．５μｍ程度
の反対導電型のＮ型半導体領域１０２を形成し、熱酸化
を施すことによりＮ型半導体領域１０２の表面に厚さ１
００ｎｍ程度の第１の絶縁膜１０３を形成する。
【０００７】次に、図６（ｂ）に示すように、第１の絶
縁膜１０３を介して、減圧ＣＶＤ法を用いて厚さ３００
ｎｍ程度の多結晶シリコンからなり、所定間隔をもって
配列した複数の電荷電送電極，…，１０４ｉ，１０４
ｊ，１０４ｋ，１０４ｌ，…を形成する。
縁膜１０３を介して、減圧ＣＶＤ法を用いて厚さ３００
ｎｍ程度の多結晶シリコンからなり、所定間隔をもって
配列した複数の電荷電送電極，…，１０４ｉ，１０４
ｊ，１０４ｋ，１０４ｌ，…を形成する。
【０００８】続いて、第１の導電性電極１０４ｉ等をマ
スクに第１の絶縁膜１０３を除去した後、例えば再び熱
酸化を施すことにより、Ｎ型半導体領域１０２の表面に
厚さ１００ｎｍ程度の第２の絶縁膜１０５を、第１の電
荷転送電極１０４ｉ等それぞれの表面および側面に多結
晶シリコンの増速酸化による厚さ２００ｎｍ程度の第３
の絶縁膜１０６を形成する。もしくは、ＣＶＤ法でＳｉ
Ｈ4 とＨ2 Ｏガスを反応させることにより、Ｎ型半導体
領域１０２の表面に厚さ１００ｎｍ程度の第２の絶縁膜
１０５を、第１の電荷転送電極１０４ｉ等それぞれの表
面および側面に厚さ１００ｎｍ程度の第３の絶縁膜１０
６を形成する。
スクに第１の絶縁膜１０３を除去した後、例えば再び熱
酸化を施すことにより、Ｎ型半導体領域１０２の表面に
厚さ１００ｎｍ程度の第２の絶縁膜１０５を、第１の電
荷転送電極１０４ｉ等それぞれの表面および側面に多結
晶シリコンの増速酸化による厚さ２００ｎｍ程度の第３
の絶縁膜１０６を形成する。もしくは、ＣＶＤ法でＳｉ
Ｈ4 とＨ2 Ｏガスを反応させることにより、Ｎ型半導体
領域１０２の表面に厚さ１００ｎｍ程度の第２の絶縁膜
１０５を、第１の電荷転送電極１０４ｉ等それぞれの表
面および側面に厚さ１００ｎｍ程度の第３の絶縁膜１０
６を形成する。
【０００９】次に、図６（ｄ）に示すように、第１の電
荷転送電極１０４ｉ等と第３の絶縁膜１０６をマスクに
Ｎ型半導体領域１０２と反対導電型の不純物（例えばボ
ロン）をイオン注入法を用いて、入射角０度にて導入す
ることにより、第１の電荷転送電極１０４ｉ等と第３の
絶縁膜１０５と自己整合的に不純物濃度が８×１０16ｃ
ｍ-3程度のＮ--型半導体領域１０８を形成する。
荷転送電極１０４ｉ等と第３の絶縁膜１０６をマスクに
Ｎ型半導体領域１０２と反対導電型の不純物（例えばボ
ロン）をイオン注入法を用いて、入射角０度にて導入す
ることにより、第１の電荷転送電極１０４ｉ等と第３の
絶縁膜１０５と自己整合的に不純物濃度が８×１０16ｃ
ｍ-3程度のＮ--型半導体領域１０８を形成する。
【００１０】続いて、図６（ｅ）に示すように、Ｎ--型
半導体領域１０８および第１の電荷転送電極１０４ｉ等
それぞれの一端と第２の絶縁膜１０５および第３の絶縁
膜１０６を介して重なり合うように、減圧ＣＶＤ法を用
いて厚さ３００ｎｍ程度の多結晶シリコン膜からなり、
所定間隔をもって配列した複数の第２の電荷転送電極，
…，１０９ｉ，１０９ｊ，１０９ｋ，１０９ｌ，…を形
成する。
半導体領域１０８および第１の電荷転送電極１０４ｉ等
それぞれの一端と第２の絶縁膜１０５および第３の絶縁
膜１０６を介して重なり合うように、減圧ＣＶＤ法を用
いて厚さ３００ｎｍ程度の多結晶シリコン膜からなり、
所定間隔をもって配列した複数の第２の電荷転送電極，
…，１０９ｉ，１０９ｊ，１０９ｋ，１０９ｌ，…を形
成する。
【００１１】次いで、図６（ｆ）に示すように、層間絶
縁膜１１０を形成する。次に、図示しないスルーホール
を設けアルミニウム膜などを堆積し、パターニングする
ことにより、一つの第１の電荷転送電極、例えば１０４
ｉとそれに隣接する一つの第２の電荷転送電極、例えば
１０９ｉを対として、一対おきに金属配線に接続する。
ここでは、転送電極対（１０４ｊ，１０９ｊ）、（１０
４ｌ，１０９ｌ）…が金属配線１１１−１に接続され、
（１０４ｉ，１０９ｉ），（１０４ｋ，１０９ｌ）…が
金属配線１１１−２に接続される。
縁膜１１０を形成する。次に、図示しないスルーホール
を設けアルミニウム膜などを堆積し、パターニングする
ことにより、一つの第１の電荷転送電極、例えば１０４
ｉとそれに隣接する一つの第２の電荷転送電極、例えば
１０９ｉを対として、一対おきに金属配線に接続する。
ここでは、転送電極対（１０４ｊ，１０９ｊ）、（１０
４ｌ，１０９ｌ）…が金属配線１１１−１に接続され、
（１０４ｉ，１０９ｉ），（１０４ｋ，１０９ｌ）…が
金属配線１１１−２に接続される。
【００１２】このような従来の２層電極２相駆動方式の
電荷転送装置は、図７に示したように振幅が５Ｖ程度
で、互いに１８０度位相の異なるクロックパルスφ１，
φ２をそれぞれ金属配線１１１−１，１１１−２に印加
することにより、信号電荷を紙面右から左の方向に転送
することができる。
電荷転送装置は、図７に示したように振幅が５Ｖ程度
で、互いに１８０度位相の異なるクロックパルスφ１，
φ２をそれぞれ金属配線１１１−１，１１１−２に印加
することにより、信号電荷を紙面右から左の方向に転送
することができる。
【００１３】
【発明が解決しようとする課題】しかしながら、上述し
たように従来の２層電極２相駆動方式の電荷転送装置で
は、第１の電荷転送電極下と、第１の電荷転送電極と第
２の電荷転送電極間のギャップ下に、同じ不純物濃度を
有するＮ型半導体領域が形成されているため、特に低駆
動電圧（例えば３Ｖ程度）で信号電荷を転送させようと
した場合に、このギャップ部分では第２の電荷転送電極
下にある第３の絶縁膜が実効的に厚いものとして作用す
るので電位ポテンシャルの窪みが発生しやすくなり、転
送効率が劣化するという問題があった。
たように従来の２層電極２相駆動方式の電荷転送装置で
は、第１の電荷転送電極下と、第１の電荷転送電極と第
２の電荷転送電極間のギャップ下に、同じ不純物濃度を
有するＮ型半導体領域が形成されているため、特に低駆
動電圧（例えば３Ｖ程度）で信号電荷を転送させようと
した場合に、このギャップ部分では第２の電荷転送電極
下にある第３の絶縁膜が実効的に厚いものとして作用す
るので電位ポテンシャルの窪みが発生しやすくなり、転
送効率が劣化するという問題があった。
【００１４】図８は、上述したような従来の２層電極２
相駆動方式の電荷転送装置の駆動電圧を低減した時の問
題点を説明するための図であり、位置座標を示すための
断面図とポテンシャル図を併せ示したものである。破線
は、駆動電圧を高くした場合（例えば５Ｖ程度）のポテ
ンシャル図であり、実線は、駆動電圧を低くした場合
（例えば３Ｖ程度）のポテンシャル図である。
相駆動方式の電荷転送装置の駆動電圧を低減した時の問
題点を説明するための図であり、位置座標を示すための
断面図とポテンシャル図を併せ示したものである。破線
は、駆動電圧を高くした場合（例えば５Ｖ程度）のポテ
ンシャル図であり、実線は、駆動電圧を低くした場合
（例えば３Ｖ程度）のポテンシャル図である。
【００１５】第１の電荷転送電極等第２の電荷転送電極
間のギャップに起因して発生するポテンシャルの窪み
は、隣接する電荷転送電極直下部間のポテンシャル差が
大きいほどフリンジ電界により変調され抑制される。即
ち、図８に示すように、電荷転送装置の駆動電圧が十分
に高く（例えば従来例の５Ｖ程度）、ポテンシャル差ψ
２（ψ２１，ψ２２）が十分に大きければポテンシャル
の窪みは発生せず、信号電荷はスムーズに転送される。
間のギャップに起因して発生するポテンシャルの窪み
は、隣接する電荷転送電極直下部間のポテンシャル差が
大きいほどフリンジ電界により変調され抑制される。即
ち、図８に示すように、電荷転送装置の駆動電圧が十分
に高く（例えば従来例の５Ｖ程度）、ポテンシャル差ψ
２（ψ２１，ψ２２）が十分に大きければポテンシャル
の窪みは発生せず、信号電荷はスムーズに転送される。
【００１６】一方、隣り合う第１の電荷転送電極直下部
と第２の電荷転送電極直下部間のポテンシャル差が小さ
くなると、電位の窪みが発生しやすくなり、転送不良が
生じるようになる。即ち、図８に示すように電荷転送装
置の駆動電圧が低く（例えば３Ｖ程度）、ポテンシャル
差ψ１（ψ１１，ψ１２）が小さい場合、等しい電圧が
印加されている第１の電荷転送電極と第２の電荷転送電
極の直下部間のポテンシャル差ψ１１、および異なる電
圧が印加されている第１の電荷転送電極と第２の電荷転
送電極の直下部間のポテンシャル差ψ１２が小さくな
り、その結果、第１の電荷転送電極と第２の電荷転送電
極間のギャップ下にポテンシャルの窪み（点Ａ，Ｂ）が
発生する。
と第２の電荷転送電極直下部間のポテンシャル差が小さ
くなると、電位の窪みが発生しやすくなり、転送不良が
生じるようになる。即ち、図８に示すように電荷転送装
置の駆動電圧が低く（例えば３Ｖ程度）、ポテンシャル
差ψ１（ψ１１，ψ１２）が小さい場合、等しい電圧が
印加されている第１の電荷転送電極と第２の電荷転送電
極の直下部間のポテンシャル差ψ１１、および異なる電
圧が印加されている第１の電荷転送電極と第２の電荷転
送電極の直下部間のポテンシャル差ψ１２が小さくな
り、その結果、第１の電荷転送電極と第２の電荷転送電
極間のギャップ下にポテンシャルの窪み（点Ａ，Ｂ）が
発生する。
【００１７】このようなポテンシャルの窪みが発生した
場合、信号電荷がポテンシャルの窪みにトラップされる
だけでなく、ポテンシャルの窪み近傍の電荷転送電界が
弱くなるため、信号電荷の転送は熱拡散が支配的とな
り、その結果、転送時間が非常に長くなり、高速で転送
を行うことが困難になるとともに、転送不良が発生しや
すくなるという欠点があった。
場合、信号電荷がポテンシャルの窪みにトラップされる
だけでなく、ポテンシャルの窪み近傍の電荷転送電界が
弱くなるため、信号電荷の転送は熱拡散が支配的とな
り、その結果、転送時間が非常に長くなり、高速で転送
を行うことが困難になるとともに、転送不良が発生しや
すくなるという欠点があった。
【００１８】したがって、電荷転送装置の駆動電圧を低
減しても、高い転送効率で高速に電荷転送を行うために
は、上述したようなポテンシャルの窪みを抑制できるよ
うに電荷転送装置を形成することが重要となる。
減しても、高い転送効率で高速に電荷転送を行うために
は、上述したようなポテンシャルの窪みを抑制できるよ
うに電荷転送装置を形成することが重要となる。
【００１９】本発明の目的は、第１の電荷転送電極と第
２の電荷転送電極間のギャップ下にポテンシャルの窪み
が発生することを抑制し、低電圧駆動および高速駆動の
いずれの場合にも高い転送効率で信号電荷を転送するこ
とができる２層電極２相駆動方式の電荷転送装置及びそ
の製造方法を提供することにある。
２の電荷転送電極間のギャップ下にポテンシャルの窪み
が発生することを抑制し、低電圧駆動および高速駆動の
いずれの場合にも高い転送効率で信号電荷を転送するこ
とができる２層電極２相駆動方式の電荷転送装置及びそ
の製造方法を提供することにある。
【００２０】
【課題を解決するための手段】本発明の電荷転送装置
は、半導体基板の主表面部の第１導電型半導体層の表面
に互いに隣接して設けられた第１の第２導電型半導体領
域及び第２の第２導電型半導体領域と、前記第１の第２
導電型半導体領域の表面に第１の絶縁膜を介して所定間
隔を持って配列された複数の第１の電荷転送電極と、隣
接する２つの前記第１の電荷転送電極の間の前記第２の
第２導電型半導体領域の表面に形成された第２の絶縁膜
と、前記第１の電荷転送電極の側面及び表面の一部に形
成された第３の絶縁膜と、少なくとも前記第２の絶縁膜
を覆い両端が前記第１の電荷転送電極と重畳するように
並列配置された複数の第２の電荷転送電極とを有する電
荷転送装置において、少なくとも前記第１の電荷転送電
極と前記第３の絶縁膜との直下部を含む領域に前記第１
の第２導電型半導体領域が形成され、前記第１の第２導
電型半導体領域より高濃度の前記第２の第２導電型半導
体領域が、前記第２の絶縁膜の下部にあって前記第１の
第２導電型半導体領域以外の領域内に形成されていると
いうものである。
は、半導体基板の主表面部の第１導電型半導体層の表面
に互いに隣接して設けられた第１の第２導電型半導体領
域及び第２の第２導電型半導体領域と、前記第１の第２
導電型半導体領域の表面に第１の絶縁膜を介して所定間
隔を持って配列された複数の第１の電荷転送電極と、隣
接する２つの前記第１の電荷転送電極の間の前記第２の
第２導電型半導体領域の表面に形成された第２の絶縁膜
と、前記第１の電荷転送電極の側面及び表面の一部に形
成された第３の絶縁膜と、少なくとも前記第２の絶縁膜
を覆い両端が前記第１の電荷転送電極と重畳するように
並列配置された複数の第２の電荷転送電極とを有する電
荷転送装置において、少なくとも前記第１の電荷転送電
極と前記第３の絶縁膜との直下部を含む領域に前記第１
の第２導電型半導体領域が形成され、前記第１の第２導
電型半導体領域より高濃度の前記第２の第２導電型半導
体領域が、前記第２の絶縁膜の下部にあって前記第１の
第２導電型半導体領域以外の領域内に形成されていると
いうものである。
【００２１】ここで、第１導電型半導体層は、第２導電
型の半導体基板の表面部に設けられた第１導電型ウェル
層でもよいし第１導電型の半導体基板の表面部分でもよ
い。
型の半導体基板の表面部に設けられた第１導電型ウェル
層でもよいし第１導電型の半導体基板の表面部分でもよ
い。
【００２２】又、それぞれ一つの第１の電荷転送電極及
びこれに隣接する一つの第２の電荷転送電極でなる第１
の転送電極対と第２の転送電極対とが交互に配置され前
記第１の転送電極対及び第２の転送電極対にそれぞれ第
１のクロックパルス及び第２のクロックパルスが印加さ
れるようにすることができる。
びこれに隣接する一つの第２の電荷転送電極でなる第１
の転送電極対と第２の転送電極対とが交互に配置され前
記第１の転送電極対及び第２の転送電極対にそれぞれ第
１のクロックパルス及び第２のクロックパルスが印加さ
れるようにすることができる。
【００２３】その場合、第１の電荷転送電極下の第１の
第２導電型半導体領域が前記第１の電荷転送電極と対を
なす第２の電荷転送電極及びこれに被覆された第２の絶
縁膜下にまで張り出しているようにすることができる。
更に、第１の第２導電型半導体領域の第２の絶縁膜下へ
の張り出し寸法を第２の絶縁膜の厚さの０．５倍ないし
２．０倍とすることができる。あるいは、第２の第２導
電型半導体領域の少なくとも一端に、第１の第２導電型
半導体領域より高濃度で、前記第２の第２導電型半導体
領域より低濃度の第３の第２導電型半導体領域を連結し
て形成することができる。更に、第３の第２導電型半導
体領域が形成されている範囲を、第２の絶縁膜の厚さの
０．５倍ないし２．０倍にすることができる。あるいは
又、第２の第２導電型半導体領域の両端に、それぞれ第
１の第２導電型半導体領域より高濃度で、第２の第２導
電型半導体領域より低濃度の第４の第２導電型半導体領
域及び第５の第２導電型半導体領域が形成されており、
前記第４の第２導電型半導体領域及び第５の第２導電型
半導体領域の形成範囲及び不純物濃度の少なくとも一方
が異なるようにすることができる。更に、第４の第２導
電型半導体領域及び第５の第２導電型半導体領域の形成
範囲及び不純物濃度の少なくとも一方が異なるようにす
ることができる。更に、第４の第２導電型半導体領域及
び第５の第２導電型半導体領域が形成されている範囲
を、それぞれ第２の絶縁膜の厚さの０．５倍ないし２倍
にすることができる。
第２導電型半導体領域が前記第１の電荷転送電極と対を
なす第２の電荷転送電極及びこれに被覆された第２の絶
縁膜下にまで張り出しているようにすることができる。
更に、第１の第２導電型半導体領域の第２の絶縁膜下へ
の張り出し寸法を第２の絶縁膜の厚さの０．５倍ないし
２．０倍とすることができる。あるいは、第２の第２導
電型半導体領域の少なくとも一端に、第１の第２導電型
半導体領域より高濃度で、前記第２の第２導電型半導体
領域より低濃度の第３の第２導電型半導体領域を連結し
て形成することができる。更に、第３の第２導電型半導
体領域が形成されている範囲を、第２の絶縁膜の厚さの
０．５倍ないし２．０倍にすることができる。あるいは
又、第２の第２導電型半導体領域の両端に、それぞれ第
１の第２導電型半導体領域より高濃度で、第２の第２導
電型半導体領域より低濃度の第４の第２導電型半導体領
域及び第５の第２導電型半導体領域が形成されており、
前記第４の第２導電型半導体領域及び第５の第２導電型
半導体領域の形成範囲及び不純物濃度の少なくとも一方
が異なるようにすることができる。更に、第４の第２導
電型半導体領域及び第５の第２導電型半導体領域の形成
範囲及び不純物濃度の少なくとも一方が異なるようにす
ることができる。更に、第４の第２導電型半導体領域及
び第５の第２導電型半導体領域が形成されている範囲
を、それぞれ第２の絶縁膜の厚さの０．５倍ないし２倍
にすることができる。
【００２４】本発明電荷転送装置の製造方法は、主表面
部に第１導電型半導体層を有する半導体基板を準備する
工程と、前記第１導電型半導体層に第２導電型半導体領
域を形成する工程と、前記第２導電型半導体領域を第１
の絶縁膜で被覆する工程と、前記第１の絶縁膜を被覆し
て第１の電荷転送電極を複数個、所定間隔を持って配列
して形成する工程と、前記第１の電荷転送電極で被覆さ
れていない前記第２導電型半導体領域の表面に第２の絶
縁膜を形成し、前記第１の電荷転送電極の表面及び側面
に第３の絶縁膜を形成する工程と、前記第１の電荷転送
電極及び前記第３の絶縁膜をマスクにして第２導電型不
純物を前記第２導電型半導体領域に導入することによ
り、少なくとも前記第１の電荷転送電極と前記第３の絶
縁膜との直下部を含む前記第２導電型半導体領域に第１
の第２導電型半導体領域を画定し、同時に、前記第２の
絶縁膜の下部にあって前記第１の第２導電型半導体領域
以外の前記第２導電型半導体領域の少なくとも一部に前
記第１の第２導電型半導体領域より高濃度の第２の第２
導電型半導体領域を形成する工程と、前記第２の第２導
電型半導体領域上の第２の絶縁膜及び前記第３の絶縁膜
をそれぞれ被覆してその両端が第１の電荷転送電極と重
畳する第２の電荷転送電極を複数個配列して形成する工
程とを有するというものである。
部に第１導電型半導体層を有する半導体基板を準備する
工程と、前記第１導電型半導体層に第２導電型半導体領
域を形成する工程と、前記第２導電型半導体領域を第１
の絶縁膜で被覆する工程と、前記第１の絶縁膜を被覆し
て第１の電荷転送電極を複数個、所定間隔を持って配列
して形成する工程と、前記第１の電荷転送電極で被覆さ
れていない前記第２導電型半導体領域の表面に第２の絶
縁膜を形成し、前記第１の電荷転送電極の表面及び側面
に第３の絶縁膜を形成する工程と、前記第１の電荷転送
電極及び前記第３の絶縁膜をマスクにして第２導電型不
純物を前記第２導電型半導体領域に導入することによ
り、少なくとも前記第１の電荷転送電極と前記第３の絶
縁膜との直下部を含む前記第２導電型半導体領域に第１
の第２導電型半導体領域を画定し、同時に、前記第２の
絶縁膜の下部にあって前記第１の第２導電型半導体領域
以外の前記第２導電型半導体領域の少なくとも一部に前
記第１の第２導電型半導体領域より高濃度の第２の第２
導電型半導体領域を形成する工程と、前記第２の第２導
電型半導体領域上の第２の絶縁膜及び前記第３の絶縁膜
をそれぞれ被覆してその両端が第１の電荷転送電極と重
畳する第２の電荷転送電極を複数個配列して形成する工
程とを有するというものである。
【００２５】この場合、電荷転送方向に向かって所望の
入射角にて第２導電型不純物のイオン注入を行い、第１
の第２導電型半導体領域が第１の電荷転送電極及び第３
の絶縁膜下から前記第１の電荷転送電極と対をなす第２
の電荷転送電極及びこれに被覆された第２の絶縁膜下に
まで張り出して残るように第２の第２導電型半導体領域
を形成することができる。更に、第１の第２導電型半導
体領域の第２の絶縁膜下への張り出し寸法を第２の絶縁
膜の厚さの０．５倍ないし２．０倍にすることができ
る。
入射角にて第２導電型不純物のイオン注入を行い、第１
の第２導電型半導体領域が第１の電荷転送電極及び第３
の絶縁膜下から前記第１の電荷転送電極と対をなす第２
の電荷転送電極及びこれに被覆された第２の絶縁膜下に
まで張り出して残るように第２の第２導電型半導体領域
を形成することができる。更に、第１の第２導電型半導
体領域の第２の絶縁膜下への張り出し寸法を第２の絶縁
膜の厚さの０．５倍ないし２．０倍にすることができ
る。
【００２６】又、電荷転送方向及び反対方向の２方向か
らそれぞれ所望の入射角にて第２導電型不純物のイオン
注入を行い、その両端にそれぞれ第４の第２導電型半導
体領域及び第５の第２導電型半導体領域が連結する第２
の第２導電型半導体領域を形成することができる。更
に、第４の第２導電型半導体領域及び第５の第２導電型
半導体領域が形成されている範囲をそれぞれ第２の絶縁
膜の厚さの０．５倍ないし２．０倍にすることができ
る。
らそれぞれ所望の入射角にて第２導電型不純物のイオン
注入を行い、その両端にそれぞれ第４の第２導電型半導
体領域及び第５の第２導電型半導体領域が連結する第２
の第２導電型半導体領域を形成することができる。更
に、第４の第２導電型半導体領域及び第５の第２導電型
半導体領域が形成されている範囲をそれぞれ第２の絶縁
膜の厚さの０．５倍ないし２．０倍にすることができ
る。
【００２７】以上において、第１導電型半導体層は、第
２導電型の半導体基板の表面部に設けられた第１導電型
ウェル層もしくは第１導電型の半導体基板とすることが
できる。
２導電型の半導体基板の表面部に設けられた第１導電型
ウェル層もしくは第１導電型の半導体基板とすることが
できる。
【００２８】又、第２の絶縁膜と第３の絶縁膜を同一工
程で形成することができる。
程で形成することができる。
【００２９】更に、第２の絶縁膜と第３の絶縁膜を同一
材料で形成することができる。
材料で形成することができる。
【００３０】第１の電荷転送電極と第２の電荷転送電極
間のギャップ部の第３の絶縁膜下により低濃度の第１の
第２導電型半導体領域が存在するので、ポテンシャルの
窪みが緩和される。
間のギャップ部の第３の絶縁膜下により低濃度の第１の
第２導電型半導体領域が存在するので、ポテンシャルの
窪みが緩和される。
【００３１】
【発明の実施の形態】次に、本発明の第１の実施の形態
について図面を参照して説明する。
について図面を参照して説明する。
【００３２】図１（ａ）〜（ｇ）は、本発明の第１の実
施の形態の埋め込みチャンネル２層電極２相駆動方式の
電荷転送装置についてその製造工程に沿って説明するた
めの工程順断面図である。
施の形態の埋め込みチャンネル２層電極２相駆動方式の
電荷転送装置についてその製造工程に沿って説明するた
めの工程順断面図である。
【００３３】まず、図１（ａ）に示すように、不純物濃
度が１×１０15ｃｍ-3程度のシリコンでなるＰ型半導体
基板１０１の表面部に、不純物濃度が８×１０16ｃｍ-3
程度で半導体基板表面からの深さが０．５μｍ程度の反
対導電型のＮ--型半導体領域１０８Ａを形成し、例えば
熱酸化を施すことによりＮ--型半導体領域１０８Ａの表
面に厚さ１００ｎｍ程度の第１の絶縁膜１０３を形成す
る。
度が１×１０15ｃｍ-3程度のシリコンでなるＰ型半導体
基板１０１の表面部に、不純物濃度が８×１０16ｃｍ-3
程度で半導体基板表面からの深さが０．５μｍ程度の反
対導電型のＮ--型半導体領域１０８Ａを形成し、例えば
熱酸化を施すことによりＮ--型半導体領域１０８Ａの表
面に厚さ１００ｎｍ程度の第１の絶縁膜１０３を形成す
る。
【００３４】次に、図１（ｂ）に示すように、減圧ＣＶ
Ｄ法を用いて厚さ３００ｎｍ程度の多結晶シリコン膜を
堆積し、パターニングすることにより、所定間隔をもっ
て配列された複数の第１の電荷転送電極，…，１０４Ａ
ｉ，１０４Ａｊ，１０４Ａｋ，１０４Ａｌ，…を形成す
る。
Ｄ法を用いて厚さ３００ｎｍ程度の多結晶シリコン膜を
堆積し、パターニングすることにより、所定間隔をもっ
て配列された複数の第１の電荷転送電極，…，１０４Ａ
ｉ，１０４Ａｊ，１０４Ａｋ，１０４Ａｌ，…を形成す
る。
【００３５】続いて、第１の電荷転送電極１０４Ａｉ等
をマスクに第１の絶縁膜１０３を除去した後、例えば再
び熱酸化を施すことにより、図１（ｃ）に示すように、
Ｎ--型半導体領域１０８Ａの表面に厚さ１００ｎｍ程度
の第２の絶縁膜１０５を、第１の電荷転送電極１０４Ａ
ｉ等上および側面に多結晶シリコンの増速酸化による厚
さ２００ｎｍ程度の第３の絶縁膜１０６を形成する。
をマスクに第１の絶縁膜１０３を除去した後、例えば再
び熱酸化を施すことにより、図１（ｃ）に示すように、
Ｎ--型半導体領域１０８Ａの表面に厚さ１００ｎｍ程度
の第２の絶縁膜１０５を、第１の電荷転送電極１０４Ａ
ｉ等上および側面に多結晶シリコンの増速酸化による厚
さ２００ｎｍ程度の第３の絶縁膜１０６を形成する。
【００３６】もしくは、ＣＶＤ法でＳｉＨ4 とＨ2 Ｏガ
スを反応させることにより、Ｎ--型半導体領域１０８Ａ
の表面に厚さ１００ｎｍ程度の第２の絶縁膜１０５を、
第１の電荷転送電極１０４ｉ等上および側面に厚さ１０
０ｎｍ程度の第３の絶縁膜を形成してもよい。
スを反応させることにより、Ｎ--型半導体領域１０８Ａ
の表面に厚さ１００ｎｍ程度の第２の絶縁膜１０５を、
第１の電荷転送電極１０４ｉ等上および側面に厚さ１０
０ｎｍ程度の第３の絶縁膜を形成してもよい。
【００３７】次に、図１（ｄ）に示すように、第１の電
荷転送電極１０４Ａｉ等とそれぞれの側面に形成された
第３の絶縁膜１０６をマスクにＮ--型半導体領域１０８
Ａと同一導電型の不純物（例えばリン）をイオン注入法
を用いて、入射角０度にて導入することにより、第１の
電荷転送電極１０４Ａｉ等と第３の絶縁膜１０６とに対
して自己整合的に不純物濃度が１×１０17ｃｍ-3程度の
Ｎ型半導体領域１０２Ａ（蓄積領域）を形成する。Ｎ--
型不純物領域１０８Ａは複数の１０８Ａａに分割され
る。
荷転送電極１０４Ａｉ等とそれぞれの側面に形成された
第３の絶縁膜１０６をマスクにＮ--型半導体領域１０８
Ａと同一導電型の不純物（例えばリン）をイオン注入法
を用いて、入射角０度にて導入することにより、第１の
電荷転送電極１０４Ａｉ等と第３の絶縁膜１０６とに対
して自己整合的に不純物濃度が１×１０17ｃｍ-3程度の
Ｎ型半導体領域１０２Ａ（蓄積領域）を形成する。Ｎ--
型不純物領域１０８Ａは複数の１０８Ａａに分割され
る。
【００３８】次に、図１（ｅ）に示すように、減圧ＣＶ
Ｄ法を用いて厚さ３００ｎｍの多結晶シリコン膜を堆積
し、パターニングして、Ｎ型半導体領域１０２Ａおよび
第１の電荷転送電極１０４Ａｉ等の一端と第２の絶縁膜
１０５、および第３の絶縁膜１０６を介して重なり合う
ように、第２の電荷転送電極，…，１０９Ａｉ，１０９
Ａｊ，１０９Ａｋ，１０９Ａｌ，…を形成する。
Ｄ法を用いて厚さ３００ｎｍの多結晶シリコン膜を堆積
し、パターニングして、Ｎ型半導体領域１０２Ａおよび
第１の電荷転送電極１０４Ａｉ等の一端と第２の絶縁膜
１０５、および第３の絶縁膜１０６を介して重なり合う
ように、第２の電荷転送電極，…，１０９Ａｉ，１０９
Ａｊ，１０９Ａｋ，１０９Ａｌ，…を形成する。
【００３９】次に、図１（ｆ）に示すように、層間絶縁
膜１１０を形成する。
膜１１０を形成する。
【００４０】次に、図示しないスルーホールを設け、ア
ルミニウム膜などを堆積し、パターニングすることによ
り、一つの隣接する電極の一方とを一組として、一組置
きに第１の電荷転送電極、例えば１０４Ａｉとそれに隣
接する一つの第２の電荷転送電極、例えば１０９Ａｊを
金属配線にて接続することにより本発明第１の実施例の
２層電極２相駆動電荷対として、一対おきに金属配線に
接続する。ここでは転送電極対（１０４Ａｊ，１０９Ａ
ｊ），（１０４Ａｌ，１０９Ａｌ），…が金属配線１１
１−１Ａに接続され、転送電極対（１０４Ａｉ，１０９
Ａｉ），（１０４Ａｋ，１０９Ａｋ）…が金属配線１１
１−２Ａと接続される。
ルミニウム膜などを堆積し、パターニングすることによ
り、一つの隣接する電極の一方とを一組として、一組置
きに第１の電荷転送電極、例えば１０４Ａｉとそれに隣
接する一つの第２の電荷転送電極、例えば１０９Ａｊを
金属配線にて接続することにより本発明第１の実施例の
２層電極２相駆動電荷対として、一対おきに金属配線に
接続する。ここでは転送電極対（１０４Ａｊ，１０９Ａ
ｊ），（１０４Ａｌ，１０９Ａｌ），…が金属配線１１
１−１Ａに接続され、転送電極対（１０４Ａｉ，１０９
Ａｉ），（１０４Ａｋ，１０９Ａｋ）…が金属配線１１
１−２Ａと接続される。
【００４１】このような本発明第１の実施の形態の２層
電極２相駆動方式の電荷転送装置も従来例と同様に、図
７に示したような互いに１８０度位相の異なるクロック
パルスφ１，φ２を各電極に印加することにより、信号
電荷を紙面右から左の方向に転送することができる。
電極２相駆動方式の電荷転送装置も従来例と同様に、図
７に示したような互いに１８０度位相の異なるクロック
パルスφ１，φ２を各電極に印加することにより、信号
電荷を紙面右から左の方向に転送することができる。
【００４２】図６を参照して説明した従来例では、第１
の電荷転送電極と紙面右側（転送の上流側）の第２の電
荷転送電極とで転送電極対を構成し、第１の電荷電送電
極直下のＮ型半導体領域１０２が蓄積領域、第２の電荷
転送電極直下のＮ--型半導体領域１０８が障壁領域であ
るが、本実施の形態では第１の電荷転送電極と転送の下
流側の第２の電荷転送電極とで転送電極対を構成し、第
２の電荷転送電極直下にＮ型半導体領域１０２Ａがあっ
て蓄積領域となり、第１の電荷転送電極及び第３の絶縁
膜直下にＮ--型半導体領域１０８Ａａがあって障壁領域
となっているのである。
の電荷転送電極と紙面右側（転送の上流側）の第２の電
荷転送電極とで転送電極対を構成し、第１の電荷電送電
極直下のＮ型半導体領域１０２が蓄積領域、第２の電荷
転送電極直下のＮ--型半導体領域１０８が障壁領域であ
るが、本実施の形態では第１の電荷転送電極と転送の下
流側の第２の電荷転送電極とで転送電極対を構成し、第
２の電荷転送電極直下にＮ型半導体領域１０２Ａがあっ
て蓄積領域となり、第１の電荷転送電極及び第３の絶縁
膜直下にＮ--型半導体領域１０８Ａａがあって障壁領域
となっているのである。
【００４３】図２は、上述したような本発明第１の実施
の形態の２層電極２相駆動方式の電荷転送装置の駆動電
圧を低減した時の利点を説明するための図であり、位置
座標を示すための断面図とポテンシャル図を併せ示した
ものである。破線は、駆動電圧を高くした場合（例えば
５Ｖ程度）のポテンシャル図であり、実線は、駆動電圧
を低くした場合（例えば３Ｖ程度）のポテンシャル図で
ある。
の形態の２層電極２相駆動方式の電荷転送装置の駆動電
圧を低減した時の利点を説明するための図であり、位置
座標を示すための断面図とポテンシャル図を併せ示した
ものである。破線は、駆動電圧を高くした場合（例えば
５Ｖ程度）のポテンシャル図であり、実線は、駆動電圧
を低くした場合（例えば３Ｖ程度）のポテンシャル図で
ある。
【００４４】第１の電荷転送電極とこれに隣接する第２
の電荷転送電極間のギャップ下にまでＮ--型半導体領域
１０８Ａａを自己整合的に形成しているため（従来例で
は障壁領域がギャップ下に延びていない）ギャップ下に
生じるポテンシャルの窪みを抑制することができる。従
って、信号電荷の転送効率不良を引き起こすことなく駆
動電圧を低減することができるという効果がある。
の電荷転送電極間のギャップ下にまでＮ--型半導体領域
１０８Ａａを自己整合的に形成しているため（従来例で
は障壁領域がギャップ下に延びていない）ギャップ下に
生じるポテンシャルの窪みを抑制することができる。従
って、信号電荷の転送効率不良を引き起こすことなく駆
動電圧を低減することができるという効果がある。
【００４５】次に、本発明の第２の実施の形態について
図面を参照して説明する。
図面を参照して説明する。
【００４６】図３（ａ）〜（ｇ）は、本発明の第２の実
施の形態の埋め込みチャンネル２層電極２相駆動方式の
電荷転送装置についてその製造工程に沿って説明するた
めの工程順断面図である。図３（ａ），（ｂ），（ｃ）
は図１（ａ），（ｂ），（ｃ）と同じであり、製造工程
も同じである。すなわち、図３（ａ）に示すように、Ｐ
型半導体基板１０１の表面部にＮ--型半導体領域１０８
Ａを形成し、第１の絶縁膜１０３を形成する。
施の形態の埋め込みチャンネル２層電極２相駆動方式の
電荷転送装置についてその製造工程に沿って説明するた
めの工程順断面図である。図３（ａ），（ｂ），（ｃ）
は図１（ａ），（ｂ），（ｃ）と同じであり、製造工程
も同じである。すなわち、図３（ａ）に示すように、Ｐ
型半導体基板１０１の表面部にＮ--型半導体領域１０８
Ａを形成し、第１の絶縁膜１０３を形成する。
【００４７】次に、図３（ｂ）に示すように、第１の電
荷転送電極，…，１０４Ａｉ，１０４Ａｊ，１０４Ａ
ｋ，１０４Ａｌ，…を形成し、続いて、図３（ｃ）に示
すように、第２の絶縁膜１０５，第３の絶縁膜１０６を
形成する。
荷転送電極，…，１０４Ａｉ，１０４Ａｊ，１０４Ａ
ｋ，１０４Ａｌ，…を形成し、続いて、図３（ｃ）に示
すように、第２の絶縁膜１０５，第３の絶縁膜１０６を
形成する。
【００４８】次に、図３（ｄ）に示すように、第１の電
荷転送電極１０４Ａｉ等それぞれの側面に形成された第
３の絶縁膜１０６をマスクにＮ--型半導体領域１０８Ａ
と同一導電型の不純物（例えばリン）をイオン注入法を
用いて、電荷転送方向に向かって入射角１５度にて導入
することにより、第１の電荷転送電極１０４ｉ等および
第３の絶縁膜１０６直下の電荷転送方向の下流側に０．
１３μｍ程度の範囲に渡り前記同一導電型の不純物（例
えばリン）を導入しないまま、残りの領域に第１の電荷
転送電極および第３の絶縁膜１０６と自己整合的に不純
物濃度が１×１０17ｃｍ-3程度のＮ型半導体領域１０２
Ｂを形成する。Ｎ--型半導体領域１０８Ａは複数の１０
８Ａｂに分割される。
荷転送電極１０４Ａｉ等それぞれの側面に形成された第
３の絶縁膜１０６をマスクにＮ--型半導体領域１０８Ａ
と同一導電型の不純物（例えばリン）をイオン注入法を
用いて、電荷転送方向に向かって入射角１５度にて導入
することにより、第１の電荷転送電極１０４ｉ等および
第３の絶縁膜１０６直下の電荷転送方向の下流側に０．
１３μｍ程度の範囲に渡り前記同一導電型の不純物（例
えばリン）を導入しないまま、残りの領域に第１の電荷
転送電極および第３の絶縁膜１０６と自己整合的に不純
物濃度が１×１０17ｃｍ-3程度のＮ型半導体領域１０２
Ｂを形成する。Ｎ--型半導体領域１０８Ａは複数の１０
８Ａｂに分割される。
【００４９】以下、第１の実施の形態と同様に、図３
（ｅ）に示すように、Ｎ型半導体領域１０２Ｂ、Ｎ--型
半導体領域１０８Ａｂの一部および第１の電荷転送電極
の一端と重なり合う様に第２の絶縁膜１０５、および第
３の絶縁膜１０６を介して、減圧ＣＶＤ法による厚さ３
００ｎｍ程度の多結晶シリコン膜からなる第２の電荷転
送電極，…，１０９Ａｉ，１０９Ａｊ，１０９Ａｋ，１
０９Ａｌ，…を形成する。
（ｅ）に示すように、Ｎ型半導体領域１０２Ｂ、Ｎ--型
半導体領域１０８Ａｂの一部および第１の電荷転送電極
の一端と重なり合う様に第２の絶縁膜１０５、および第
３の絶縁膜１０６を介して、減圧ＣＶＤ法による厚さ３
００ｎｍ程度の多結晶シリコン膜からなる第２の電荷転
送電極，…，１０９Ａｉ，１０９Ａｊ，１０９Ａｋ，１
０９Ａｌ，…を形成する。
【００５０】次に、図３（ｆ）に示すように、層間絶縁
膜１１０を堆積し、図３（ｇ）に示すように、金属配線
１１１−１Ａ，１１１−２Ａを形成する。
膜１１０を堆積し、図３（ｇ）に示すように、金属配線
１１１−１Ａ，１１１−２Ａを形成する。
【００５１】このような本発明第２の実施の形態の２層
電極２相駆動方式の電荷転送装置も、図７に示したよう
な互いに１８０度位相の異なるクロックパルスφ１，φ
２を各電極に印加することにより、信号電荷を紙面右か
ら左の方向に転送することができる。
電極２相駆動方式の電荷転送装置も、図７に示したよう
な互いに１８０度位相の異なるクロックパルスφ１，φ
２を各電極に印加することにより、信号電荷を紙面右か
ら左の方向に転送することができる。
【００５２】本発明の第２の実施の形態は、第１の電荷
転送電極と第２の電荷転送電極のギャップ下にまでＮ--
型半導体領域１０８Ａｂが存在しているのは第１の実施
の形態と同様である（第１の電荷転送電極の紙面右端側
（上流側）下でＮ--型半導体領域の形状は、第１の実施
の形態の場合と殆ど変らない。第２の絶縁膜１０５の厚
さが１００ｎｍ程度と薄いので斜めイオン注入の影響は
殆どない）が、更に、第２の電荷転送電極で覆われた第
２の絶縁膜下の電荷転送方向に対して下流側にまでＮ--
型半導体領域１０８Ａが自己整合的に形成されているた
め、第１の電荷転送電極と第２の電荷転送電極間のギャ
ップ下に生じるポテンシャルの窪みを本発明の第１の実
施の形態よりさらに抑制することができる。このため、
信号電荷の転送効率不良を引き起こすことなく駆動電圧
をさらに低減することができる。
転送電極と第２の電荷転送電極のギャップ下にまでＮ--
型半導体領域１０８Ａｂが存在しているのは第１の実施
の形態と同様である（第１の電荷転送電極の紙面右端側
（上流側）下でＮ--型半導体領域の形状は、第１の実施
の形態の場合と殆ど変らない。第２の絶縁膜１０５の厚
さが１００ｎｍ程度と薄いので斜めイオン注入の影響は
殆どない）が、更に、第２の電荷転送電極で覆われた第
２の絶縁膜下の電荷転送方向に対して下流側にまでＮ--
型半導体領域１０８Ａが自己整合的に形成されているた
め、第１の電荷転送電極と第２の電荷転送電極間のギャ
ップ下に生じるポテンシャルの窪みを本発明の第１の実
施の形態よりさらに抑制することができる。このため、
信号電荷の転送効率不良を引き起こすことなく駆動電圧
をさらに低減することができる。
【００５３】本実施の形態では、Ｎ--型半導体領域１０
８Ａｂの第２の絶縁膜１０５下への張り出し寸法を０．
１３μｍ程度としたが、この寸法（従ってイオン注入角
度）は第２の絶縁膜の厚さの０．５〜２．０倍の範囲内
の適当な値に適宜決定することができる。
８Ａｂの第２の絶縁膜１０５下への張り出し寸法を０．
１３μｍ程度としたが、この寸法（従ってイオン注入角
度）は第２の絶縁膜の厚さの０．５〜２．０倍の範囲内
の適当な値に適宜決定することができる。
【００５４】次に、本発明の第３の実施の形態について
説明する。
説明する。
【００５５】図４（ａ）〜（ｇ）は、本発明の第３の実
施の形態の埋め込みチャンネル２層電極２相駆動方式の
電荷転送装置についてその製造工程に沿って説明するた
めの工程順断面図である。
施の形態の埋め込みチャンネル２層電極２相駆動方式の
電荷転送装置についてその製造工程に沿って説明するた
めの工程順断面図である。
【００５６】図４（ａ），（ｂ），（ｃ）は、図１
（ａ），（ｂ），（ｃ）及び図３（ａ），（ｂ），
（ｃ）と同じであり、製造工程も同じであるので改めて
説明しない。
（ａ），（ｂ），（ｃ）及び図３（ａ），（ｂ），
（ｃ）と同じであり、製造工程も同じであるので改めて
説明しない。
【００５７】次に、図４（ｄ）に示すように、第１の電
荷転送電極１０４ｉ等とそれぞれの側面に形成された第
３の絶縁膜１０６をマスクにＮ--型半導体領域１０８Ａ
と同一導電型の不純物（例えばリン）をイオン注入法を
用いて、例えばそれぞれ入射角１５度で不純物を電荷転
送方向および反対方向の２方向から同一濃度に導入する
ことにより、第１の電荷転送電極および第３の絶縁膜１
０６と自己整合的に不純物濃度が１×１０17ｃｍ-3程度
のＮ型半導体領域１０２Ｃを形成する。このとき、Ｎ型
半導体領域１０２Ｃの両側に不純物濃度が９×１０16ｃ
ｍ-3程度のＮ-型半導体領域１０７がそれぞれ形成され
る。Ｎ--型半導体領域１０８Ａは複数の１０８Ａｃに分
割される。１０８Ａｃの寸法等は第１の実施の形態の１
０Ａａにほぼ等しい。Ｎ--型半導体領域１０７が形成さ
れている範囲（電荷転送方向に計った寸法）は例えば
０．１３μｍが好ましいが、これに限らず第２の絶縁膜
１０５の厚さの０．５〜２．０倍の範囲内の適当な値に
適宜設定することができる。
荷転送電極１０４ｉ等とそれぞれの側面に形成された第
３の絶縁膜１０６をマスクにＮ--型半導体領域１０８Ａ
と同一導電型の不純物（例えばリン）をイオン注入法を
用いて、例えばそれぞれ入射角１５度で不純物を電荷転
送方向および反対方向の２方向から同一濃度に導入する
ことにより、第１の電荷転送電極および第３の絶縁膜１
０６と自己整合的に不純物濃度が１×１０17ｃｍ-3程度
のＮ型半導体領域１０２Ｃを形成する。このとき、Ｎ型
半導体領域１０２Ｃの両側に不純物濃度が９×１０16ｃ
ｍ-3程度のＮ-型半導体領域１０７がそれぞれ形成され
る。Ｎ--型半導体領域１０８Ａは複数の１０８Ａｃに分
割される。１０８Ａｃの寸法等は第１の実施の形態の１
０Ａａにほぼ等しい。Ｎ--型半導体領域１０７が形成さ
れている範囲（電荷転送方向に計った寸法）は例えば
０．１３μｍが好ましいが、これに限らず第２の絶縁膜
１０５の厚さの０．５〜２．０倍の範囲内の適当な値に
適宜設定することができる。
【００５８】次に、図４（ｅ）に示すように、第２の転
送電極，…，１０９Ａｉ，…を形成し、図４（ｆ）に示
すように、層間絶縁膜１１０を形成し、図４（ｇ）に示
すように、金属配線１１１−１Ａ，１１１−２Ａを形成
する。
送電極，…，１０９Ａｉ，…を形成し、図４（ｆ）に示
すように、層間絶縁膜１１０を形成し、図４（ｇ）に示
すように、金属配線１１１−１Ａ，１１１−２Ａを形成
する。
【００５９】このような本発明第３の実施の形態の２層
電極２相駆動電荷転送装置も、図７に示したような互い
に１８０度位相の異なるクロックパルスφ１，φ２を各
電極に印加することにより、信号電荷を紙面右から左の
方向に転送することができる。
電極２相駆動電荷転送装置も、図７に示したような互い
に１８０度位相の異なるクロックパルスφ１，φ２を各
電極に印加することにより、信号電荷を紙面右から左の
方向に転送することができる。
【００６０】本発明の第３の実施の形態は、第１の電荷
転送電極と第２の電荷転送電極間のギャップ下にＮ--型
半導体領域１０８Ａｃがあることに加えて、蓄積領域と
なる第２の電荷転送電極下のＮ型半導体領域１０２Ｃの
両端にＮ- 型半導体領域１０７を自己整合的に形成して
いるため、前述のギャップ下に生じるポテンシャルの窪
みを本発明の第１の実施の形態よりさらに抑制すること
ができる。このため、信号電荷の転送効率不良を引き起
こすことなくさらに駆動電圧を低減することができる効
果がある。
転送電極と第２の電荷転送電極間のギャップ下にＮ--型
半導体領域１０８Ａｃがあることに加えて、蓄積領域と
なる第２の電荷転送電極下のＮ型半導体領域１０２Ｃの
両端にＮ- 型半導体領域１０７を自己整合的に形成して
いるため、前述のギャップ下に生じるポテンシャルの窪
みを本発明の第１の実施の形態よりさらに抑制すること
ができる。このため、信号電荷の転送効率不良を引き起
こすことなくさらに駆動電圧を低減することができる効
果がある。
【００６１】次に、本発明の第４の実施の形態について
説明する。
説明する。
【００６２】図５（ａ）〜（ｇ）は本発明の第４の実施
の形態についてその製造工程に沿って説明するための
（ａ）〜（ｇ）に分図して示す工程順断面図である。
の形態についてその製造工程に沿って説明するための
（ａ）〜（ｇ）に分図して示す工程順断面図である。
【００６３】図５（ａ），（ｂ），（ｃ）は図１
（ａ），（ｂ），（ｃ）と同じであり、製造工程も同じ
である。
（ａ），（ｂ），（ｃ）と同じであり、製造工程も同じ
である。
【００６４】次に、第１の電荷転送電極１０４ｉ等とそ
れぞれの側面に形成された第３の絶縁膜１０６をマスク
にＮ--型半導体領域１０８Ａと同一導電型の不純物（例
えばリン）をイオン注入法を用いて、例えばそれぞれ入
射角２０度、１５度で濃度の異なる不純物を電荷転送方
向および反対方向の２方向から導入することにより、各
第１の電荷転送電極および第３の絶縁膜１０６の直下に
これらと自己整合的に不純物濃度が１×１０17ｃｍ-3程
度のＮ型半導体領域１０２Ｄを形成する。このとき、第
１の電荷転送電極および第３の絶縁膜１０６直下のＮ型
半導体領域１０２Ｄの電荷転送方向の上流側の一端に連
結して、０．１８μｍ程度の範囲に渡り不純物濃度が
８．５×１０16ｃｍ-3程度のＮ- 型半導体領域１０７ａ
と、電荷転送方向の下流側の一端に連結して０．１３μ
ｍ程度の範囲に渡り不純物濃度が９．５×１０16ｃｍ-3
程度のＮ- 型半導体領域１０７ｂとが形成され、Ｎ--型
半導体領域１０８Ａは複数の１０８Ａｄに分割される。
なお、Ｎ- 型半導体領域１０７ａ，１０７ｂの寸法は第
２の絶縁膜１０５の厚さの０．５〜２．０倍の範囲内の
適当な値に適宜決定することができる。
れぞれの側面に形成された第３の絶縁膜１０６をマスク
にＮ--型半導体領域１０８Ａと同一導電型の不純物（例
えばリン）をイオン注入法を用いて、例えばそれぞれ入
射角２０度、１５度で濃度の異なる不純物を電荷転送方
向および反対方向の２方向から導入することにより、各
第１の電荷転送電極および第３の絶縁膜１０６の直下に
これらと自己整合的に不純物濃度が１×１０17ｃｍ-3程
度のＮ型半導体領域１０２Ｄを形成する。このとき、第
１の電荷転送電極および第３の絶縁膜１０６直下のＮ型
半導体領域１０２Ｄの電荷転送方向の上流側の一端に連
結して、０．１８μｍ程度の範囲に渡り不純物濃度が
８．５×１０16ｃｍ-3程度のＮ- 型半導体領域１０７ａ
と、電荷転送方向の下流側の一端に連結して０．１３μ
ｍ程度の範囲に渡り不純物濃度が９．５×１０16ｃｍ-3
程度のＮ- 型半導体領域１０７ｂとが形成され、Ｎ--型
半導体領域１０８Ａは複数の１０８Ａｄに分割される。
なお、Ｎ- 型半導体領域１０７ａ，１０７ｂの寸法は第
２の絶縁膜１０５の厚さの０．５〜２．０倍の範囲内の
適当な値に適宜決定することができる。
【００６５】次に、図５（ｅ）に示すように、第２の電
荷転送電極，…，１０９Ａｉ，１０９Ａｊ，１０９Ａ
ｋ，１０９Ａｌ，…を形成し、図５（ｆ）に示すよう
に、層間絶縁膜１１０を堆積し、図５（ｇ）に示すよう
に、金属配線１１１−１Ａ，１１１−２Ａを形成する。
荷転送電極，…，１０９Ａｉ，１０９Ａｊ，１０９Ａ
ｋ，１０９Ａｌ，…を形成し、図５（ｆ）に示すよう
に、層間絶縁膜１１０を堆積し、図５（ｇ）に示すよう
に、金属配線１１１−１Ａ，１１１−２Ａを形成する。
【００６６】このような本発明第４の実施の形態の２層
電極２相駆動電荷転送装置も、図７に示したような互い
に１８０度位相の異なるクロックパルスφ１，φ２を各
電極に印加することにより、信号電荷を紙面右から左の
方向に転送することができる。
電極２相駆動電荷転送装置も、図７に示したような互い
に１８０度位相の異なるクロックパルスφ１，φ２を各
電極に印加することにより、信号電荷を紙面右から左の
方向に転送することができる。
【００６７】本発明の第４の実施の形態は、第１の電荷
転送電極と第２の電荷転送電極間のギャップ下にＮ--型
半導体領域１０８Ａｄに加えて、電荷蓄積領域となる第
２の電荷転送電極直下のＮ型半導体領域１０２Ｄの両端
にＮ- 型半導体領域１０７ａ，ｂが自己整合的に形成さ
れているため、前述のギャップ下に生じるポテンシャル
の窪みを本発明の第１の実施の形態よりさらに抑制する
ことができる。このため、信号電荷の転送効率不良を引
き起こすことなくさらに駆動電圧を低減することができ
るという効果がある。
転送電極と第２の電荷転送電極間のギャップ下にＮ--型
半導体領域１０８Ａｄに加えて、電荷蓄積領域となる第
２の電荷転送電極直下のＮ型半導体領域１０２Ｄの両端
にＮ- 型半導体領域１０７ａ，ｂが自己整合的に形成さ
れているため、前述のギャップ下に生じるポテンシャル
の窪みを本発明の第１の実施の形態よりさらに抑制する
ことができる。このため、信号電荷の転送効率不良を引
き起こすことなくさらに駆動電圧を低減することができ
るという効果がある。
【００６８】なお、上述した本発明の第１〜第４の実施
の形態では、Ｐ型半導体基板上に形成された埋め込み型
チャンネルを有する電荷転送装置について説明したが、
Ｎ型半導体基板上に設けられたＰ型ウェル層に形成され
た埋め込み型チャンネルを有する電荷転送装置に於いて
も、同様に適用できることは言うまでもない。
の形態では、Ｐ型半導体基板上に形成された埋め込み型
チャンネルを有する電荷転送装置について説明したが、
Ｎ型半導体基板上に設けられたＰ型ウェル層に形成され
た埋め込み型チャンネルを有する電荷転送装置に於いて
も、同様に適用できることは言うまでもない。
【００６９】また、上述した本発明の第１〜４の実施の
形態では、Ｎ--型半導体領域、Ｎ-型半導体領域および
Ｎ型半導体領域の埋め込み型チャンネルの接合の位置
（深さ）が同一の場合の電荷転送装置について記述した
が、Ｎ--型半導体領域、Ｎ- 型半導体領域およびＮ型半
導体領域の埋め込み型チャンネルの接合の位置がそれぞ
れ異なる場合の電荷転送装置に於いても、同様に適用で
きることは言うまでもない。
形態では、Ｎ--型半導体領域、Ｎ-型半導体領域および
Ｎ型半導体領域の埋め込み型チャンネルの接合の位置
（深さ）が同一の場合の電荷転送装置について記述した
が、Ｎ--型半導体領域、Ｎ- 型半導体領域およびＮ型半
導体領域の埋め込み型チャンネルの接合の位置がそれぞ
れ異なる場合の電荷転送装置に於いても、同様に適用で
きることは言うまでもない。
【００７０】さらに、上述した本発明の第４の実施の形
態では、第１の電荷転送電極とその側面に形成された第
３の絶縁膜をマスクに、電荷転送方向および反対方向の
２方向からそれぞれ異なる入射角で、異なる不純物濃度
の第１導電型不純物を第１の第１導電型半導体領域に導
入する場合について説明したが、入射角もしくは不純物
濃度の一方が同一の場合に於いても、同様に適用できる
ことは言うまでもない。
態では、第１の電荷転送電極とその側面に形成された第
３の絶縁膜をマスクに、電荷転送方向および反対方向の
２方向からそれぞれ異なる入射角で、異なる不純物濃度
の第１導電型不純物を第１の第１導電型半導体領域に導
入する場合について説明したが、入射角もしくは不純物
濃度の一方が同一の場合に於いても、同様に適用できる
ことは言うまでもない。
【００７１】
【発明の効果】以上説明したように、本発明は、２層電
極２相駆動方式の電荷転送装置において、第１の電荷転
送電極と第２の電荷転送電極間のギャップ下に低濃度の
第１の第２導電型半導体領域を自己整合的に形成してい
るため、前述のギャップ下に生じるポテンシャルの窪み
を抑制することができるという効果がある。
極２相駆動方式の電荷転送装置において、第１の電荷転
送電極と第２の電荷転送電極間のギャップ下に低濃度の
第１の第２導電型半導体領域を自己整合的に形成してい
るため、前述のギャップ下に生じるポテンシャルの窪み
を抑制することができるという効果がある。
【００７２】このため、信号電荷の転送効率不良を引き
起こすことなく駆動電圧を低減することができるという
効果がある。
起こすことなく駆動電圧を低減することができるという
効果がある。
【図１】本発明の第１の実施の形態について製造工程に
沿って説明するための（ａ）〜（ｇ）に分図して示す工
程順断面図。
沿って説明するための（ａ）〜（ｇ）に分図して示す工
程順断面図。
【図２】本発明の第１の実施の形態の電荷転送装置の利
点について説明するための図。
点について説明するための図。
【図３】本発明の第２の実施の形態について製造工程に
沿って説明するための（ａ）〜（ｇ）に分図して示す工
程順断面図。
沿って説明するための（ａ）〜（ｇ）に分図して示す工
程順断面図。
【図４】本発明の第３の実施の形態について製造工程に
沿って説明するための（ａ）〜（ｇ）に分図して示す工
程順断面図。
沿って説明するための（ａ）〜（ｇ）に分図して示す工
程順断面図。
【図５】本発明の第４の実施の形態について製造工程に
沿って説明するための（ａ）〜（ｇ）に分図して示す工
程順断面図。
沿って説明するための（ａ）〜（ｇ）に分図して示す工
程順断面図。
【図６】従来の電荷転送装置について製造工程に沿って
説明するための（ａ）〜（ｇ）に分図して示す工程順断
面図。
説明するための（ａ）〜（ｇ）に分図して示す工程順断
面図。
【図７】電荷転送装置を駆動するクロックパルスの一例
を示す信号波形図。
を示す信号波形図。
【図８】従来の電荷転送装置の問題点の説明に使用する
図。
図。
１０１ Ｐ型半導体基板 １０２，１０２Ａ，１０２Ｂ，１０２Ｃ，１０２Ｄ
Ｎ型半導体領域 １０３ 第１の絶縁膜 １０４，１０４Ａｉ，１０４Ａｊ，１０４Ａｋ，１０４
Ａｌ 第１の電荷転送装置 １０５ 第２の絶縁膜 １０６ 第３の絶縁膜 １０７，１０７ａ，１０７ｂ Ｎ- 型半導体領域 １０８，１０８Ａ，１０８Ａａ，１０８Ａｂ Ｎ--型
半導体領域 １０９，１０９Ａｉ，１０９Ａｊ，１０９Ａｋ，１０９
Ａｌ 第２の電荷転送電極 １１０ 層間絶縁膜 １１１−１，１１１−１Ａ，１１１−２，１１１−２Ａ
金属配線 φ１，φ２ クロックパルス ψ１１，ψ１２，ψ１，ψ２１，ψ２２，ψ２ ポテ
ンシャル差
Ｎ型半導体領域 １０３ 第１の絶縁膜 １０４，１０４Ａｉ，１０４Ａｊ，１０４Ａｋ，１０４
Ａｌ 第１の電荷転送装置 １０５ 第２の絶縁膜 １０６ 第３の絶縁膜 １０７，１０７ａ，１０７ｂ Ｎ- 型半導体領域 １０８，１０８Ａ，１０８Ａａ，１０８Ａｂ Ｎ--型
半導体領域 １０９，１０９Ａｉ，１０９Ａｊ，１０９Ａｋ，１０９
Ａｌ 第２の電荷転送電極 １１０ 層間絶縁膜 １１１−１，１１１−１Ａ，１１１−２，１１１−２Ａ
金属配線 φ１，φ２ クロックパルス ψ１１，ψ１２，ψ１，ψ２１，ψ２２，ψ２ ポテ
ンシャル差
Claims (17)
- 【請求項１】 半導体基板の主表面部の第１導電型半導
体層の表面に互いに隣接して設けられた第１の第２導電
型半導体領域及び第２の第２導電型半導体領域と、前記
第１の第２導電型半導体領域の表面に第１の絶縁膜を介
して所定間隔を持って配列された複数の第１の電荷転送
電極と、隣接する２つの前記第１の電荷転送電極の間の
前記第２の第２導電型半導体領域の表面に形成された第
２の絶縁膜と、前記第１の電荷転送電極の側面及び表面
の一部に形成された第３の絶縁膜と、少なくとも前記第
２の絶縁膜を覆い両端が前記第１の電荷転送電極と重畳
するように並列配置された複数の第２の電荷転送電極と
を有する電荷転送装置において、少なくとも前記第１の
電荷転送電極と前記第３の絶縁膜との直下部を含む領域
に前記第１の第２導電型半導体領域が形成され、前記第
１の第２導電型半導体領域より高濃度の前記第２の第２
導電型半導体領域が、前記第２の絶縁膜の下部にあって
前記第１の第２導電型半導体領域以外の領域内に形成さ
れていることを特徴とする電荷転送装置。 - 【請求項２】 第１導電型半導体層は、第２導電型の半
導体基板の表面部に設けられた第１導電型ウェル層もし
くは第１導電型の半導体基板である請求項１記載の電荷
転送装置。 - 【請求項３】それぞれ一つの第１の電荷転送電極及びこ
れに隣接する一つの第２の電荷転送電極でなる第１の転
送電極対と第２の転送電極対とが交互に配置され前記第
１の転送電極対及び第２の転送電極対にそれぞれ第１の
クロックパルス及び第２のクロックパルスが印加される
請求項１又は２記載の電荷転送装置。 - 【請求項４】 第１の電荷転送電極下の第１の第２導電
型半導体領域が前記第１の電荷転送電極と対をなす第２
の電荷転送電極及びこれに被覆された第２の絶縁膜下に
まで張り出している請求項３記載の電荷転送装置。 - 【請求項５】 第１の第２導電型半導体領域の第２の絶
縁膜下への張り出し寸法が第２の絶縁膜の厚さの０．５
倍ないし２．０倍である請求項４記載の電荷転送装置。 - 【請求項６】 第２の第２導電型半導体領域の少なくと
も一端に、第１の第２導電型半導体領域より高濃度で、
前記第２の第２導電型半導体領域より低濃度の第３の第
２導電型半導体領域が連結して形成されている請求項
１，２又は３記載の電荷転送装置。 - 【請求項７】 第３の第２導電型半導体領域が形成され
ている範囲が、第２の絶縁膜の厚さの０．５倍ないし
２．０倍である請求項６記載の電荷転送装置。 - 【請求項８】 第２の第２導電型半導体領域の両端に、
それぞれ第１の第２導電型半導体領域より高濃度で、第
２の第２導電型半導体領域より低濃度の第４の第２導電
型半導体領域及び第５の第２導電型半導体領域が形成さ
れており、前記第４の第２導電型半導体領域及び第５の
第２導電型半導体領域の形成範囲及び不純物濃度の少な
くとも一方が異なる請求項１，２又は３記載の電荷転送
装置。 - 【請求項９】 第４の第２導電型半導体領域及び第５の
第２導電型半導体領域が形成されている範囲が、それぞ
れ第２の絶縁膜の厚さの０．５倍ないし２倍である請求
項８記載の電荷転送装置。 - 【請求項１０】 主表面部に第１導電型半導体層を有す
る半導体基板を準備する工程と、前記第１導電型半導体
層に第２導電型半導体領域を形成する工程と、前記第２
導電型半導体領域を第１の絶縁膜で被覆する工程と、前
記第１の絶縁膜を被覆して第１の電荷転送電極を複数
個、所定間隔を持って配列して形成する工程と、前記第
１の電荷転送電極で被覆されていない前記第２導電型半
導体領域の表面に第２の絶縁膜を形成し、前記第１の電
荷転送電極の表面及び側面に第３の絶縁膜を形成する工
程と、前記第１の電荷転送電極及び前記第３の絶縁膜を
マスクにして第２導電型不純物を前記第２導電型半導体
領域に導入することにより、少なくとも前記第１の電荷
転送電極と前記第３の絶縁膜との直下部を含む前記第２
導電型半導体領域に第１の第２導電型半導体領域を画定
し、同時に、前記第２の絶縁膜の下部にあって前記第１
の第２導電型半導体領域以外の前記第２導電型半導体領
域の少なくとも一部に前記第１の第２導電型半導体領域
より高濃度の第２の第２導電型半導体領域を形成する工
程と、前記第２の第２導電型半導体領域上の第２の絶縁
膜及び前記第３の絶縁膜をそれぞれ被覆してその両端が
第１の電荷転送電極と重畳する第２の電荷転送電極を複
数個配列して形成する工程とを有することを特徴とする
電荷転送装置の製造方法。 - 【請求項１１】 電荷転送方向に向かって所望の入射角
にて第２導電型不純物のイオン注入を行い、第１の第２
導電型半導体領域が第１の電荷転送電極及び第３の絶縁
膜下から前記第１の電荷転送電極と対をなす第２の電荷
転送電極及びこれに被覆された第２の絶縁膜下にまで張
り出して残るように第２の第２導電型半導体領域を形成
する請求項１０記載の電荷転送装置の製造方法。 - 【請求項１２】 第１の第２導電型半導体領域の第２の
絶縁膜下への張り出し寸法が第２の絶縁膜の厚さの０．
５倍ないし２．０倍である請求項１１記載の電荷転送装
置の製造方法。 - 【請求項１３】 電荷転送方向及び反対方向の２方向か
らそれぞれ所望の入射角にて第２導電型不純物のイオン
注入を行い、その両端にそれぞれ第４の第２導電型半導
体領域及び第５の第２導電型半導体領域が連結する第２
の第２導電型半導体領域を形成する請求項１記載の電荷
転送装置の製造方法。 - 【請求項１４】 第４の第２導電型半導体領域及び第５
の第２導電型半導体領域が形成されている範囲がそれぞ
れ第２の絶縁膜の厚さの０．５倍ないし２．０倍である
請求項１３記載の電荷転送装置の製造方法。 - 【請求項１５】 第１導電型半導体層は、第２導電型の
半導体基板の表面部に設けられた第１導電型ウェル層も
しくは第１導電型の半導体基板である請求項１０ないし
１４記載の電荷転送装置。 - 【請求項１６】 第２の絶縁膜と第３の絶縁膜を同一工
程で形成する請求項１０ないし１５記載の電荷転送装置
の製造方法。 - 【請求項１７】 第２の絶縁膜と第３の絶縁膜を同一材
料で形成する請求項１０ないし１６記載の電荷転送装置
の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9172387A JP3011137B2 (ja) | 1997-06-27 | 1997-06-27 | 電荷転送装置およびその製造方法 |
| KR1019980024365A KR100344685B1 (ko) | 1997-06-27 | 1998-06-26 | 전하전송장치및그제조방법 |
| CNB981025579A CN1201406C (zh) | 1997-06-27 | 1998-06-29 | 电荷传送装置及其制造方法 |
| US09/106,005 US6097044A (en) | 1997-06-27 | 1998-06-29 | Charge transfer device and method for manufacturing the same |
| US09/545,890 US6380005B1 (en) | 1997-06-27 | 2000-04-07 | Charge transfer device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9172387A JP3011137B2 (ja) | 1997-06-27 | 1997-06-27 | 電荷転送装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1117163A JPH1117163A (ja) | 1999-01-22 |
| JP3011137B2 true JP3011137B2 (ja) | 2000-02-21 |
Family
ID=15940990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9172387A Expired - Fee Related JP3011137B2 (ja) | 1997-06-27 | 1997-06-27 | 電荷転送装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6097044A (ja) |
| JP (1) | JP3011137B2 (ja) |
| KR (1) | KR100344685B1 (ja) |
| CN (1) | CN1201406C (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3011137B2 (ja) * | 1997-06-27 | 2000-02-21 | 日本電気株式会社 | 電荷転送装置およびその製造方法 |
| US6346722B1 (en) * | 1998-06-26 | 2002-02-12 | Nec Corporation | Solid state imaging device and method for manufacturing the same |
| KR20010003830A (ko) * | 1999-06-25 | 2001-01-15 | 김영환 | 고체 촬상 소자 및 그 제조방법 |
| JP3319456B2 (ja) * | 2000-01-27 | 2002-09-03 | 日本電気株式会社 | 固体撮像装置及びその製造方法 |
| JP2001308313A (ja) | 2000-04-21 | 2001-11-02 | Nec Corp | 電荷転送装置及びそれを用いた固体撮像装置 |
| US7084000B2 (en) * | 2003-12-16 | 2006-08-01 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device and method for manufacturing the same |
| FR2867308B1 (fr) * | 2004-03-02 | 2006-05-19 | Atmel Grenoble Sa | Circuit integre avec diode de lecture de tres petites dimensions |
| JP5217251B2 (ja) * | 2007-05-29 | 2013-06-19 | ソニー株式会社 | 固体撮像装置、その製造方法および撮像装置 |
| JP5428491B2 (ja) * | 2009-04-23 | 2014-02-26 | ソニー株式会社 | 固体撮像装置の製造方法 |
| US7990604B2 (en) * | 2009-06-15 | 2011-08-02 | Qualcomm Mems Technologies, Inc. | Analog interferometric modulator |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3852799A (en) * | 1973-04-27 | 1974-12-03 | Bell Telephone Labor Inc | Buried channel charge coupled apparatus |
| JPS6271273A (ja) * | 1985-09-24 | 1987-04-01 | Nec Corp | 電荷結合素子の製造方法 |
| US5065203A (en) * | 1988-07-07 | 1991-11-12 | Tektronix, Inc. | Trench structured charge-coupled device |
| US4992842A (en) * | 1988-07-07 | 1991-02-12 | Tektronix, Inc. | Charge-coupled device channel with countinously graded built-in potential |
| JPH036836A (ja) * | 1989-06-02 | 1991-01-14 | Nec Corp | 電荷転送装置 |
| EP0485125B1 (en) * | 1990-11-09 | 1996-07-10 | Matsushita Electronics Corporation | Charge transfer device, process for its manufacture, and method driving the device |
| JPH04247629A (ja) | 1991-02-01 | 1992-09-03 | Fujitsu Ltd | 電荷結合デバイス及びその製造方法 |
| JP2825004B2 (ja) * | 1991-02-08 | 1998-11-18 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 側壁電荷結合撮像素子及びその製造方法 |
| JPH04337670A (ja) * | 1991-05-14 | 1992-11-25 | Sony Corp | Ｃｃｄシフトレジスタ |
| DE69329100T2 (de) * | 1992-12-09 | 2001-03-22 | Koninkl Philips Electronics Nv | Ladungsgekoppelte Anordnung |
| KR960015271B1 (ko) * | 1993-08-18 | 1996-11-07 | 엘지반도체 주식회사 | 전하전송장치의 제조방법 |
| JP2647034B2 (ja) * | 1994-11-28 | 1997-08-27 | 日本電気株式会社 | 電荷結合素子の製造方法 |
| JPH08204173A (ja) * | 1995-01-25 | 1996-08-09 | Sony Corp | 電荷転送装置の製造方法 |
| JP3014026B2 (ja) * | 1995-04-04 | 2000-02-28 | 日本電気株式会社 | 電荷結合素子の製造方法 |
| US5719075A (en) * | 1995-07-31 | 1998-02-17 | Eastman Kodak Company | Method of making a planar charge coupled device with edge aligned implants and electrodes connected with overlying metal |
| JP2716011B2 (ja) * | 1995-08-09 | 1998-02-18 | 日本電気株式会社 | 電荷転送装置及びその製造方法 |
| JP2904107B2 (ja) * | 1996-03-29 | 1999-06-14 | 日本電気株式会社 | 電荷転送装置の製造方法 |
| JP3598648B2 (ja) * | 1996-04-02 | 2004-12-08 | ソニー株式会社 | 電荷転送素子及び電荷転送素子の駆動方法 |
| JP2965061B2 (ja) * | 1996-04-19 | 1999-10-18 | 日本電気株式会社 | 電荷結合素子およびその製造方法 |
| KR100215882B1 (ko) * | 1996-05-16 | 1999-08-16 | 구본준 | 고체촬상소자 제조방법 |
| JP3003590B2 (ja) * | 1996-10-02 | 2000-01-31 | 日本電気株式会社 | 固体撮像素子およびその製造方法 |
| JPH10332920A (ja) * | 1997-05-27 | 1998-12-18 | Sony Corp | カラー固体撮像装置のカラーフィルタの形成方法 |
| KR100223826B1 (ko) * | 1997-06-04 | 1999-10-15 | 구본준 | 씨씨디(ccd) 영상소자의 제조방법 |
| JP3011137B2 (ja) * | 1997-06-27 | 2000-02-21 | 日本電気株式会社 | 電荷転送装置およびその製造方法 |
| KR100367501B1 (ko) * | 1998-12-30 | 2003-04-23 | 주식회사 하이닉스반도체 | 반도체소자의자기정렬적인콘택형성방법 |
-
1997
- 1997-06-27 JP JP9172387A patent/JP3011137B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-26 KR KR1019980024365A patent/KR100344685B1/ko not_active IP Right Cessation
- 1998-06-29 CN CNB981025579A patent/CN1201406C/zh not_active Expired - Fee Related
- 1998-06-29 US US09/106,005 patent/US6097044A/en not_active Expired - Lifetime
-
2000
- 2000-04-07 US US09/545,890 patent/US6380005B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100344685B1 (ko) | 2002-09-18 |
| KR19990007379A (ko) | 1999-01-25 |
| US6097044A (en) | 2000-08-01 |
| CN1201406C (zh) | 2005-05-11 |
| CN1204156A (zh) | 1999-01-06 |
| US6380005B1 (en) | 2002-04-30 |
| JPH1117163A (ja) | 1999-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5292682A (en) | Method of making two-phase charge coupled device | |
| JP3011137B2 (ja) | 電荷転送装置およびその製造方法 | |
| JP3225939B2 (ja) | 固体撮像装置及びその製造方法 | |
| US5221852A (en) | Charge coupled device and method of producing the same | |
| JPH10107244A (ja) | 固体撮像素子およびその製造方法 | |
| US5849605A (en) | Two-phase clock type charge coupled device having electrodes with tapered sidewalls and method for producing the same | |
| JPH07161970A (ja) | 固体撮像装置 | |
| JPS6057780A (ja) | 固体撮像装置およびその製造方法 | |
| JP3006521B2 (ja) | 電荷転送装置及びその製造方法 | |
| JPH07176714A (ja) | 半導体装置の製造方法 | |
| JPH05315588A (ja) | 固体撮像装置およびその製造方法 | |
| JP3150050B2 (ja) | 電荷結合装置およびその製造方法 | |
| JP3270254B2 (ja) | 固体撮像装置 | |
| KR100269198B1 (ko) | 전하전송장치의제조방법 | |
| JP3036747B2 (ja) | 固体撮像素子の製造方法 | |
| JP2723854B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP2712847B2 (ja) | 電荷転送素子の製造方法 | |
| JP3176300B2 (ja) | 固体撮像装置及びその製造方法 | |
| JPH0821711B2 (ja) | 電荷転送装置 | |
| JPH01276668A (ja) | 半導体装置の製造方法 | |
| KR0151185B1 (ko) | 전하전송장치 및 그 제조방법 | |
| JP2000036590A (ja) | 固体撮像素子及びその製造方法 | |
| JPH0964333A (ja) | 固体撮像装置とその製造方法 | |
| JP2006120936A (ja) | 固体撮像装置の製造方法 | |
| JPS62126670A (ja) | 電荷転送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991109 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |