JPH01276668A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は電界効果型半導体装置の製造、方法に関し、
特にそのゲート絶縁膜の製造方法に関するものである。

［従来の技術］ 第３Ａ図ないし第３Ｄ図は、２相型埋込チヤンネル電荷
転送装置のゲート電極部の製造方法を示す概略的な断面
図である。

第３Ａ図を参照して、たとえばシリコンよりなるＰ型半
導体基板１の表面からＮ型不純物を導入することによっ
てＮ−型半導体層２を形成し、その上に熱酸化法などに
よってシリコン酸化膜からなる絶縁層２０を形成する。

続いて、絶縁層２０上にたとえばＣＶＤ法でポリシリコ
ン膜からなる電極層３０を形成する。

第３Ｂ図を参照して、このように形成された電極層３０
と絶縁層２０の所望の領域を写真製版技術でエツチング
除去して開口部６とするとともに、残存部を第１ゲート
絶縁膜２１および第１ゲート電極３１とする。続いて、
第１ゲート電極３１および第１ゲート絶縁膜２１をマス
クとするセルフアライメント方式で、開口部６によって
露出したＮ−型半導体層２の表面に硼素などのＰ型不純
物イオン５を注入し、これを熱拡散することによってＮ
−型半導体層２内にＮ−一型半導体領域１０を形成する
。

第３Ｃ図を参照して、Ｎ−一型半導体領域１０および第
１ゲート電極３１を覆うように第２ゲート絶縁膜４を熱
酸化法によって形成する。

第３Ｄ図を参照して、第２絶縁ゲート酸化膜４上に電極
層を形成し、これを写真製版技術を用いて開口部６の周
辺以外をエツチング除去することによって第２ゲート電
極５１とする。

以」−の製造工程によって、第１ゲート電極３１と第２
ゲート電極５１とが交互に並び、第２ゲート電極５１の
下に電子ポテンシャルの障壁を有する２相駆動方式の電
荷転送装置が完成する。

第４図はこのような電荷転送装置の動作を説明するポテ
ンシャル模式図である。図において、ポテンシャルの変
化はゲート電極３１．５１の位置に対応して示されてい
る。隣り合う第１ゲート電極３１と第２ゲート電極５１
とのペアごとに交互に信号φ、とφ２が与えられる。信
号φ、とφ２は、各々が高レベルと低レベルとに変動す
るクロック信号であり、互いに位相がずれている。

時刻ｔ、において信号φ、とφ２がともに低レベルのと
き、電荷が転送される領域であるＮ−型半導体層２のポ
テンシャル分布は不純物濃度の異なるＮ−一型半導体領
域１０の浅いポテンシャルのために段差を生じ、ポテン
シャルの井戸となる第１ゲート電極３１下のＮ−型半導
体層２に転送電荷１３が蓄えられる。

時刻ｔ２において、信号φ１が低レベルのままで信号φ
２が高レベルになれば、第１ゲート電極３１下のＮ−型
半導体層２のポテンシャルはさらに深くなる。また、第
２ゲート電極５１下のＮ−−型半導体領域１０のポテン
シャルも信号φ、の低レベルが印加されている第１ゲー
ト電極３１下のＮ−型半導体層２のポテンシャルより深
くなる。

したがって、図に示すごとく階段状のポテンシャル分布
が形成される。その結果、信号φ、が印加されている第
１ゲート電極３１下に蓄積されている転送電荷１３は、
この階段状のポテンシャル分布に沿って、信号φ２が印
加されている第１ゲート電極３１下のＮ−型半導体層２
へ転送される。

転送電荷１３が信号φ２の印加されている第１ゲート電
極３１下に完全に転送された後の時刻ｔ、において、信
号φ２を高レベルから低レベルへ復帰させれば、Ｎ−型
半導体層２のポテンシャル分布は時刻ｔ、の状態に復帰
する。しかし、転送電荷１３は、信号φ、が印加される
第１ゲート電極３１下から、信号φ２が印加される第１
ゲート電極３１下に転送されたことになる。

以下、同様に信号φ、とφ２を交互に高レベルと低レベ
ルとの間で変動させるクロック電圧とすることによって
、転送電荷１３を次々に転送していくことができる。

［発明が解決しようとする課題］ 従来の電荷転送装置の第２ゲート絶縁膜４は前述のよう
に熱酸化法で形成されるので、第５Ａ図の破線で示され
た円領域Ａに見られるように、第１ゲート電極３１下の
第１ゲート絶縁膜２１がその両端部で発達して厚くなる
。第５Ｂ図は第５Ａ図の円領域Ａの拡大図であり、第１
ゲート絶縁膜２１の膜厚は電極３１下の中央部のｔに比
べて厚いｔ′になっている。すなわち、第１ゲート絶縁
膜２１の端部において、いわゆるバーズビーク構造（鳥
の嘴構造）を生じている。基板中の埋込チャンネルの電
子ポテンシャルは、ゲート絶縁膜が厚くなるにつれて深
くなるので、ゲート端部のゲート絶縁膜２１が厚い領域
Ａは第５Ｃ図に示されたようにΔφａＣだけ他の領域に
比べて深いポテンシャルになる。

第６図に示すような２相駆動電荷伝送装置の場合、この
ようなポテンシャルの深い領域Ａがあれば、そこに電荷
の一部が捕獲されて電荷の転送効率を下げることになる
（Ｃ，Ｌ、　　Ｃｈｅｎ　　ｅｔａｌ、、ＩＥＤＭ　　
Ｔｅｃｈ、Ｄｉｇ、、１９７９、ｐ、ｐ、６０６−６１
０参照）。

このような課題に鑑み、本発明の目的は、第２ゲート絶
縁膜の形成後においても第１ゲート電極下にある第１ゲ
ート絶縁膜の膜厚がどの領域においても均一であるよう
な半導体装置の製造方法を提供することである。

［課題を解決するための手段コ 本発明による半導体装置の製造方法は、半導体基板上に
第１の絶縁層を形成する工程と、第１の絶縁層上に電極
層を形成する工程と、半導体基板上の表面の一部を露出
させるために電極層および第１の絶縁層をパターニング
して一部除去する工程と、パターニングによって露出さ
れた半導体基板の表面、第１の絶縁層の端面、および電
極層を覆うように、絶縁膜に変質可能な導体または半導
体の薄膜を堆積させる工程と、その薄膜を絶縁膜に変質
させる工程を含む。

［作用コ 本発明の半導体装置の製造方法によれば、半導体基板表
面、第１の絶縁層の端面、および電極層を覆うように、
絶縁膜に変質可能な導体または半導体の薄膜を堆積させ
、その後にその薄膜を絶縁膜に変質させて第２絶縁ゲー
ト膜を形成するので、第１ゲート絶縁膜端部にバーズビ
ーク構造を生じない。

［発明の実施例］ 第１Ａ図ないし第１Ｄ図は本発明の一実施例による半導
体装置の製造方法を示す概略的な断面図である。

第１Ａ図を参照して、第３Ｂ図に対応した状態が示され
ており、第１ゲート電極３１と第１ゲート絶縁膜２１を
パターニングした後にＮ−一型半導体領域１０が形成さ
れている。

第１Ｂ図を参照して、全表面を覆うようにポリシリコン
膜７がＣＢＤ法などで堆積される。この堆積する膜厚は
、ポリシリコン膜７が完全に酸化されたときにできる膜
厚が第２ゲート絶縁膜４として必要な膜厚より少し薄い
という条件を満たすように設定される。

第１Ｃ図を参照して、ポリシリコン膜７が熱酸化によっ
て完全に酸化され、第２ゲート絶縁膜４となる。

第１Ｄ図を参照して、第３Ｄ図におけると同様に第２ゲ
ート電極５１が形成される。

このように製造した２相型埋込チヤンネル電荷転送装置
は、第１ゲート電極３１下の第１ゲート絶縁膜２１にバ
ーズビーク形状をＨしないので、その電極下のチャンネ
ルポテンシャルは平坦になる。したがって、第４図に示
されているように、転送電荷１３は完全に第１ゲート電
極３１から次の第１ゲート電極３１下に移動し、残留電
荷を生じないので高い転送効率が得られる。

第２図を参照して、第２ゲート絶縁膜形成前に堆積する
ポリシリコン膜７の厚さについて詳しく考察する。この
図において、第１ゲート絶縁膜２１の端部付近における
ポリシリコン膜７の酸化過程が模式的に示されている。

ノンドープのポリシリコンは酸化速度が単結晶シリコン
と同じか少し大きく、また酸化による厚さの増大も単結
晶の場合とほぼ同じで約２倍になる。したがって、平坦
な面上でポリシリコン膜を酸化する場合、必要な酸化膜
厚さの１／２の厚さのポリシリコン膜を堆積すればよい
。

しかし、第２図に示されたようなポリシリコン膜のコー
ナ部では、酸化剤の拡散が酸化膜の進行面を丸くする（
Ｄ、　　Ｋａｏ　　ｅｔ　　ａｌ、　、　　ＩＥＤＭ　
　Ｔｅｃｈ、Ｄｉｇ、、１９８５．　　ｐ、　　ｐ。

３８８−３９１参照）。図において、線８０は酸化開始
前のポリシリコン膜の表面を示しており、矢印７０は酸
化の進行方向を示している。酸化の進行とともに酸化膜
は成長して厚くなり、その表裏の両表面は順次位置６１
，６２．６３へと移動する。したがって、平坦部のポリ
シリコン膜の酸化が完了した時点ではコーナ部にポリシ
リコン膜７の一部が残存している。この残存するポリシ
リコン部７は第１ゲート電極３１とＮ−型半導体層２を
短絡してしまう可能性がある。したがって、第２ゲート
絶縁膜の形成前に堆積するポリシリコン膜の厚さは、コ
ーナ部のポリシリコン膜のすべてが絶縁膜に変化したと
きに平坦部の絶縁膜厚さが所望の値になるような厚さに
しなければならない。完全にポリシリコン膜７が酸化さ
れた状態では、Ｎ−型半導体層２や第１ゲート電極３１
の表面も少し酸化されて絶縁膜に変化している。

なお、上記の実施例では、２相型埋込チヤンネル電荷転
送装置について述べたが、３相型や４相型であってもよ
く、また埋込チャンネルでなくて表面チャンネルでもよ
いことが容易に理解されよう。

また、本発明は、電荷転送装置のみならず、ゲート電極
端部下のゲート絶縁膜にバーズビーク構造が発生する電
界効果型の半導体装置について広く適用し得ることが理
解されよう。

さらに、上記の実施例では第２ゲート絶縁膜形成時にポ
リシリコン膜を用いることを述べたが、第３や第４のゲ
ート絶縁膜形成時などにも用い得ることが明らかであろ
う。堆積するポリシリコンは、不純物をドープしたもの
またはノンドープのものでもよく、さらにポリシリコン
のみならずアモルファスシリコンなどのように良質な絶
縁膜に変質させることが可能な薄膜であればよい。

［発明の効果］ 以上のように、本発明によれば、半導体基板の表面、第
１の絶縁層の端面、および電極層を覆うように、絶縁膜
に変質可能な導体または半導体の薄膜を堆積させ、その
後にその薄膜を絶縁膜へ変質させるので、第１ゲート絶
縁膜にバーズビーク構造が導入されない。したがって、
ゲート電極下のチャンネルポテンシャルを平坦にするこ
とができ、高い電荷転送効率が得られる。また、付随的
な効果として、熱酸化による第２ゲート絶縁膜形成時に
第１ゲート電極が薄くなって電極の抵抗を上げるという
従来の問題点をも回避することができる。

【図面の簡単な説明】

第１Ａ図ないし第１Ｄ図は本発明の一実施例による半導
体装置の製造方法を示す概略的な断面図である。 第２図は第１ゲート絶縁膜端部付近におけるポリシリコ
ン膜の酸化の過程を示す断面図である。 第３Ａ図ないし第３Ｄ図は従来の電荷転送装置のゲート
電極部の製造方法を示す概略的な断面図である。 第４図は電荷転送装置の動作を説明する電子ポテンシャ
ル模式図である。 第５Ａ図ないし第５Ｃ図はバーズビーク構造を有する第
１ゲート絶縁膜が第１ゲート電極下の電子ポテンシャル
に与える影響を説明するための図である。 第６図はバーズビーク構造が導入された第１ゲート絶縁
膜を有する電荷転送装置における電子ポテンシャルを示
す図である。 図において、１はＰ型半導体基板、２はＮ−型半導体層
、４は第２ゲート酸化膜、５はＰ型不純物イオン、６は
開口部、７はポリシリコン膜、１０はＮ−一型半導体領
域、２０は酸化物層、２１は第１ゲート酸化膜、３０は
電極層、３１は第１ゲート電極、５１は第２ゲート電極
、６１．　６２゜および６３は酸化シリコン膜の表面、
７０は酸化方向、８０は酸化開始前のポリシリコン膜表
面を示す。 なお、各図において同一符号は同一内容または相当部分
を示す。

Claims (1)

1. 【特許請求の範囲】 　半導体基板上に第１の絶縁層を形成する工程と、前記
   第１の絶縁層上に電極層を形成する工程と、前記半導体
   基板の表面の一部を露出させるために前記電極層および
   前記第１の絶縁層をパターニングして一部除去する工程
   と、 前記パターニングによって露出された前記半導体基板の
   表面、前記第１の絶縁層の端面、および前記電極層を覆
   うように、絶縁膜に変質可能な導体または半導体の薄膜
   を堆積させる工程と、前記薄膜を絶縁膜に変質させる工
   程を含むことを特徴とする半導体装置の製造方法。