JPS63312677A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63312677A JPS63312677A JP14957787A JP14957787A JPS63312677A JP S63312677 A JPS63312677 A JP S63312677A JP 14957787 A JP14957787 A JP 14957787A JP 14957787 A JP14957787 A JP 14957787A JP S63312677 A JPS63312677 A JP S63312677A
- Authority
- JP
- Japan
- Prior art keywords
- gate insulating
- forming
- insulating film
- manufacturing
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 3
- 239000004020 conductor Substances 0.000 claims description 22
- 238000001947 vapour-phase growth Methods 0.000 claims description 4
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 2
- 229910001080 W alloy Inorganic materials 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims 7
- 239000012808 vapor phase Substances 0.000 claims 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 16
- 229920005591 polysilicon Polymers 0.000 abstract description 16
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 9
- 239000000377 silicon dioxide Substances 0.000 abstract description 9
- 239000000463 material Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明は、半導体装置の製造方法に関するもので、特
に電荷転送装置の製造方法に関するものである。
に電荷転送装置の製造方法に関するものである。
［従来の技術］
第３図（ａ）は、たとえば武石が幸、呑山晋監訳「電荷
転送デバイス」近代科学社２１頁に記載されている、従
来の製造方法により製造された電荷転送装置を示す断面
図であり、第３図（ｂ）ないしくｄ）はその電位分布の
変動を示す図であり、第４図（ａ）ないしくｅ）は、そ
の製造々法を示す工程の断面図である。図において、１
はＰ型シリコン基板などの半導体基板、２はチャネル領
域形成のためのＮ型不純物領域、３は二酸化珪素などの
ゲート酸化膜、４はポリシリコンなどの第１のゲート電
極、５はポリシリコンなどの第２のゲート電極、６は信
号電荷であり、Φ１、Φ２、Φ、は異なった印加電圧の
相を示す。
転送デバイス」近代科学社２１頁に記載されている、従
来の製造方法により製造された電荷転送装置を示す断面
図であり、第３図（ｂ）ないしくｄ）はその電位分布の
変動を示す図であり、第４図（ａ）ないしくｅ）は、そ
の製造々法を示す工程の断面図である。図において、１
はＰ型シリコン基板などの半導体基板、２はチャネル領
域形成のためのＮ型不純物領域、３は二酸化珪素などの
ゲート酸化膜、４はポリシリコンなどの第１のゲート電
極、５はポリシリコンなどの第２のゲート電極、６は信
号電荷であり、Φ１、Φ２、Φ、は異なった印加電圧の
相を示す。
次に、第３図（ａ）に示す従来の電荷転送装置を３相で
駆動した場合の動作について説明する。
駆動した場合の動作について説明する。
なお以下では、半導体基板１がＰ型半導体である場合に
ついて説明する。
ついて説明する。
Φ、に信号電荷（電子）に対してポテンシャルが深くな
るような正の電圧ｖＭを印加し、Φ２およびΦ、にポテ
ンシャルが浅くなるような電圧Ｖ、を印加する。次に、
この状態で電圧ｖＨが印加されているゲート電極４ａ下
に信号電荷６を注入する。信号電荷が注入された状態を
第３図（ｂ）に示す。次に、Φ２に電圧ＶＭを印加し、
Φ、およびΦ、に電圧ｖＬを印加すると、第３図（ｃ）
に示すように、信号電荷６はゲート電極４ａ下に転送さ
れる。次に、Φ、に電圧ｖＨを印加し、Φ、およびΦ２
に電圧ＶＬを印加すると、第３図（ｄ）に示すように、
信号電荷６はゲート電極４ｂ下に転送される。上述の動
作を繰返すことにより、信号電荷６は第３図（ａ）に示
す矢印Ｃ方向に転送される。
るような正の電圧ｖＭを印加し、Φ２およびΦ、にポテ
ンシャルが浅くなるような電圧Ｖ、を印加する。次に、
この状態で電圧ｖＨが印加されているゲート電極４ａ下
に信号電荷６を注入する。信号電荷が注入された状態を
第３図（ｂ）に示す。次に、Φ２に電圧ＶＭを印加し、
Φ、およびΦ、に電圧ｖＬを印加すると、第３図（ｃ）
に示すように、信号電荷６はゲート電極４ａ下に転送さ
れる。次に、Φ、に電圧ｖＨを印加し、Φ、およびΦ２
に電圧ＶＬを印加すると、第３図（ｄ）に示すように、
信号電荷６はゲート電極４ｂ下に転送される。上述の動
作を繰返すことにより、信号電荷６は第３図（ａ）に示
す矢印Ｃ方向に転送される。
次に、従来の電荷転送装置の製造方法について説明する
。第４図（ａ）に示すように、Ｐ型シリコン基板などの
半導体基板１−１−に、チャネル領域形成のためのＮ型
不純物領域２を形成する。次に、第４図（ｂ）に示すよ
うに、半導体基板１を酸化し、二酸化珪素のゲート酸化
膜３を形成する。その上に、第１のゲート電極４の材料
としてポリシリコンを形成し、第４図（Ｃ）に示すよう
に、第１のゲート電極４となる箇所を残してポリシリコ
ンおよびゲート酸化膜３を除去することにより、相互に
分離された複数の第１のゲート電極４を形成する。そし
て、第４図（ｄ）に示すように、半導体基板１および第
１のゲート電極４周辺のポリシリコンを酸化することに
より、半導体基板１および第１のゲート電極４を囲むよ
うにゲート酸化膜３を形成し、第４図（ｅ）に示すよう
に、ゲート酸化膜３の−にに第２のゲート電極５の材料
としてポリシリコンを形成した後、第１のゲート電極４
−１のゲート酸化膜３およびポリシリコンを除去するこ
とにより、相互に分離された複数の第２のゲート電極５
を形成する。
。第４図（ａ）に示すように、Ｐ型シリコン基板などの
半導体基板１−１−に、チャネル領域形成のためのＮ型
不純物領域２を形成する。次に、第４図（ｂ）に示すよ
うに、半導体基板１を酸化し、二酸化珪素のゲート酸化
膜３を形成する。その上に、第１のゲート電極４の材料
としてポリシリコンを形成し、第４図（Ｃ）に示すよう
に、第１のゲート電極４となる箇所を残してポリシリコ
ンおよびゲート酸化膜３を除去することにより、相互に
分離された複数の第１のゲート電極４を形成する。そし
て、第４図（ｄ）に示すように、半導体基板１および第
１のゲート電極４周辺のポリシリコンを酸化することに
より、半導体基板１および第１のゲート電極４を囲むよ
うにゲート酸化膜３を形成し、第４図（ｅ）に示すよう
に、ゲート酸化膜３の−にに第２のゲート電極５の材料
としてポリシリコンを形成した後、第１のゲート電極４
−１のゲート酸化膜３およびポリシリコンを除去するこ
とにより、相互に分離された複数の第２のゲート電極５
を形成する。
［発明が解決しようとする問題点］
従来の電１＝１転送装置の製造方法は、以上のようにな
されているので、半導体基板１を部分的に酸化すること
により、チャネル領域の不純物領域２の状態が部分的に
異なるので、半導体基板１とすべての第１のゲート電極
４または第２のゲート電極５の間のゲート酸化膜３の厚
さを同一にし、すべての第１のゲート電極４および第２
のゲート電極５に同じ値の電圧を印加しても、各ゲート
電極下の電位の井戸の深さが異なってしまい、その深さ
の制御が難しく、電荷転送時の分解能の低下や電荷転送
速度のばらつき等の原因となるという問題点があった。
されているので、半導体基板１を部分的に酸化すること
により、チャネル領域の不純物領域２の状態が部分的に
異なるので、半導体基板１とすべての第１のゲート電極
４または第２のゲート電極５の間のゲート酸化膜３の厚
さを同一にし、すべての第１のゲート電極４および第２
のゲート電極５に同じ値の電圧を印加しても、各ゲート
電極下の電位の井戸の深さが異なってしまい、その深さ
の制御が難しく、電荷転送時の分解能の低下や電荷転送
速度のばらつき等の原因となるという問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、半導体基板と第１のゲート電極または第２
のゲート電極の間のゲート絶縁膜の厚さを同一にしすべ
てのゲート電極に同じ大きさの電圧を印加したときに、
すべてのゲート電極下で同一の電位の井戸の深さを実現
でき、電位の井戸の深さの制御が容易で、電荷転送時の
分解能の低下や電荷転送速度のばらつき等が改善された
電荷転送装置の製造方法を得ることを目的とする。
れたもので、半導体基板と第１のゲート電極または第２
のゲート電極の間のゲート絶縁膜の厚さを同一にしすべ
てのゲート電極に同じ大きさの電圧を印加したときに、
すべてのゲート電極下で同一の電位の井戸の深さを実現
でき、電位の井戸の深さの制御が容易で、電荷転送時の
分解能の低下や電荷転送速度のばらつき等が改善された
電荷転送装置の製造方法を得ることを目的とする。
ｃ問題点を解決するための手段］
この発明に係る電荷転送装置の製造方法は、チャネル領
域形成のための不純物層が形成された基板の上に、第１
のゲート絶縁膜を形成し、その上に相互に分離された複
数の第１の導電物質層を形成し、これら基板と第１のゲ
ート絶縁膜および第１の導電物質層を包囲して第２のゲ
ート絶縁膜を堆積法により形成した後、その上に相互に
分離された複数の第２の導電物質層を形成し、さらに第
１の導電物質層を露出させるものである。
域形成のための不純物層が形成された基板の上に、第１
のゲート絶縁膜を形成し、その上に相互に分離された複
数の第１の導電物質層を形成し、これら基板と第１のゲ
ート絶縁膜および第１の導電物質層を包囲して第２のゲ
ート絶縁膜を堆積法により形成した後、その上に相互に
分離された複数の第２の導電物質層を形成し、さらに第
１の導電物質層を露出させるものである。
［作用］
この発明における電荷転送装置の製造方法は、チャネル
領域形成のための不純物層が形成された基板の上に、第
１のゲート絶縁膜を形成し、その上に相互に分離された
複数の第１の導電物質層を形成し、これら基板と第１の
ゲート絶縁膜および第１の導電物質層を包囲して第２の
ゲート絶縁膜を堆積法により形成した後その上に相互に
分離された次数の第２の導電物質層を形成し、さらに第
１の導電物質層を露出させるので、半導体基板とすべて
の導電物質層間にあるゲート絶縁膜の厚さを同一にし、
すべての導電物質層に同じ値の電圧をかけると、すべて
の導電物質層下で同一の電位の井戸の深さを実現できる
ことから、電位の井戸の深さの制御が容易で、電荷転送
時の分解能の低下や電荷転送速度のばらつきを改善する
ことができる。
領域形成のための不純物層が形成された基板の上に、第
１のゲート絶縁膜を形成し、その上に相互に分離された
複数の第１の導電物質層を形成し、これら基板と第１の
ゲート絶縁膜および第１の導電物質層を包囲して第２の
ゲート絶縁膜を堆積法により形成した後その上に相互に
分離された次数の第２の導電物質層を形成し、さらに第
１の導電物質層を露出させるので、半導体基板とすべて
の導電物質層間にあるゲート絶縁膜の厚さを同一にし、
すべての導電物質層に同じ値の電圧をかけると、すべて
の導電物質層下で同一の電位の井戸の深さを実現できる
ことから、電位の井戸の深さの制御が容易で、電荷転送
時の分解能の低下や電荷転送速度のばらつきを改善する
ことができる。
［発明の実施例］
以下、この発明の実施例を図について説明する。
第１図は、この発明の実施により製造された電荷転送装
置の断面図であり、第２図（ａ）ないしくｅ）はこの発
明の一実施例である製造方法を示す工程の断面図である
。図中１．２．４．５は第３図（ａ）に示す従来のもの
と同様のものであり、説明は省略する。図において、７
は二酸化珪素等の第１のゲート絶縁膜、８は二酸化珪素
等の第２のゲート絶縁膜である。
置の断面図であり、第２図（ａ）ないしくｅ）はこの発
明の一実施例である製造方法を示す工程の断面図である
。図中１．２．４．５は第３図（ａ）に示す従来のもの
と同様のものであり、説明は省略する。図において、７
は二酸化珪素等の第１のゲート絶縁膜、８は二酸化珪素
等の第２のゲート絶縁膜である。
次に動作について説明する。この発明による電荷転送装
置の動作原理は、第３図（ａ）ないしくｄ）に示す従来
の技術のものと同様であり、説明は省略する。
置の動作原理は、第３図（ａ）ないしくｄ）に示す従来
の技術のものと同様であり、説明は省略する。
次にこの発明による電荷転送装置の製造方法は、第２図
（ａ）に示すように、Ｐ型シリコン基板などの半導体基
板１上にチャネル領域形成のためのＮ型不純物領域２を
形成し、その上に第２図（ｂ）に示すように、二酸化珪
素等の第１のゲート絶縁膜７をプラズマＣＶＤにより形
成し、第２図（ｃ）に示すように、第１のゲート電極４
としてのポリシリコンを形成し、第１のゲート電極４と
なる箇所を残してポリシリコンおよび第１のゲート絶縁
膜７を除去することにより、相互に分離された複数の第
１のゲート電極４を形成する。さらに、第２図（ｄ）に
示すように、二酸化珪素等の第２のゲート絶縁膜８を再
びプラズマＣＶＤにより形成し、その上に第２図（ｅ）
に示すように、第２のゲート電極５となるポリシリコン
を形成した後、第１のゲート電極４上の第２のゲート絶
縁膜８およびポリシリコンを除去することにより、第１
のゲート電極４を露出させ、相互に分離された複数の第
２のゲート電極５を形成する。
（ａ）に示すように、Ｐ型シリコン基板などの半導体基
板１上にチャネル領域形成のためのＮ型不純物領域２を
形成し、その上に第２図（ｂ）に示すように、二酸化珪
素等の第１のゲート絶縁膜７をプラズマＣＶＤにより形
成し、第２図（ｃ）に示すように、第１のゲート電極４
としてのポリシリコンを形成し、第１のゲート電極４と
なる箇所を残してポリシリコンおよび第１のゲート絶縁
膜７を除去することにより、相互に分離された複数の第
１のゲート電極４を形成する。さらに、第２図（ｄ）に
示すように、二酸化珪素等の第２のゲート絶縁膜８を再
びプラズマＣＶＤにより形成し、その上に第２図（ｅ）
に示すように、第２のゲート電極５となるポリシリコン
を形成した後、第１のゲート電極４上の第２のゲート絶
縁膜８およびポリシリコンを除去することにより、第１
のゲート電極４を露出させ、相互に分離された複数の第
２のゲート電極５を形成する。
以上のように本発明における電荷転送装置の第２のゲー
ト絶縁膜は、堆積法により形成されるので、半導体基板
自体の不純物状態を礎化させることはなく、各電極下に
おける電位の井戸の深さが安定し、その制御は容易とな
る。
ト絶縁膜は、堆積法により形成されるので、半導体基板
自体の不純物状態を礎化させることはなく、各電極下に
おける電位の井戸の深さが安定し、その制御は容易とな
る。
なお、上記実施例では、第１および第２のゲート電極４
．５としてポリシリコンを用いたものを示したがアルミ
ニウム、モリブデンシリサイド、チタン合金もしくはタ
ングステン合金などの金属または半導体用いてもよいが
、第１および第２のゲート電極４．５に同種の物質を用
いた方が、ゲート電極下により安定した電位の井戸の状
態を得ることができる。また、−１二記実施例では第１
および第２のゲート絶縁膜７．８の材料は二酸化珪素を
使用しているが、シリコン酸化物以外にも、シリコン窒
化物やシリコン酸化窒化物などでもよく、また、これら
の堆積法も、プラズマＣＶＤ以外に、熱ＣＶＤ、光ＣＶ
Ｄ、蒸着またはスパッタリングなどの気相成長法のいず
れを用いてもよい。
．５としてポリシリコンを用いたものを示したがアルミ
ニウム、モリブデンシリサイド、チタン合金もしくはタ
ングステン合金などの金属または半導体用いてもよいが
、第１および第２のゲート電極４．５に同種の物質を用
いた方が、ゲート電極下により安定した電位の井戸の状
態を得ることができる。また、−１二記実施例では第１
および第２のゲート絶縁膜７．８の材料は二酸化珪素を
使用しているが、シリコン酸化物以外にも、シリコン窒
化物やシリコン酸化窒化物などでもよく、また、これら
の堆積法も、プラズマＣＶＤ以外に、熱ＣＶＤ、光ＣＶ
Ｄ、蒸着またはスパッタリングなどの気相成長法のいず
れを用いてもよい。
上記実施例では、第１のゲート電極と第２のゲート電極
からなる電荷転送装置の場合について説明したが、３以
−１−のゲート電極からなるものであ以上のように、こ
の発明によれば、第２のゲート絶縁膜を堆積法により形
成するので、分解能を向上させ、電荷転送速度のばらつ
きを少なくすることができ、したがって、より高性能な
電荷転送装置を得ることができる。
からなる電荷転送装置の場合について説明したが、３以
−１−のゲート電極からなるものであ以上のように、こ
の発明によれば、第２のゲート絶縁膜を堆積法により形
成するので、分解能を向上させ、電荷転送速度のばらつ
きを少なくすることができ、したがって、より高性能な
電荷転送装置を得ることができる。
【図面の簡単な説明】
第１図は、この発明の一実施例によりできた電荷転送装
置の断面図であり、第２図（ａ）ないしくｅ）は、この
発明の一実施例を示す電荷転送装置の製造工程を示す断
面図であり、第３図（ａ）ないしくｄ）は、従来の電荷
転送装置の断面図および電荷転送の際の電位分布を示す
図、第４図１は半導体基板、２は不純物領域、３はゲー
ト酸化膜、４は第１のゲート電極、５は第２のゲート電
極、６は信号電荷、７は第１のゲート絶縁膜、８は第２
のゲート絶縁膜である。 なお、図中同一符号は同一または相当部分を示す。
置の断面図であり、第２図（ａ）ないしくｅ）は、この
発明の一実施例を示す電荷転送装置の製造工程を示す断
面図であり、第３図（ａ）ないしくｄ）は、従来の電荷
転送装置の断面図および電荷転送の際の電位分布を示す
図、第４図１は半導体基板、２は不純物領域、３はゲー
ト酸化膜、４は第１のゲート電極、５は第２のゲート電
極、６は信号電荷、７は第１のゲート絶縁膜、８は第２
のゲート絶縁膜である。 なお、図中同一符号は同一または相当部分を示す。
Claims (11)
- （１）チャネル領域形成のための不純物層が形成された
基板を準備するステップと、前記基板の上に、第１のゲ
ート絶縁膜を形成するステップと、前記第１のゲート絶
縁膜の上に、相互に分離された複数の第１の導電物質層
を形成するステップと、前記基板と前記第１のゲート絶
縁膜および前記第１の導電物質層を包囲して、第２のゲ
ート絶縁膜を堆積法により形成するステップと、前記第
２のゲート絶縁膜上に相互に分離された複数の第２の導
電物質層を形成するステップと、前記第１の導電物質層
を露出させるステップからなる半導体装置の製造方法。 - （２）前記相互に分離された複数の第１の導電物質層を
形成するステップは、前記第１のゲート絶縁膜の上に連
続した第１の導電物質の層を形成し、予め定めた箇所で
、前記連続した第１の導電物質の層および前記第１のゲ
ート絶縁膜を除去することにより、前記連続した第１の
導電物質の層を分離し形成するステップである特許請求
の範囲第１項記載の半導体装置の製造方法。 - （３）前記第１および第２の導電物質層がともに同じ種
類で、アルミニウム、モリブデンシリサイド、チタン合
金またはタングステン合金のいずれかである特許請求の
範囲第１項または第２項記載の半導体装置の製造方法。 - （４）前記第１のゲート絶縁膜を形成するステップは、
堆積法により形成するステップを含む特許請求の範囲第
１項ないし第３項いずれかに記載の半導体装置の製造方
法。 - （５）前記第１および第２のゲート絶縁膜を堆積法によ
り形成するステップは、ゲート絶縁物質を気相成長させ
るステップを含む特許請求の範囲第１項ないし第４項い
ずれかに記載の半導体装置の製造方法。 - （６）前記ゲート絶縁物質は、シリコン酸化物、シリコ
ン窒化物またはシリコン酸化窒化物のいずれかである特
許請求の範囲第５項記載の半導体装置の製造方法。 - （７）前記ゲート絶縁物質を気相成長させるステップは
、プラズマＣＶＤ（ＣｈｃｍｉｃａｌＶａｐｏｕｒＤｅ
ｐｏｓｉｔｉｏｎ）によるステップを含む特許請求の範
囲第５項記載の半導体装置の製造方法。 - （８）前記ゲート絶縁物質を気相成長させるステップは
、熱ＣＶＤによるステップを含む特許請求の範囲第５項
記載の半導体装置の製造方法。 - （９）前記ゲート絶縁物質を気相成長させるステップは
、光ＣＶＤによるステップを含む特許請求の範囲第５項
記載の半導体装置の製造方法。 - （１０）前記ゲート絶縁物質を気相成長させるステップ
は、蒸着法によるステップを含む特許請求の範囲第５項
記載の半導体装置の製造方法。 - （１１）前記ゲート絶縁物質を気相成長させるステップ
は、スパッタリング法によるステップを含む特許請求の
範囲第５項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14957787A JPS63312677A (ja) | 1987-06-16 | 1987-06-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14957787A JPS63312677A (ja) | 1987-06-16 | 1987-06-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63312677A true JPS63312677A (ja) | 1988-12-21 |
Family
ID=15478236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14957787A Pending JPS63312677A (ja) | 1987-06-16 | 1987-06-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63312677A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH022643A (ja) * | 1988-06-15 | 1990-01-08 | Nec Corp | 電荷結合素子の製造方法 |
| JPH07106543A (ja) * | 1993-10-07 | 1995-04-21 | Nec Corp | 固体撮像装置の製造方法 |
| JPH09181297A (ja) * | 1995-12-25 | 1997-07-11 | Nec Corp | 電荷転送装置及びその製造方法 |
| JP2006261229A (ja) * | 2005-03-15 | 2006-09-28 | Fuji Photo Film Co Ltd | 固体撮像素子およびその製造方法 |
-
1987
- 1987-06-16 JP JP14957787A patent/JPS63312677A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH022643A (ja) * | 1988-06-15 | 1990-01-08 | Nec Corp | 電荷結合素子の製造方法 |
| JPH07106543A (ja) * | 1993-10-07 | 1995-04-21 | Nec Corp | 固体撮像装置の製造方法 |
| JPH09181297A (ja) * | 1995-12-25 | 1997-07-11 | Nec Corp | 電荷転送装置及びその製造方法 |
| JP2006261229A (ja) * | 2005-03-15 | 2006-09-28 | Fuji Photo Film Co Ltd | 固体撮像素子およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5292682A (en) | Method of making two-phase charge coupled device | |
| JP2566210B2 (ja) | 半導体デバイス | |
| JPS63312677A (ja) | 半導体装置の製造方法 | |
| JPS5947470B2 (ja) | 電荷結合素子の製造方法 | |
| US5913130A (en) | Method for fabricating a power device | |
| JPS62126671A (ja) | 電荷転送装置 | |
| JPH0234940A (ja) | 電荷転送装置 | |
| JPH056993A (ja) | 電荷転送装置とその製造方法および駆動方法 | |
| JPH1131812A (ja) | 電荷転送装置およびその製造方法 | |
| JPS6021540A (ja) | 半導体装置の製造方法 | |
| JP2817404B2 (ja) | 電荷転送素子の製造方法 | |
| JP2803295B2 (ja) | Ｓｏｉ基板と半導体装置及びその製造方法 | |
| JPH01276668A (ja) | 半導体装置の製造方法 | |
| JP2958061B2 (ja) | 電荷転送装置 | |
| JP2826963B2 (ja) | 電荷結合素子及びその製造方法 | |
| JPS62126670A (ja) | 電荷転送装置 | |
| JP2724889B2 (ja) | 電荷転送素子 | |
| KR100303355B1 (ko) | 미드-갭 워크-펑션을 갖는 반도체 소자의 게이트 전극 형성방법 | |
| JP2573182B2 (ja) | 電荷転送装置 | |
| JPH08293595A (ja) | 半導体装置の製造方法 | |
| JPH0992812A (ja) | 半導体装置の製造方法 | |
| JPH03291945A (ja) | 電荷転送素子およびその製造方法 | |
| JP2539465B2 (ja) | 半導体装置 | |
| JPS6231172A (ja) | 半導体装置 | |
| JPH06112231A (ja) | 電荷転送素子およびその製造方法 |