JPH06112231A - 電荷転送素子およびその製造方法 - Google Patents
電荷転送素子およびその製造方法Info
- Publication number
- JPH06112231A JPH06112231A JP4283970A JP28397092A JPH06112231A JP H06112231 A JPH06112231 A JP H06112231A JP 4283970 A JP4283970 A JP 4283970A JP 28397092 A JP28397092 A JP 28397092A JP H06112231 A JPH06112231 A JP H06112231A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- photoresist
- polycrystalline silicon
- transfer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 マスクずれによる不良品の発生を抑制し、ア
ルミニウム配線間のショートに起因する歩留りの低下を
抑え、かつプラズマダメージあるいは絶縁膜厚の減少に
よるデバイス特性の悪化を少なくする。 【構成】 半導体基板41上に絶縁酸化膜42を形成
し、その後、リン含有多結晶シリコン43を基板全面に
形成した後、フォトレジスト4をマスクにして反応性イ
オンエッチングを行い、リン含有多結晶シリコンの断面
形状をテーパ状に形成して第1電極45とし、その上に
絶縁膜46を介してリン含有多結晶シリコンを第1電極
45間に埋め込んで第2電極49となるような構造にす
る。これにより、2つの電極のオーバーラップする部分
で段差をなくし、平坦化した構造にしてポテンシャル障
壁を取り除き、電荷を効率良く転送する。
ルミニウム配線間のショートに起因する歩留りの低下を
抑え、かつプラズマダメージあるいは絶縁膜厚の減少に
よるデバイス特性の悪化を少なくする。 【構成】 半導体基板41上に絶縁酸化膜42を形成
し、その後、リン含有多結晶シリコン43を基板全面に
形成した後、フォトレジスト4をマスクにして反応性イ
オンエッチングを行い、リン含有多結晶シリコンの断面
形状をテーパ状に形成して第1電極45とし、その上に
絶縁膜46を介してリン含有多結晶シリコンを第1電極
45間に埋め込んで第2電極49となるような構造にす
る。これにより、2つの電極のオーバーラップする部分
で段差をなくし、平坦化した構造にしてポテンシャル障
壁を取り除き、電荷を効率良く転送する。
Description
【0001】
【産業上の利用分野】本発明は、例えばCCDイメージ
ャーに適用される電荷転送素子およびその製造方法に関
する。
ャーに適用される電荷転送素子およびその製造方法に関
する。
【0002】
【従来の技術】電荷転送素子は、基本的にはダイナミッ
クアナログシフトレジスタの一種であり、アナログ信号
としての電荷量を周期構造を有する電極によって蓄積又
は転送動作を制御する素子である。CCDも電荷転送素
子の一種であり、テレビカメラなどに受光素子として用
いられる。
クアナログシフトレジスタの一種であり、アナログ信号
としての電荷量を周期構造を有する電極によって蓄積又
は転送動作を制御する素子である。CCDも電荷転送素
子の一種であり、テレビカメラなどに受光素子として用
いられる。
【0003】従来の電荷転送素子の構造としては、例え
ば図5に示すようなものがある。図5は電荷転送素子の
製造工程を順に示しながら、構造を断面として示すもの
である。図5において、1は半導体基板、2は絶縁膜、
3はリン含有の多結晶シリコンである。まず、図5
(a)に示すように、リン含有多結晶シリコン3の上面
にフォトレジスト4を形成し、次いで、図5(b)に示
すように、フォトレジスト4をマスクにして反応性イオ
ンエッチング等によりリン含有多結晶シリコン3の選択
的除去を行い、第1電極5を形成する。さらに、第1電
極5の表面に絶縁膜6を形成する。
ば図5に示すようなものがある。図5は電荷転送素子の
製造工程を順に示しながら、構造を断面として示すもの
である。図5において、1は半導体基板、2は絶縁膜、
3はリン含有の多結晶シリコンである。まず、図5
(a)に示すように、リン含有多結晶シリコン3の上面
にフォトレジスト4を形成し、次いで、図5(b)に示
すように、フォトレジスト4をマスクにして反応性イオ
ンエッチング等によりリン含有多結晶シリコン3の選択
的除去を行い、第1電極5を形成する。さらに、第1電
極5の表面に絶縁膜6を形成する。
【0004】次いで、図5(c)に示すように絶縁膜6
の上面の全面にわたってリン含有の多結晶シリコン7を
成長させた後、フォトレジスト8を電極形成部に形成す
る(図5(d)参照)。次いで、図5(e)に示すよう
に、フォトレジスト8をマスクに反応性イオンエッチン
グ等によりリン含有多結晶シリコン7の選択的除去を行
って第2電極9を形成し、さらに、第1電極9の表面に
絶縁膜10を形成する。
の上面の全面にわたってリン含有の多結晶シリコン7を
成長させた後、フォトレジスト8を電極形成部に形成す
る(図5(d)参照)。次いで、図5(e)に示すよう
に、フォトレジスト8をマスクに反応性イオンエッチン
グ等によりリン含有多結晶シリコン7の選択的除去を行
って第2電極9を形成し、さらに、第1電極9の表面に
絶縁膜10を形成する。
【0005】次に、上記工程に従って製造される電荷転
送素子のデバイスへの応用としては、図6に示すCCD
イメージャーがある。図6(a)、図6(b)は従来の
CCDイメージャーにおけるセンサ形成部の簡単な製造
工程と構造を示す平面図であり、また、図6(a’)お
よび図6(b’)は、それぞれ図6(a)、図6(b)
におけるA−A’の矢視断面図およびB−B’の矢視断
面図である。
送素子のデバイスへの応用としては、図6に示すCCD
イメージャーがある。図6(a)、図6(b)は従来の
CCDイメージャーにおけるセンサ形成部の簡単な製造
工程と構造を示す平面図であり、また、図6(a’)お
よび図6(b’)は、それぞれ図6(a)、図6(b)
におけるA−A’の矢視断面図およびB−B’の矢視断
面図である。
【0006】まず、図6(a)、(a’)に示すように
半導体基板21上に絶縁酸化膜22を形成し、次いで、
リン含有多結晶シリコンを成長させた後、その上面にフ
ォトレジストを形成し、これをマスクにして反応性イオ
ンエッチングによってリン含有多結晶シリコンの選択的
除去を行い、第1電極23を形成する。さらに、第1電
極23の表面にシリコン酸化膜(絶縁膜)24を形成す
る。
半導体基板21上に絶縁酸化膜22を形成し、次いで、
リン含有多結晶シリコンを成長させた後、その上面にフ
ォトレジストを形成し、これをマスクにして反応性イオ
ンエッチングによってリン含有多結晶シリコンの選択的
除去を行い、第1電極23を形成する。さらに、第1電
極23の表面にシリコン酸化膜(絶縁膜)24を形成す
る。
【0007】次いで、図6(b)、(b’)に示すよう
にシリコン酸化膜24の全面にわたってリン含有の多結
晶シリコンを成長させた後、選択的に形成したフォトレ
ジストをマスクに反応性イオンエッチング等によりリン
含有多結晶シリコンの除去を行って第2電極31を形成
し、さらに、第2電極31の表面にシリコン酸化膜(絶
縁膜)32を形成して終了する。これにより、図中の3
3がセンサ形成部になる。
にシリコン酸化膜24の全面にわたってリン含有の多結
晶シリコンを成長させた後、選択的に形成したフォトレ
ジストをマスクに反応性イオンエッチング等によりリン
含有多結晶シリコンの除去を行って第2電極31を形成
し、さらに、第2電極31の表面にシリコン酸化膜(絶
縁膜)32を形成して終了する。これにより、図中の3
3がセンサ形成部になる。
【0008】そして、センサ形成部33に入射した光に
よって信号電荷が発生し、この電荷は第1電極23およ
び第2電極31を転送電極として所定のクロックで駆動
することにより、転送され、撮像デバイスとして用いら
れる。
よって信号電荷が発生し、この電荷は第1電極23およ
び第2電極31を転送電極として所定のクロックで駆動
することにより、転送され、撮像デバイスとして用いら
れる。
【0009】
【発明が解決しようとする課題】ところで、電荷転送素
子の製造工程にあっては、上述した第2電極を形成する
ときに高精度のマスク合せが必要であったため、マスク
ずれによる不良品が発生しやすいという問題点があっ
た。
子の製造工程にあっては、上述した第2電極を形成する
ときに高精度のマスク合せが必要であったため、マスク
ずれによる不良品が発生しやすいという問題点があっ
た。
【0010】また、第1電極、第2電極のオーバーラッ
プによる段差のために、次のような問題点があった。従
来の構造では、アルミニウム(Al)等の上部成膜をエ
ッチオフ加工する際に、段差部にアルミニウムのエッチ
ング残りが生じ易く、これがアルミニウム配線間のショ
ートを引き起こし、歩留りが低下していた。このアルミ
ニウムのエッチング残りを除去するためには、オーバー
エッチングを長めに行わなくてはならず、その結果、プ
ラズマダメージが大きいという新たな欠点が生じるとと
もに、最上部の絶縁膜厚が減少してデバイスの特性が悪
化するという欠点が生じていた。
プによる段差のために、次のような問題点があった。従
来の構造では、アルミニウム(Al)等の上部成膜をエ
ッチオフ加工する際に、段差部にアルミニウムのエッチ
ング残りが生じ易く、これがアルミニウム配線間のショ
ートを引き起こし、歩留りが低下していた。このアルミ
ニウムのエッチング残りを除去するためには、オーバー
エッチングを長めに行わなくてはならず、その結果、プ
ラズマダメージが大きいという新たな欠点が生じるとと
もに、最上部の絶縁膜厚が減少してデバイスの特性が悪
化するという欠点が生じていた。
【0011】一方、特開昭63ー272067号公報に
記載の「MOS型半導体装置の製造方法」によると、第
2電極を第1電極間にエッチバックによって形成する工
程が開示されているが、このような工程によっても特に
第1電極の段差が大きいために、第2電極をオーバーラ
ップした場合の段差を平坦化することはできず、上記問
題点を解決するには至っていない。
記載の「MOS型半導体装置の製造方法」によると、第
2電極を第1電極間にエッチバックによって形成する工
程が開示されているが、このような工程によっても特に
第1電極の段差が大きいために、第2電極をオーバーラ
ップした場合の段差を平坦化することはできず、上記問
題点を解決するには至っていない。
【0012】そこで本発明は、マスクずれによる不良品
の発生を抑制し、アルミニウム配線間のショートに起因
する歩留りの低下を抑え、かつプラズマダメージあるい
は絶縁膜厚の減少によるデバイス特性の悪化を少なくで
きる電荷転送素子およびその製造方法を提供することを
目的としている。
の発生を抑制し、アルミニウム配線間のショートに起因
する歩留りの低下を抑え、かつプラズマダメージあるい
は絶縁膜厚の減少によるデバイス特性の悪化を少なくで
きる電荷転送素子およびその製造方法を提供することを
目的としている。
【0013】
【課題を解決するための手段】上記目的を達成するた
め、本発明による電荷転送素子は、半導体基板と、前記
半導体基板上に絶縁膜を介して形成されるとともに、そ
の側面にテーパ部が形成された第1転送電極と、前記第
1転送電極上に形成された第1の絶縁膜と、前記第1転
送電極間に形成されるとともに、前記第1転送電極のテ
ーパ部に沿ったテーパ部をその側面に形成した第2転送
電極と、前記第2転送電極上に形成された第2の絶縁膜
と、を備えたことを特徴とする。
め、本発明による電荷転送素子は、半導体基板と、前記
半導体基板上に絶縁膜を介して形成されるとともに、そ
の側面にテーパ部が形成された第1転送電極と、前記第
1転送電極上に形成された第1の絶縁膜と、前記第1転
送電極間に形成されるとともに、前記第1転送電極のテ
ーパ部に沿ったテーパ部をその側面に形成した第2転送
電極と、前記第2転送電極上に形成された第2の絶縁膜
と、を備えたことを特徴とする。
【0014】また、好ましい態様として、前記第1転送
電極は、その断面が山型に形成されたことを特徴とす
る。前記第2転送電極は、その断面がカップ状に形成さ
れたことを特徴とする。
電極は、その断面が山型に形成されたことを特徴とす
る。前記第2転送電極は、その断面がカップ状に形成さ
れたことを特徴とする。
【0015】本発明による電荷転送素子の製造方法は、
半導体基板上に絶縁膜を介して第1多結晶ポリシリコン
層を形成する工程と、第1フォトレジストを前記第1多
結晶ポリシリコン層の電極部に選択的に形成する工程
と、前記第1フォトレジストをマスクにして前記第1多
結晶ポリシリコン層をエッチングして、その側面にテー
パ部を有する第1転送電極を形成する工程と、前記第1
転送電極および前記絶縁膜上に第2多結晶ポリシリコン
層を形成する工程と、前記第2多結晶ポリシリコン層上
に、その表面が平坦になるように第2フォトレジストを
形成する工程と、前記第2フォトレジストおよび前記第
2多結晶ポリシリコン層を等速度エッチングして前記第
1転送電極間に、その側面にテーパ部を有する第2転送
電極を形成する工程と、を含むことを特徴とする。
半導体基板上に絶縁膜を介して第1多結晶ポリシリコン
層を形成する工程と、第1フォトレジストを前記第1多
結晶ポリシリコン層の電極部に選択的に形成する工程
と、前記第1フォトレジストをマスクにして前記第1多
結晶ポリシリコン層をエッチングして、その側面にテー
パ部を有する第1転送電極を形成する工程と、前記第1
転送電極および前記絶縁膜上に第2多結晶ポリシリコン
層を形成する工程と、前記第2多結晶ポリシリコン層上
に、その表面が平坦になるように第2フォトレジストを
形成する工程と、前記第2フォトレジストおよび前記第
2多結晶ポリシリコン層を等速度エッチングして前記第
1転送電極間に、その側面にテーパ部を有する第2転送
電極を形成する工程と、を含むことを特徴とする。
【0016】
【作用】本発明では、第1多結晶ポリシリコン層の断面
形状がテーパ状あるいは段階状に形成されて第1転送電
極が形成され、その上に絶縁膜が形成された後、第2多
結晶ポリシリコン層が第1電極間に埋め込まれて第2転
送電極が形成される。その結果、2つの転送電極はオー
バーラップ部の段差を持たない平坦な構造で、信号電荷
の転送が可能になる。
形状がテーパ状あるいは段階状に形成されて第1転送電
極が形成され、その上に絶縁膜が形成された後、第2多
結晶ポリシリコン層が第1電極間に埋め込まれて第2転
送電極が形成される。その結果、2つの転送電極はオー
バーラップ部の段差を持たない平坦な構造で、信号電荷
の転送が可能になる。
【0017】したがって、第2転送電極の形成時に高精
度のマスク合せが必要でなく、マスクずれによる不良品
の発生が抑制される。また、第1、第2転送電極による
段差がないため、アルミニウム等の上部成膜のエッチオ
フ加工の際に生じるアルミニウムのエッチング残りに起
因するショートが減少し、歩留りが向上する。さらに、
オーバーエッチングを少なくでき、プラズマダメージあ
るいは最上部の絶縁膜厚減少によるデバイス特性の悪化
を抑制できる。
度のマスク合せが必要でなく、マスクずれによる不良品
の発生が抑制される。また、第1、第2転送電極による
段差がないため、アルミニウム等の上部成膜のエッチオ
フ加工の際に生じるアルミニウムのエッチング残りに起
因するショートが減少し、歩留りが向上する。さらに、
オーバーエッチングを少なくでき、プラズマダメージあ
るいは最上部の絶縁膜厚減少によるデバイス特性の悪化
を抑制できる。
【0018】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図1は本発明に係る電荷転送素子の製造方法の一
実施例を示す図である。まず、図1(a)に示すように
半導体基板41上に絶縁酸化膜42を形成し、その後、
リン含有の多結晶シリコン(第1多結晶ポリシリコン層
に相当)43を基板全面に形成する。次いで、後に第1
電極となる領域を形成するために、リン含有多結晶シリ
コン43の上面にフォトレジスト(第1フォトレジスト
に相当)44を選択的に形成する。
する。図1は本発明に係る電荷転送素子の製造方法の一
実施例を示す図である。まず、図1(a)に示すように
半導体基板41上に絶縁酸化膜42を形成し、その後、
リン含有の多結晶シリコン(第1多結晶ポリシリコン層
に相当)43を基板全面に形成する。次いで、後に第1
電極となる領域を形成するために、リン含有多結晶シリ
コン43の上面にフォトレジスト(第1フォトレジスト
に相当)44を選択的に形成する。
【0019】次いで、図1(b)に示すように、フォト
レジスト4をマスクにして反応性イオンエッチング等の
適当なエッチング条件下で、リン含有多結晶シリコン4
3の選択的除去を行い、テーパ状の第1電極(第1転送
電極に相当)45を形成する。その後、基板の全面を酸
化雰囲気で処理し、第1電極45の表面にシリコン酸化
膜(第1の絶縁膜に相当)46を形成する。
レジスト4をマスクにして反応性イオンエッチング等の
適当なエッチング条件下で、リン含有多結晶シリコン4
3の選択的除去を行い、テーパ状の第1電極(第1転送
電極に相当)45を形成する。その後、基板の全面を酸
化雰囲気で処理し、第1電極45の表面にシリコン酸化
膜(第1の絶縁膜に相当)46を形成する。
【0020】次いで、図1(c)に示すように基板の表
面全体にリン含有の多結晶シリコン(第2多結晶ポリシ
リコン層に相当)47を成長させた後、フォトレジスト
(第2フォトレジストに相当)48を基板の表面全体に
表面が平坦になるように形成する。次いで、図1(d)
に示すようにフォトレジスト48とリン含有多結晶シリ
コン47をそれぞれのエッチング速度が等しい、すなわ
ち選択比が「1」であるようなエッチング条件にて基板
表面の全面をエッチングすることにより、第2電極(第
2転送電極に相当)49を各第1電極45の間に形成す
る。ここで、第2電極49は、第1電極45のテーパ部
に沿ったテーパ部をその側面に有している。その後、基
板の全面を酸化雰囲気で処理し、第2電極49の表面に
シリコン酸化膜(第2の絶縁膜に相当)50を形成して
終了する。
面全体にリン含有の多結晶シリコン(第2多結晶ポリシ
リコン層に相当)47を成長させた後、フォトレジスト
(第2フォトレジストに相当)48を基板の表面全体に
表面が平坦になるように形成する。次いで、図1(d)
に示すようにフォトレジスト48とリン含有多結晶シリ
コン47をそれぞれのエッチング速度が等しい、すなわ
ち選択比が「1」であるようなエッチング条件にて基板
表面の全面をエッチングすることにより、第2電極(第
2転送電極に相当)49を各第1電極45の間に形成す
る。ここで、第2電極49は、第1電極45のテーパ部
に沿ったテーパ部をその側面に有している。その後、基
板の全面を酸化雰囲気で処理し、第2電極49の表面に
シリコン酸化膜(第2の絶縁膜に相当)50を形成して
終了する。
【0021】上記製造工程によって作られた電荷転送素
子は、リン含有多結晶シリコンの断面形状がテーパ状に
形成されて第1電極45となり、その上に絶縁膜(シリ
コン酸化膜)46を介してリン含有多結晶シリコンが第
1電極45間に埋め込まれて第2電極49となるような
構造になっている。したがって、2つの電極はオーバー
ラップする部分で段差がない、すなわち平坦化した構造
で電荷を転送することが可能になる。具体的には、第1
電極45および第2電極49を転送電極として所定のク
ロックで駆動される。この場合、第1、第2電極45、
49のオーバーラップする部分が平坦化されているた
め、第1、第2電極45、49間のポテンシャル障壁を
取り除くことができる。したがって、適当なクロック電
圧を印加することにより、電荷が効率良く転送される。
その結果、次のような効果を得ることができる。
子は、リン含有多結晶シリコンの断面形状がテーパ状に
形成されて第1電極45となり、その上に絶縁膜(シリ
コン酸化膜)46を介してリン含有多結晶シリコンが第
1電極45間に埋め込まれて第2電極49となるような
構造になっている。したがって、2つの電極はオーバー
ラップする部分で段差がない、すなわち平坦化した構造
で電荷を転送することが可能になる。具体的には、第1
電極45および第2電極49を転送電極として所定のク
ロックで駆動される。この場合、第1、第2電極45、
49のオーバーラップする部分が平坦化されているた
め、第1、第2電極45、49間のポテンシャル障壁を
取り除くことができる。したがって、適当なクロック電
圧を印加することにより、電荷が効率良く転送される。
その結果、次のような効果を得ることができる。
【0022】製造工程では第2電極49を形成すると
きに高精度のマスク合せが必要でなく、マスクずれによ
る不良品の発生を抑制して歩留りを向上させることがで
きる。 第1電極45、第2電極49のオーバーラップする部
分が平坦化されているため、アルミニウム(Al)等の
上部成膜をエッチオフ加工する際にも、段差部がないこ
とから、アルミニウムのエッチング残りが生じにくく、
したがって、アルミニウム配線間のショートが抑えら
れ、歩留りが向上する。
きに高精度のマスク合せが必要でなく、マスクずれによ
る不良品の発生を抑制して歩留りを向上させることがで
きる。 第1電極45、第2電極49のオーバーラップする部
分が平坦化されているため、アルミニウム(Al)等の
上部成膜をエッチオフ加工する際にも、段差部がないこ
とから、アルミニウムのエッチング残りが生じにくく、
したがって、アルミニウム配線間のショートが抑えら
れ、歩留りが向上する。
【0023】一方、アルミニウムのエッチング残りを
除去しようとしてオーバーエッチングを行うときにも、
その時間が短くて済み、したがって、プラズマダメージ
も小さく、最上部の絶縁膜厚の減少を避けてデバイス特
性の悪化を防止することができる。
除去しようとしてオーバーエッチングを行うときにも、
その時間が短くて済み、したがって、プラズマダメージ
も小さく、最上部の絶縁膜厚の減少を避けてデバイス特
性の悪化を防止することができる。
【0024】次に、図2は上記工程に従って製造される
電荷転送素子のデバイスへの応用として、CCDイメー
ジャーを示すものである。図2(a)〜(c)はCCD
イメージャーにおけるセンサ形成部の簡単な製造工程と
構造を示す平面図であり、また、図2(a’)および図
2(b’)は、それぞれ図2(a)、図2(b)におけ
るA−A’の矢視断面図およびB−B’の矢視断面図で
ある。
電荷転送素子のデバイスへの応用として、CCDイメー
ジャーを示すものである。図2(a)〜(c)はCCD
イメージャーにおけるセンサ形成部の簡単な製造工程と
構造を示す平面図であり、また、図2(a’)および図
2(b’)は、それぞれ図2(a)、図2(b)におけ
るA−A’の矢視断面図およびB−B’の矢視断面図で
ある。
【0025】図2(a)、(a’)および図2(b)、
(b’)に示す構造は、図1(a)〜(d)までの製造
工程と同じ工程によって製造される。ただし、第2電極
49の表面のシリコン酸化膜は形成しない。次いで、図
2(c)に示すように、後にセンサ形成部となる部分に
選択的にフォトレジストを形成し、このフォトレジスト
をマスクにして反応性イオンエッチング等によってセン
サ形成部51を形成する。次いで、基板の全面にシリコ
ン酸化膜52を形成して終了する。また、配線等の形成
部も同一マスクによる選択的なフォトレジスト形成後の
エッチングによって形成する。図3(a)および図3
(b)は、それぞれ図2(c)におけるC−C’の矢視
断面図およびD−D’の矢視断面図である。
(b’)に示す構造は、図1(a)〜(d)までの製造
工程と同じ工程によって製造される。ただし、第2電極
49の表面のシリコン酸化膜は形成しない。次いで、図
2(c)に示すように、後にセンサ形成部となる部分に
選択的にフォトレジストを形成し、このフォトレジスト
をマスクにして反応性イオンエッチング等によってセン
サ形成部51を形成する。次いで、基板の全面にシリコ
ン酸化膜52を形成して終了する。また、配線等の形成
部も同一マスクによる選択的なフォトレジスト形成後の
エッチングによって形成する。図3(a)および図3
(b)は、それぞれ図2(c)におけるC−C’の矢視
断面図およびD−D’の矢視断面図である。
【0026】センサ形成部51に入射した光によって信
号電荷が発生すると、この電荷は第1電極45および第
2電極49を転送電極として所定のクロックで駆動する
ことにより、転送されるが、第1、第2電極45、49
のオーバーラップする部分が平坦化されているため、第
1、第2電極45、49間のポテンシャル障壁が取り除
かれ、電荷を効率良く転送することができる。
号電荷が発生すると、この電荷は第1電極45および第
2電極49を転送電極として所定のクロックで駆動する
ことにより、転送されるが、第1、第2電極45、49
のオーバーラップする部分が平坦化されているため、第
1、第2電極45、49間のポテンシャル障壁が取り除
かれ、電荷を効率良く転送することができる。
【0027】次に、図4は本発明の他の実施例を示す図
であり、本実施例は第1電極の形状を変えた例である。
まず、図4(a)に示すように半導体基板61上に絶縁
酸化膜62を形成し、その後、リン含有の多結晶シリコ
ン(第1多結晶ポリシリコン層に相当)63を基板全面
に形成する。次いで、後に第1電極となる領域を形成す
るために、リン含有多結晶シリコン63の上面にフォト
レジスト(第1フォトレジストに相当)64を選択的に
形成する。
であり、本実施例は第1電極の形状を変えた例である。
まず、図4(a)に示すように半導体基板61上に絶縁
酸化膜62を形成し、その後、リン含有の多結晶シリコ
ン(第1多結晶ポリシリコン層に相当)63を基板全面
に形成する。次いで、後に第1電極となる領域を形成す
るために、リン含有多結晶シリコン63の上面にフォト
レジスト(第1フォトレジストに相当)64を選択的に
形成する。
【0028】次いで、図4(b)に示すように、フォト
レジスト64をマスクにしてケミカルドライエッチング
やウェットエッチングのような等方性エッチングを適当
な時間だけ行うことにより、リン含有多結晶シリコン6
3を山型(特に、富士山型)に形成する。次いで、図4
(c)に示すように、フォトレジスト64をマスクに反
応性イオンエッチング等で異方性エッチングを行う。次
いで、図4(d)に示すように、フォトレジスト64を
剥離して山型の第1電極(第1転送電極に相当)65を
形成する。その後、基板の全面を酸化雰囲気で処理し、
第1電極65の表面にシリコン酸化膜(第1の絶縁膜に
相当)66を形成する。
レジスト64をマスクにしてケミカルドライエッチング
やウェットエッチングのような等方性エッチングを適当
な時間だけ行うことにより、リン含有多結晶シリコン6
3を山型(特に、富士山型)に形成する。次いで、図4
(c)に示すように、フォトレジスト64をマスクに反
応性イオンエッチング等で異方性エッチングを行う。次
いで、図4(d)に示すように、フォトレジスト64を
剥離して山型の第1電極(第1転送電極に相当)65を
形成する。その後、基板の全面を酸化雰囲気で処理し、
第1電極65の表面にシリコン酸化膜(第1の絶縁膜に
相当)66を形成する。
【0029】次いで、図4(e)に示すように基板の表
面全体にリン含有の多結晶シリコン(第2多結晶ポリシ
リコン層に相当)67を成長させた後、フォトレジスト
(第2フォトレジストに相当)68を基板の表面全体に
表面が平坦になるように形成する。次いで、図4(f)
に示すようにフォトレジスト68とリン含有多結晶シリ
コン67をそれぞれのエッチング速度が等しい、すなわ
ち選択比が「1」であるようなエッチング条件にて基板
表面の全面をエッチングすることにより、第2電極(第
2転送電極に相当)69を各第1電極65の間に形成す
る。ここで、第2電極69は、第1電極45のテーパ部
に沿ったテーパ部をその側面に有しており、特に、第2
電極69の断面形状はカップ状に形成されている。その
後、基板の全面を酸化雰囲気で処理し、第2電極69の
表面にシリコン酸化膜(第2の絶縁膜に相当)70を形
成して終了する。
面全体にリン含有の多結晶シリコン(第2多結晶ポリシ
リコン層に相当)67を成長させた後、フォトレジスト
(第2フォトレジストに相当)68を基板の表面全体に
表面が平坦になるように形成する。次いで、図4(f)
に示すようにフォトレジスト68とリン含有多結晶シリ
コン67をそれぞれのエッチング速度が等しい、すなわ
ち選択比が「1」であるようなエッチング条件にて基板
表面の全面をエッチングすることにより、第2電極(第
2転送電極に相当)69を各第1電極65の間に形成す
る。ここで、第2電極69は、第1電極45のテーパ部
に沿ったテーパ部をその側面に有しており、特に、第2
電極69の断面形状はカップ状に形成されている。その
後、基板の全面を酸化雰囲気で処理し、第2電極69の
表面にシリコン酸化膜(第2の絶縁膜に相当)70を形
成して終了する。
【0030】上記製造工程によって作られた電荷転送素
子は、リン含有多結晶シリコンの断面形状が山型状に形
成されて第1電極65となり、その上に絶縁膜(シリコ
ン酸化膜)66を介してリン含有多結晶シリコンが第1
電極65間に埋め込まれて第2電極69となるような構
造になっている。したがって、前記実施例と同様に2つ
の電極はオーバーラップする部分で段差がなく、平坦化
した構造で電荷を転送することが可能になり、同様の効
果を得ることができる。
子は、リン含有多結晶シリコンの断面形状が山型状に形
成されて第1電極65となり、その上に絶縁膜(シリコ
ン酸化膜)66を介してリン含有多結晶シリコンが第1
電極65間に埋め込まれて第2電極69となるような構
造になっている。したがって、前記実施例と同様に2つ
の電極はオーバーラップする部分で段差がなく、平坦化
した構造で電荷を転送することが可能になり、同様の効
果を得ることができる。
【0031】
【発明の効果】以上説明したように、本発明によれば、
2つの転送電極のオーバーラップ部を段差を持たない平
坦な構造にすることができ、2つの転送電極間のポテン
シャル障壁を取り除くことができる。したがって、適当
なクロック電圧を印加することにより、電荷を効率良く
転送することができる。
2つの転送電極のオーバーラップ部を段差を持たない平
坦な構造にすることができ、2つの転送電極間のポテン
シャル障壁を取り除くことができる。したがって、適当
なクロック電圧を印加することにより、電荷を効率良く
転送することができる。
【0032】その結果、第2転送電極の形成時に高精度
のマスク合せが必要でなく、マスクずれによる不良品の
発生を抑制することができる。また、第1、第2転送電
極による段差がないため、アルミニウム等の上部成膜の
エッチオフ加工の際に生じるアルミニウムのエッチング
残りに起因するショートが減少し、歩留りを向上させる
ことができる。さらに、アルミニウムのエッチング残り
を除去しようとしてオーバーエッチングを行うときに
も、その時間が短くて済み(オーバーエッチングを少な
くでき)、プラズマダメージあるいは最上部の絶縁膜厚
減少によるデバイス特性の悪化を防止することができ
る。
のマスク合せが必要でなく、マスクずれによる不良品の
発生を抑制することができる。また、第1、第2転送電
極による段差がないため、アルミニウム等の上部成膜の
エッチオフ加工の際に生じるアルミニウムのエッチング
残りに起因するショートが減少し、歩留りを向上させる
ことができる。さらに、アルミニウムのエッチング残り
を除去しようとしてオーバーエッチングを行うときに
も、その時間が短くて済み(オーバーエッチングを少な
くでき)、プラズマダメージあるいは最上部の絶縁膜厚
減少によるデバイス特性の悪化を防止することができ
る。
【図1】本発明に係る電荷転送素子の製造工程の一実施
例を示す図である。
例を示す図である。
【図2】同実施例の工程に従って製造される電荷転送素
子を応用したCCDイメージャーの製造工程を示す図で
ある。
子を応用したCCDイメージャーの製造工程を示す図で
ある。
【図3】同実施例の工程に従って製造される電荷転送素
子を応用したCCDイメージャーの断面図である。
子を応用したCCDイメージャーの断面図である。
【図4】本発明に係る電荷転送素子の製造工程の他の実
施例を示す図である。
施例を示す図である。
【図5】従来の電荷転送素子の製造工程を示す図であ
る。
る。
【図6】従来の電荷転送素子を応用したCCDイメージ
ャーの製造工程を示す図である。
ャーの製造工程を示す図である。
41、61 半導体基板 42、62 絶縁酸化膜 43、63 リン含有多結晶シリコン(第1多結晶ポリ
シリコン層) 44、64 フォトレジスト(第1フォトレジスト) 45、65 第1電極(第1転送電極) 46、66 シリコン酸化膜(第1の絶縁膜) 47、67 リン含有多結晶シリコン(第2多結晶ポリ
シリコン層) 48、68 フォトレジスト(第2フォトレジスト) 49、69 第2電極(第2転送電極) 50、70 シリコン酸化膜(第2の絶縁膜) 51 センサ形成部 52 シリコン酸化膜
シリコン層) 44、64 フォトレジスト(第1フォトレジスト) 45、65 第1電極(第1転送電極) 46、66 シリコン酸化膜(第1の絶縁膜) 47、67 リン含有多結晶シリコン(第2多結晶ポリ
シリコン層) 48、68 フォトレジスト(第2フォトレジスト) 49、69 第2電極(第2転送電極) 50、70 シリコン酸化膜(第2の絶縁膜) 51 センサ形成部 52 シリコン酸化膜
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成5年4月1日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 電荷転送素子およびその製造方法
【特許請求の範囲】
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えばCCDイメージ
ャーに適用される電荷転送素子およびその製造方法に関
する。
ャーに適用される電荷転送素子およびその製造方法に関
する。
【0002】
【従来の技術】電荷転送素子は、基本的にはダイナミッ
クアナログシフトレジスタの一種であり、アナログ信号
としての電荷量を周期構造を有する電極によって蓄積又
は転送動作を制御する素子である。CCDも電荷転送素
子の一種であり、テレビカメラなどに受光素子として用
いられる。
クアナログシフトレジスタの一種であり、アナログ信号
としての電荷量を周期構造を有する電極によって蓄積又
は転送動作を制御する素子である。CCDも電荷転送素
子の一種であり、テレビカメラなどに受光素子として用
いられる。
【0003】従来の電荷転送素子の構造としては、例え
ば図7に示すようなものがある。図7は電荷転送素子の
製造工程を順に示しながら、構造を断面として示すもの
である。図7において、1は半導体基板、2は絶縁膜、
3はリン含有の多結晶シリコンである。まず、図7
(a)に示すように、リン含有多結晶シリコン3の上面
にフォトレジスト4を形成し、次いで、図7(b)に示
すように、フォトレジスト4をマスクにして反応性イオ
ンエッチング等によりリン含有多結晶シリコン3の選択
的除去を行い、第1電極5を形成する。さらに、第1電
極5の表面に絶縁膜6を形成する。
ば図7に示すようなものがある。図7は電荷転送素子の
製造工程を順に示しながら、構造を断面として示すもの
である。図7において、1は半導体基板、2は絶縁膜、
3はリン含有の多結晶シリコンである。まず、図7
(a)に示すように、リン含有多結晶シリコン3の上面
にフォトレジスト4を形成し、次いで、図7(b)に示
すように、フォトレジスト4をマスクにして反応性イオ
ンエッチング等によりリン含有多結晶シリコン3の選択
的除去を行い、第1電極5を形成する。さらに、第1電
極5の表面に絶縁膜6を形成する。
【0004】次いで、図7(c)に示すように絶縁膜6
の上面の全面にわたってリン含有の多結晶シリコン7を
成長させた後、フォトレジスト8を電極形成部に形成す
る(図7(d)参照)。次いで、図7(e)に示すよう
に、フォトレジスト8をマスクに反応性イオンエッチン
グ等によりリン含有多結晶シリコン7の選択的除去を行
って第2電極9を形成し、さらに、第1電極9の表面に
絶縁膜10を形成する。
の上面の全面にわたってリン含有の多結晶シリコン7を
成長させた後、フォトレジスト8を電極形成部に形成す
る(図7(d)参照)。次いで、図7(e)に示すよう
に、フォトレジスト8をマスクに反応性イオンエッチン
グ等によりリン含有多結晶シリコン7の選択的除去を行
って第2電極9を形成し、さらに、第1電極9の表面に
絶縁膜10を形成する。
【0005】次に、上記工程に従って製造される電荷転
送素子のデバイスへの応用としては、図8に示すCCD
イメージャーがある。図8(a)、図8(b)は従来の
CCDイメージャーにおけるセンサ形成部の簡単な製造
工程と構造を示す平面図であり、また、図8(a’)お
よび図8(b’)は、それぞれ図8(a)、図8(b)
におけるA−A’の矢視断面図およびB−B’の矢視断
面図である。
送素子のデバイスへの応用としては、図8に示すCCD
イメージャーがある。図8(a)、図8(b)は従来の
CCDイメージャーにおけるセンサ形成部の簡単な製造
工程と構造を示す平面図であり、また、図8(a’)お
よび図8(b’)は、それぞれ図8(a)、図8(b)
におけるA−A’の矢視断面図およびB−B’の矢視断
面図である。
【0006】まず、図8(a)、(a’)に示すように
半導体基板21上に絶縁酸化膜22を形成し、次いで、
リン含有多結晶シリコンを成長させた後、その上面にフ
ォトレジストを形成し、これをマスクにして反応性イオ
ンエッチングによってリン含有多結晶シリコンの選択的
除去を行い、第1電極23を形成する。さらに、第1電
極23の表面にシリコン酸化膜(絶縁膜)24を形成す
る。
半導体基板21上に絶縁酸化膜22を形成し、次いで、
リン含有多結晶シリコンを成長させた後、その上面にフ
ォトレジストを形成し、これをマスクにして反応性イオ
ンエッチングによってリン含有多結晶シリコンの選択的
除去を行い、第1電極23を形成する。さらに、第1電
極23の表面にシリコン酸化膜(絶縁膜)24を形成す
る。
【0007】次いで、図8(b)、(b’)に示すよう
にシリコン酸化膜24の全面にわたってリン含有の多結
晶シリコンを成長させた後、選択的に形成したフォトレ
ジストをマスクに反応性イオンエッチング等によりリン
含有多結晶シリコンの除去を行って第2電極31を形成
し、さらに、第2電極31の表面にシリコン酸化膜(絶
縁膜)32を形成して終了する。これにより、図中の3
3がセンサ形成部になる。
にシリコン酸化膜24の全面にわたってリン含有の多結
晶シリコンを成長させた後、選択的に形成したフォトレ
ジストをマスクに反応性イオンエッチング等によりリン
含有多結晶シリコンの除去を行って第2電極31を形成
し、さらに、第2電極31の表面にシリコン酸化膜(絶
縁膜)32を形成して終了する。これにより、図中の3
3がセンサ形成部になる。
【0008】そして、センサ形成部33に入射した光に
よって信号電荷が発生し、この電荷は第1電極23およ
び第2電極31を転送電極として所定のクロックで駆動
することにより、転送され、撮像デバイスとして用いら
れる。
よって信号電荷が発生し、この電荷は第1電極23およ
び第2電極31を転送電極として所定のクロックで駆動
することにより、転送され、撮像デバイスとして用いら
れる。
【0009】
【発明が解決しようとする課題】ところで、電荷転送素
子の製造工程にあっては、上述した第2電極を形成する
ときに高精度のマスク合せが必要であったため、マスク
ずれによる不良品が発生しやすいという問題点があっ
た。
子の製造工程にあっては、上述した第2電極を形成する
ときに高精度のマスク合せが必要であったため、マスク
ずれによる不良品が発生しやすいという問題点があっ
た。
【0010】また、第1電極、第2電極のオーバーラッ
プによる段差のために、次のような問題点があった。従
来の構造では、アルミニウム(Al)等の上部成膜をエ
ッチオフ加工する際に、段差部にアルミニウムのエッチ
ング残りが生じ易く、これがアルミニウム配線間のショ
ートを引き起こし、歩留りが低下していた。このアルミ
ニウムのエッチング残りを除去するためには、オーバー
エッチングを長めに行わなくてはならず、その結果、プ
ラズマダメージが大きいという新たな欠点が生じるとと
もに、最上部の絶縁膜厚が減少してデバイスの特性が悪
化するという欠点が生じていた。
プによる段差のために、次のような問題点があった。従
来の構造では、アルミニウム(Al)等の上部成膜をエ
ッチオフ加工する際に、段差部にアルミニウムのエッチ
ング残りが生じ易く、これがアルミニウム配線間のショ
ートを引き起こし、歩留りが低下していた。このアルミ
ニウムのエッチング残りを除去するためには、オーバー
エッチングを長めに行わなくてはならず、その結果、プ
ラズマダメージが大きいという新たな欠点が生じるとと
もに、最上部の絶縁膜厚が減少してデバイスの特性が悪
化するという欠点が生じていた。
【0011】一方、特開昭63ー272067号公報に
記載の「MOS型半導体装置の製造方法」によると、第
2電極を第1電極間にエッチバックによって形成する工
程が開示されているが、このような工程によっても特に
第1電極の段差が大きいために、第2電極をオーバーラ
ップした場合の段差を平坦化することはできず、上記問
題点を解決するには至っていない。
記載の「MOS型半導体装置の製造方法」によると、第
2電極を第1電極間にエッチバックによって形成する工
程が開示されているが、このような工程によっても特に
第1電極の段差が大きいために、第2電極をオーバーラ
ップした場合の段差を平坦化することはできず、上記問
題点を解決するには至っていない。
【0012】そこで本発明は、マスクずれによる不良品
の発生を抑制し、アルミニウム配線間のショートに起因
する歩留りの低下を抑え、かつプラズマダメージあるい
は絶縁膜厚の減少によるデバイス特性の悪化を少なくで
きる電荷転送素子およびその製造方法を提供することを
目的としている。
の発生を抑制し、アルミニウム配線間のショートに起因
する歩留りの低下を抑え、かつプラズマダメージあるい
は絶縁膜厚の減少によるデバイス特性の悪化を少なくで
きる電荷転送素子およびその製造方法を提供することを
目的としている。
【0013】
【課題を解決するための手段】上記目的を達成するた
め、本発明による電荷転送素子は、半導体基板と、前記
半導体基板上に絶縁膜を介して形成されるとともに、そ
の側面にテーパ部が形成された第1転送電極と、前記第
1転送電極上に形成された第1の絶縁膜と、前記第1転
送電極間に形成されるとともに、前記第1転送電極のテ
ーパ部に沿ったテーパ部をその側面に形成した第2転送
電極と、前記第2転送電極上に形成された第2の絶縁膜
と、を備えたことを特徴とする。
め、本発明による電荷転送素子は、半導体基板と、前記
半導体基板上に絶縁膜を介して形成されるとともに、そ
の側面にテーパ部が形成された第1転送電極と、前記第
1転送電極上に形成された第1の絶縁膜と、前記第1転
送電極間に形成されるとともに、前記第1転送電極のテ
ーパ部に沿ったテーパ部をその側面に形成した第2転送
電極と、前記第2転送電極上に形成された第2の絶縁膜
と、を備えたことを特徴とする。
【0014】また、好ましい態様として、前記第1転送
電極は、その断面が山型に形成されたことを特徴とす
る。前記第2転送電極は、その断面がカップ状に形成さ
れたことを特徴とする。
電極は、その断面が山型に形成されたことを特徴とす
る。前記第2転送電極は、その断面がカップ状に形成さ
れたことを特徴とする。
【0015】本発明による電荷転送素子の製造方法は、
半導体基板上に絶縁膜を介して第1多結晶ポリシリコン
層を形成する工程と、第1フォトレジストを前記第1多
結晶ポリシリコン層の電極部に選択的に形成する工程
と、前記第1フォトレジストをマスクにして前記第1多
結晶ポリシリコン層をエッチングして、その側面にテー
パ部を有する第1転送電極を形成する工程と、前記第1
転送電極および前記絶縁膜上に第2多結晶ポリシリコン
層を形成する工程と、前記第2多結晶ポリシリコン層上
に、その表面が平坦になるように第2フォトレジストを
形成する工程と、前記第2フォトレジストおよび前記第
2多結晶ポリシリコン層を等速度エッチングして前記第
1転送電極間に、その側面にテーパ部を有する第2転送
電極を形成する工程と、を含むことを特徴とする。
半導体基板上に絶縁膜を介して第1多結晶ポリシリコン
層を形成する工程と、第1フォトレジストを前記第1多
結晶ポリシリコン層の電極部に選択的に形成する工程
と、前記第1フォトレジストをマスクにして前記第1多
結晶ポリシリコン層をエッチングして、その側面にテー
パ部を有する第1転送電極を形成する工程と、前記第1
転送電極および前記絶縁膜上に第2多結晶ポリシリコン
層を形成する工程と、前記第2多結晶ポリシリコン層上
に、その表面が平坦になるように第2フォトレジストを
形成する工程と、前記第2フォトレジストおよび前記第
2多結晶ポリシリコン層を等速度エッチングして前記第
1転送電極間に、その側面にテーパ部を有する第2転送
電極を形成する工程と、を含むことを特徴とする。
【0016】
【作用】本発明では、第1多結晶ポリシリコン層の断面
形状がテーパ状あるいは段階状に形成されて第1転送電
極が形成され、その上に絶縁膜が形成された後、第2多
結晶ポリシリコン層が第1電極間に埋め込まれて第2転
送電極が形成される。その結果、2つの転送電極はオー
バーラップ部の段差を持たない平坦な構造で、信号電荷
の転送が可能になる。
形状がテーパ状あるいは段階状に形成されて第1転送電
極が形成され、その上に絶縁膜が形成された後、第2多
結晶ポリシリコン層が第1電極間に埋め込まれて第2転
送電極が形成される。その結果、2つの転送電極はオー
バーラップ部の段差を持たない平坦な構造で、信号電荷
の転送が可能になる。
【0017】したがって、第2転送電極の形成時に高精
度のマスク合せが必要でなく、マスクずれによる不良品
の発生が抑制される。また、第1、第2転送電極による
段差がないため、アルミニウム等の上部成膜のエッチオ
フ加工の際に生じるアルミニウムのエッチング残りに起
因するショートが減少し、歩留りが向上する。さらに、
オーバーエッチングを少なくでき、プラズマダメージあ
るいは最上部の絶縁膜厚減少によるデバイス特性の悪化
を抑制できる。
度のマスク合せが必要でなく、マスクずれによる不良品
の発生が抑制される。また、第1、第2転送電極による
段差がないため、アルミニウム等の上部成膜のエッチオ
フ加工の際に生じるアルミニウムのエッチング残りに起
因するショートが減少し、歩留りが向上する。さらに、
オーバーエッチングを少なくでき、プラズマダメージあ
るいは最上部の絶縁膜厚減少によるデバイス特性の悪化
を抑制できる。
【0018】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図1は本発明に係る電荷転送素子の製造方法の一
実施例を示す図である。まず、図1(a)に示すように
半導体基板41上に絶縁酸化膜42を形成し、その後、
リン含有の多結晶シリコン(第1多結晶ポリシリコン層
に相当)43を基板全面に形成する。次いで、後に第1
電極となる領域を形成するために、リン含有多結晶シリ
コン43の上面にフォトレジスト(第1フォトレジスト
に相当)44を選択的に形成する。
する。図1は本発明に係る電荷転送素子の製造方法の一
実施例を示す図である。まず、図1(a)に示すように
半導体基板41上に絶縁酸化膜42を形成し、その後、
リン含有の多結晶シリコン(第1多結晶ポリシリコン層
に相当)43を基板全面に形成する。次いで、後に第1
電極となる領域を形成するために、リン含有多結晶シリ
コン43の上面にフォトレジスト(第1フォトレジスト
に相当)44を選択的に形成する。
【0019】次いで、図1(b)に示すように、フォト
レジスト4をマスクにして反応性イオンエッチング等の
適当なエッチング条件下で、リン含有多結晶シリコン4
3の選択的除去を行い、テーパ状の第1電極(第1転送
電極に相当)45を形成する。その後、基板の全面を酸
化雰囲気で処理し、第1電極45の表面にシリコン酸化
膜(第1の絶縁膜に相当)46を形成する。
レジスト4をマスクにして反応性イオンエッチング等の
適当なエッチング条件下で、リン含有多結晶シリコン4
3の選択的除去を行い、テーパ状の第1電極(第1転送
電極に相当)45を形成する。その後、基板の全面を酸
化雰囲気で処理し、第1電極45の表面にシリコン酸化
膜(第1の絶縁膜に相当)46を形成する。
【0020】次いで、図1(c)に示すように基板の表
面全体にリン含有の多結晶シリコン(第2多結晶ポリシ
リコン層に相当)47を成長させた後、フォトレジスト
(第2フォトレジストに相当)48を基板の表面全体に
表面が平坦になるように形成する。次いで、図1(d)
に示すようにフォトレジスト48とリン含有多結晶シリ
コン47をそれぞれのエッチング速度が等しい、すなわ
ち選択比が「1」であるようなエッチング条件にて基板
表面の全面をエッチングすることにより、第2電極(第
2転送電極に相当)49を各第1電極45の間に形成す
る。ここで、第2電極49は、第1電極45のテーパ部
に沿ったテーパ部をその側面に有している。その後、基
板の全面を酸化雰囲気で処理し、第2電極49の表面に
シリコン酸化膜(第2の絶縁膜に相当)50を形成して
終了する。
面全体にリン含有の多結晶シリコン(第2多結晶ポリシ
リコン層に相当)47を成長させた後、フォトレジスト
(第2フォトレジストに相当)48を基板の表面全体に
表面が平坦になるように形成する。次いで、図1(d)
に示すようにフォトレジスト48とリン含有多結晶シリ
コン47をそれぞれのエッチング速度が等しい、すなわ
ち選択比が「1」であるようなエッチング条件にて基板
表面の全面をエッチングすることにより、第2電極(第
2転送電極に相当)49を各第1電極45の間に形成す
る。ここで、第2電極49は、第1電極45のテーパ部
に沿ったテーパ部をその側面に有している。その後、基
板の全面を酸化雰囲気で処理し、第2電極49の表面に
シリコン酸化膜(第2の絶縁膜に相当)50を形成して
終了する。
【0021】上記製造工程によって作られた電荷転送素
子は、リン含有多結晶シリコンの断面形状がテーパ状に
形成されて第1電極45となり、その上に絶縁膜(シリ
コン酸化膜)46を介してリン含有多結晶シリコンが第
1電極45間に埋め込まれて第2電極49となるような
構造になっている。したがって、2つの電極はオーバー
ラップする部分で段差がない、すなわち平坦化した構造
で電荷を転送することが可能になる。具体的には、第1
電極45および第2電極49を転送電極として所定のク
ロックで駆動される。この場合、第1、第2電極45、
49のオーバーラップする部分が平坦化されているた
め、第1、第2電極45、49間のポテンシャル障壁を
取り除くことができる。したがって、適当なクロック電
圧を印加することにより、電荷が効率良く転送される。
その結果、次のような効果を得ることができる。
子は、リン含有多結晶シリコンの断面形状がテーパ状に
形成されて第1電極45となり、その上に絶縁膜(シリ
コン酸化膜)46を介してリン含有多結晶シリコンが第
1電極45間に埋め込まれて第2電極49となるような
構造になっている。したがって、2つの電極はオーバー
ラップする部分で段差がない、すなわち平坦化した構造
で電荷を転送することが可能になる。具体的には、第1
電極45および第2電極49を転送電極として所定のク
ロックで駆動される。この場合、第1、第2電極45、
49のオーバーラップする部分が平坦化されているた
め、第1、第2電極45、49間のポテンシャル障壁を
取り除くことができる。したがって、適当なクロック電
圧を印加することにより、電荷が効率良く転送される。
その結果、次のような効果を得ることができる。
【0022】製造工程では第2電極49を形成すると
きに高精度のマスク合せが必要でなく、マスクずれによ
る不良品の発生を抑制して歩留りを向上させることがで
きる。 第1電極45、第2電極49のオーバーラップする部
分が平坦化されているため、アルミニウム(Al)等の
上部成膜をエッチオフ加工する際にも、段差部がないこ
とから、アルミニウムのエッチング残りが生じにくく、
したがって、アルミニウム配線間のショートが抑えら
れ、歩留りが向上する。
きに高精度のマスク合せが必要でなく、マスクずれによ
る不良品の発生を抑制して歩留りを向上させることがで
きる。 第1電極45、第2電極49のオーバーラップする部
分が平坦化されているため、アルミニウム(Al)等の
上部成膜をエッチオフ加工する際にも、段差部がないこ
とから、アルミニウムのエッチング残りが生じにくく、
したがって、アルミニウム配線間のショートが抑えら
れ、歩留りが向上する。
【0023】一方、アルミニウムのエッチング残りを
除去しようとしてオーバーエッチングを行うときにも、
その時間が短くて済み、したがって、プラズマダメージ
も小さく、最上部の絶縁膜厚の減少を避けてデバイス特
性の悪化を防止することができる。
除去しようとしてオーバーエッチングを行うときにも、
その時間が短くて済み、したがって、プラズマダメージ
も小さく、最上部の絶縁膜厚の減少を避けてデバイス特
性の悪化を防止することができる。
【0024】次に、図2、図3は上記工程に従って製造
される電荷転送素子のデバイスへの応用として、CCD
イメージャーを示すものである。図2(a)、(b)、
図3(c)はCCDイメージャーにおけるセンサ形成部
の簡単な製造工程と構造を示す平面図であり、また、図
2(a’)および図2(b’)は、それぞれ図2
(a)、図2(b)におけるA−A’の矢視断面図およ
びB−B’の矢視断面図である。
される電荷転送素子のデバイスへの応用として、CCD
イメージャーを示すものである。図2(a)、(b)、
図3(c)はCCDイメージャーにおけるセンサ形成部
の簡単な製造工程と構造を示す平面図であり、また、図
2(a’)および図2(b’)は、それぞれ図2
(a)、図2(b)におけるA−A’の矢視断面図およ
びB−B’の矢視断面図である。
【0025】図2(a)、(a’)および図2(b)、
(b’)に示す構造は、図1(a)〜(d)までの製造
工程と同じ工程によって製造される。ただし、第2電極
49の表面のシリコン酸化膜は形成しない。次いで、図
3(c)に示すように、後にセンサ形成部となる部分に
選択的にフォトレジストを形成し、このフォトレジスト
をマスクにして反応性イオンエッチング等によってセン
サ形成部51を形成する。次いで、基板の全面にシリコ
ン酸化膜52を形成して終了する。また、配線等の形成
部も同一マスクによる選択的なフォトレジスト形成後の
エッチングによって形成する。図4(a)および図4
(b)は、それぞれ図3(c)におけるC−C’の矢視
断面図およびD−D’の矢視断面図である。
(b’)に示す構造は、図1(a)〜(d)までの製造
工程と同じ工程によって製造される。ただし、第2電極
49の表面のシリコン酸化膜は形成しない。次いで、図
3(c)に示すように、後にセンサ形成部となる部分に
選択的にフォトレジストを形成し、このフォトレジスト
をマスクにして反応性イオンエッチング等によってセン
サ形成部51を形成する。次いで、基板の全面にシリコ
ン酸化膜52を形成して終了する。また、配線等の形成
部も同一マスクによる選択的なフォトレジスト形成後の
エッチングによって形成する。図4(a)および図4
(b)は、それぞれ図3(c)におけるC−C’の矢視
断面図およびD−D’の矢視断面図である。
【0026】センサ形成部51に入射した光によって信
号電荷が発生すると、この電荷は第1電極45および第
2電極49を転送電極として所定のクロックで駆動する
ことにより、転送されるが、第1、第2電極45、49
のオーバーラップする部分が平坦化されているため、第
1、第2電極45、49間のポテンシャル障壁が取り除
かれ、電荷を効率良く転送することができる。
号電荷が発生すると、この電荷は第1電極45および第
2電極49を転送電極として所定のクロックで駆動する
ことにより、転送されるが、第1、第2電極45、49
のオーバーラップする部分が平坦化されているため、第
1、第2電極45、49間のポテンシャル障壁が取り除
かれ、電荷を効率良く転送することができる。
【0027】次に、図5は本発明の他の実施例を示す図
であり、本実施例は第1電極の形状を変えた例である。
まず、図5(a)に示すように半導体基板61上に絶縁
酸化膜62を形成し、その後、リン含有の多結晶シリコ
ン(第1多結晶ポリシリコン層に相当)63を基板全面
に形成する。次いで、後に第1電極となる領域を形成す
るために、リン含有多結晶シリコン63の上面にフォト
レジスト(第1フォトレジストに相当)64を選択的に
形成する。
であり、本実施例は第1電極の形状を変えた例である。
まず、図5(a)に示すように半導体基板61上に絶縁
酸化膜62を形成し、その後、リン含有の多結晶シリコ
ン(第1多結晶ポリシリコン層に相当)63を基板全面
に形成する。次いで、後に第1電極となる領域を形成す
るために、リン含有多結晶シリコン63の上面にフォト
レジスト(第1フォトレジストに相当)64を選択的に
形成する。
【0028】次いで、図5(b)に示すように、フォト
レジスト64をマスクにしてケミカルドライエッチング
やウェットエッチングのような等方性エッチングを適当
な時間だけ行うことにより、リン含有多結晶シリコン6
3を山型(特に、富士山型)に形成する。次いで、図5
(c)に示すように、フォトレジスト64をマスクに反
応性イオンエッチング等で異方性エッチングを行う。次
いで、図5(d)に示すように、フォトレジスト64を
剥離して山型の第1電極(第1転送電極に相当)65を
形成する。その後、基板の全面を酸化雰囲気で処理し、
第1電極65の表面にシリコン酸化膜(第1の絶縁膜に
相当)66を形成する。
レジスト64をマスクにしてケミカルドライエッチング
やウェットエッチングのような等方性エッチングを適当
な時間だけ行うことにより、リン含有多結晶シリコン6
3を山型(特に、富士山型)に形成する。次いで、図5
(c)に示すように、フォトレジスト64をマスクに反
応性イオンエッチング等で異方性エッチングを行う。次
いで、図5(d)に示すように、フォトレジスト64を
剥離して山型の第1電極(第1転送電極に相当)65を
形成する。その後、基板の全面を酸化雰囲気で処理し、
第1電極65の表面にシリコン酸化膜(第1の絶縁膜に
相当)66を形成する。
【0029】次いで、図6(e)に示すように基板の表
面全体にリン含有の多結晶シリコン(第2多結晶ポリシ
リコン層に相当)67を成長させた後、フォトレジスト
(第2フォトレジストに相当)68を基板の表面全体に
表面が平坦になるように形成する。次いで、図6(f)
に示すようにフォトレジスト68とリン含有多結晶シリ
コン67をそれぞれのエッチング速度が等しい、すなわ
ち選択比が「1」であるようなエッチング条件にて基板
表面の全面をエッチングすることにより、第2電極(第
2転送電極に相当)69を各第1電極65の間に形成す
る。ここで、第2電極69は、第1電極45のテーパ部
に沿ったテーパ部をその側面に有しており、特に、第2
電極69の断面形状はカップ状に形成されている。その
後、基板の全面を酸化雰囲気で処理し、第2電極69の
表面にシリコン酸化膜(第2の絶縁膜に相当)70を形
成して終了する。
面全体にリン含有の多結晶シリコン(第2多結晶ポリシ
リコン層に相当)67を成長させた後、フォトレジスト
(第2フォトレジストに相当)68を基板の表面全体に
表面が平坦になるように形成する。次いで、図6(f)
に示すようにフォトレジスト68とリン含有多結晶シリ
コン67をそれぞれのエッチング速度が等しい、すなわ
ち選択比が「1」であるようなエッチング条件にて基板
表面の全面をエッチングすることにより、第2電極(第
2転送電極に相当)69を各第1電極65の間に形成す
る。ここで、第2電極69は、第1電極45のテーパ部
に沿ったテーパ部をその側面に有しており、特に、第2
電極69の断面形状はカップ状に形成されている。その
後、基板の全面を酸化雰囲気で処理し、第2電極69の
表面にシリコン酸化膜(第2の絶縁膜に相当)70を形
成して終了する。
【0030】上記製造工程によって作られた電荷転送素
子は、リン含有多結晶シリコンの断面形状が山型状に形
成されて第1電極65となり、その上に絶縁膜(シリコ
ン酸化膜)66を介してリン含有多結晶シリコンが第1
電極65間に埋め込まれて第2電極69となるような構
造になっている。したがって、前記実施例と同様に2つ
の電極はオーバーラップする部分で段差がなく、平坦化
した構造で電荷を転送することが可能になり、同様の効
果を得ることができる。
子は、リン含有多結晶シリコンの断面形状が山型状に形
成されて第1電極65となり、その上に絶縁膜(シリコ
ン酸化膜)66を介してリン含有多結晶シリコンが第1
電極65間に埋め込まれて第2電極69となるような構
造になっている。したがって、前記実施例と同様に2つ
の電極はオーバーラップする部分で段差がなく、平坦化
した構造で電荷を転送することが可能になり、同様の効
果を得ることができる。
【0031】
【発明の効果】以上説明したように、本発明によれば、
2つの転送電極のオーバーラップ部を段差を持たない平
坦な構造にすることができ、2つの転送電極間のポテン
シャル障壁を取り除くことができる。したがって、適当
なクロック電圧を印加することにより、電荷を効率良く
転送することができる。
2つの転送電極のオーバーラップ部を段差を持たない平
坦な構造にすることができ、2つの転送電極間のポテン
シャル障壁を取り除くことができる。したがって、適当
なクロック電圧を印加することにより、電荷を効率良く
転送することができる。
【0032】その結果、第2転送電極の形成時に高精度
のマスク合せが必要でなく、マスクずれによる不良品の
発生を抑制することができる。また、第1、第2転送電
極による段差がないため、アルミニウム等の上部成膜の
エッチオフ加工の際に生じるアルミニウムのエッチング
残りに起因するショートが減少し、歩留りを向上させる
ことができる。さらに、アルミニウムのエッチング残り
を除去しようとしてオーバーエッチングを行うときに
も、その時間が短くて済み(オーバーエッチングを少な
くでき)、プラズマダメージあるいは最上部の絶縁膜厚
減少によるデバイス特性の悪化を防止することができ
る。
のマスク合せが必要でなく、マスクずれによる不良品の
発生を抑制することができる。また、第1、第2転送電
極による段差がないため、アルミニウム等の上部成膜の
エッチオフ加工の際に生じるアルミニウムのエッチング
残りに起因するショートが減少し、歩留りを向上させる
ことができる。さらに、アルミニウムのエッチング残り
を除去しようとしてオーバーエッチングを行うときに
も、その時間が短くて済み(オーバーエッチングを少な
くでき)、プラズマダメージあるいは最上部の絶縁膜厚
減少によるデバイス特性の悪化を防止することができ
る。
【図面の簡単な説明】
【図1】本発明に係る電荷転送素子の製造工程の一実施
例を示す図である。
例を示す図である。
【図2】同実施例の工程に従って製造される電荷転送素
子を応用したCCDイメージャーの製造工程の一部を示
す図である。
子を応用したCCDイメージャーの製造工程の一部を示
す図である。
【図3】同実施例の工程に従って製造される電荷転送素
子を応用したCCDイメージャーの製造工程の一部を示
す図である。
子を応用したCCDイメージャーの製造工程の一部を示
す図である。
【図4】同実施例の工程に従って製造される電荷転送素
子を応用したCCDイメージャーの断面図である。
子を応用したCCDイメージャーの断面図である。
【図5】本発明に係る電荷転送素子の製造工程の他の実
施例の一部を示す図である。
施例の一部を示す図である。
【図6】本発明に係る電荷転送素子の製造工程の他の実
施例の一部を示す図である。
施例の一部を示す図である。
【図7】従来の電荷転送素子の製造工程を示す図であ
る。
る。
【図8】従来の電荷転送素子を応用したCCDイメージ
ャーの製造工程を示す図である。
ャーの製造工程を示す図である。
【符号の説明】 41、61 半導体基板 42、62 絶縁酸化膜 43、63 リン含有多結晶シリコン(第1多結晶ポリ
シリコン層) 44、64 フォトレジスト(第1フォトレジスト) 45、65 第1電極(第1転送電極) 46、66 シリコン酸化膜(第1の絶縁膜) 47、67 リン含有多結晶シリコン(第2多結晶ポリ
シリコン層) 48、68 フォトレジスト(第2フォトレジスト) 49、69 第2電極(第2転送電極) 50、70 シリコン酸化膜(第2の絶縁膜) 51 センサ形成部 52 シリコン酸化膜
シリコン層) 44、64 フォトレジスト(第1フォトレジスト) 45、65 第1電極(第1転送電極) 46、66 シリコン酸化膜(第1の絶縁膜) 47、67 リン含有多結晶シリコン(第2多結晶ポリ
シリコン層) 48、68 フォトレジスト(第2フォトレジスト) 49、69 第2電極(第2転送電極) 50、70 シリコン酸化膜(第2の絶縁膜) 51 センサ形成部 52 シリコン酸化膜
【手続補正2】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図1】
【図2】
【図4】
【図3】
【図5】
【図6】
【図7】
【図8】
Claims (4)
- 【請求項1】 半導体基板と、 前記半導体基板上に絶縁膜を介して形成されるととも
に、その側面にテーパ部が形成された第1転送電極と、 前記第1転送電極上に形成された第1の絶縁膜と、 前記第1転送電極間に形成されるとともに、前記第1転
送電極のテーパ部に沿ったテーパ部をその側面に形成し
た第2転送電極と、 前記第2転送電極上に形成された第2の絶縁膜と、 を備えたことを特徴とする電荷転送素子。 - 【請求項2】 前記第1転送電極は、その断面が山型に
形成されたことを特徴とする請求項1記載の電荷転送素
子。 - 【請求項3】 前記第2転送電極は、その断面がカップ
状に形成されたことを特徴とする請求項2記載の電荷転
送素子。 - 【請求項4】 半導体基板上に絶縁膜を介して第1多結
晶ポリシリコン層を形成する工程と、 第1フォトレジストを前記第1多結晶ポリシリコン層の
電極部に選択的に形成する工程と、 前記第1フォトレジストをマスクにして前記第1多結晶
ポリシリコン層をエッチングして、その側面にテーパ部
を有する第1転送電極を形成する工程と、 前記第1転送電極および前記絶縁膜上に第2多結晶ポリ
シリコン層を形成する工程と、 前記第2多結晶ポリシリコン層上に、その表面が平坦に
なるように第2フォトレジストを形成する工程と、 前記第2フォトレジストおよび前記第2多結晶ポリシリ
コン層を等速度エッチングして前記第1転送電極間に、
その側面にテーパ部を有する第2転送電極を形成する工
程と、 を含むことを特徴とする電荷転送素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28397092A JP3306929B2 (ja) | 1992-09-28 | 1992-09-28 | 電荷転送素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28397092A JP3306929B2 (ja) | 1992-09-28 | 1992-09-28 | 電荷転送素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06112231A true JPH06112231A (ja) | 1994-04-22 |
JP3306929B2 JP3306929B2 (ja) | 2002-07-24 |
Family
ID=17672595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28397092A Expired - Fee Related JP3306929B2 (ja) | 1992-09-28 | 1992-09-28 | 電荷転送素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3306929B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005209714A (ja) * | 2004-01-20 | 2005-08-04 | Fuji Photo Film Co Ltd | 固体撮像素子およびその製造方法 |
JP2006128396A (ja) * | 2004-10-28 | 2006-05-18 | Sharp Corp | 固体撮像装置の製造方法 |
-
1992
- 1992-09-28 JP JP28397092A patent/JP3306929B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005209714A (ja) * | 2004-01-20 | 2005-08-04 | Fuji Photo Film Co Ltd | 固体撮像素子およびその製造方法 |
JP2006128396A (ja) * | 2004-10-28 | 2006-05-18 | Sharp Corp | 固体撮像装置の製造方法 |
JP4680568B2 (ja) * | 2004-10-28 | 2011-05-11 | シャープ株式会社 | 固体撮像装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3306929B2 (ja) | 2002-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100313200B1 (ko) | 이중구조의전하전송전극들을구비한ccd형고체촬상소자의제조방법 | |
JP3060979B2 (ja) | 半導体装置およびその製造方法 | |
JP3087031B2 (ja) | 薄膜トランジスタの構造及びその製造方法 | |
JPH06112231A (ja) | 電荷転送素子およびその製造方法 | |
JP2003332555A (ja) | 固体撮像素子およびその製造方法 | |
US4133099A (en) | Method of manufacturing a charge transfer device | |
JPH1126736A (ja) | 個体撮像装置およびその製造方法 | |
JPH08204173A (ja) | 電荷転送装置の製造方法 | |
JP4159306B2 (ja) | 固体撮像素子およびその製造方法 | |
JP2004335804A (ja) | 固体撮像素子およびその製造方法 | |
JPH03263330A (ja) | 半導体装置 | |
JP3006521B2 (ja) | 電荷転送装置及びその製造方法 | |
JPH069242B2 (ja) | 固体撮像素子およびその製造方法 | |
JP2773739B2 (ja) | 固体撮像装置の製造方法 | |
JP2712847B2 (ja) | 電荷転送素子の製造方法 | |
JPH1187685A (ja) | 固体撮像装置およびその製造方法 | |
JPH05182992A (ja) | 固体撮像素子の製造方法 | |
JP3326929B2 (ja) | 液晶表示装置の製造方法 | |
JPH06326183A (ja) | 半導体装置の製造方法 | |
JPH1187672A (ja) | 固体撮像素子の層内集光レンズの形成方法 | |
JP2003273345A (ja) | 固体撮像素子およびその製造方法 | |
JP4500508B2 (ja) | 固体撮像素子およびその製造方法 | |
JPS6153879A (ja) | 固体撮像装置およびその製造方法 | |
JPH06177171A (ja) | 電荷転送装置 | |
JPH0992812A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |