JPH06112231A - Charge transfer element and its manufacture - Google Patents

Charge transfer element and its manufacture

Info

Publication number
JPH06112231A
JPH06112231A JP4283970A JP28397092A JPH06112231A JP H06112231 A JPH06112231 A JP H06112231A JP 4283970 A JP4283970 A JP 4283970A JP 28397092 A JP28397092 A JP 28397092A JP H06112231 A JPH06112231 A JP H06112231A
Authority
JP
Japan
Prior art keywords
electrode
photoresist
polycrystalline silicon
transfer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4283970A
Other languages
Japanese (ja)
Other versions
JP3306929B2 (en
Inventor
Ryuichi Shirota
竜一 代田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP28397092A priority Critical patent/JP3306929B2/en
Publication of JPH06112231A publication Critical patent/JPH06112231A/en
Application granted granted Critical
Publication of JP3306929B2 publication Critical patent/JP3306929B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

PURPOSE:To suppress occurrence of defectives due to mask displacement, to suppress yield drop caused by short circuit between aluminum wirings and to suppress deterioration of device characteristic caused by plasma damage or thinner insulation film. CONSTITUTION:An insulation oxide film 42 is formed on a semiconductor substrate 41, and then a polycrystalline silicon 43 containing a phosphorus is formed over the entire surface of the substrate. Then with a photoresist used as a mask, reactive ion-etching is performed, so that the profile of the polycrystalline silicon is formed into a taper shape, to obtain the first electrode 45. On top of that, with the insulation film 46 in between, polycrystalline silicon is buried between the first electrodes 45, to obtain the second electrode 49. Thus, no step is formed where two electrodes overlap each other, for obtaining a flat structure with no potential barrier, so that electric charge is efficiently transferred.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、例えばCCDイメージ
ャーに適用される電荷転送素子およびその製造方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a charge transfer device applied to, for example, a CCD imager and a manufacturing method thereof.

【0002】[0002]

【従来の技術】電荷転送素子は、基本的にはダイナミッ
クアナログシフトレジスタの一種であり、アナログ信号
としての電荷量を周期構造を有する電極によって蓄積又
は転送動作を制御する素子である。CCDも電荷転送素
子の一種であり、テレビカメラなどに受光素子として用
いられる。
2. Description of the Related Art A charge transfer element is basically a kind of dynamic analog shift register and is an element for controlling an accumulation or transfer operation of an electric charge amount as an analog signal by an electrode having a periodic structure. The CCD is also a type of charge transfer device and is used as a light receiving device in television cameras and the like.

【0003】従来の電荷転送素子の構造としては、例え
ば図5に示すようなものがある。図5は電荷転送素子の
製造工程を順に示しながら、構造を断面として示すもの
である。図5において、1は半導体基板、2は絶縁膜、
3はリン含有の多結晶シリコンである。まず、図5
(a)に示すように、リン含有多結晶シリコン3の上面
にフォトレジスト4を形成し、次いで、図5(b)に示
すように、フォトレジスト4をマスクにして反応性イオ
ンエッチング等によりリン含有多結晶シリコン3の選択
的除去を行い、第1電極5を形成する。さらに、第1電
極5の表面に絶縁膜6を形成する。
As a structure of a conventional charge transfer element, for example, there is one as shown in FIG. FIG. 5 shows the structure as a cross section while sequentially showing the manufacturing process of the charge transfer device. In FIG. 5, 1 is a semiconductor substrate, 2 is an insulating film,
3 is phosphorus-containing polycrystalline silicon. First, FIG.
As shown in FIG. 5A, a photoresist 4 is formed on the upper surface of the phosphorus-containing polycrystalline silicon 3, and then, as shown in FIG. 5B, the photoresist 4 is used as a mask for reactive ion etching or the like. The contained polycrystalline silicon 3 is selectively removed to form the first electrode 5. Further, the insulating film 6 is formed on the surface of the first electrode 5.

【0004】次いで、図5(c)に示すように絶縁膜6
の上面の全面にわたってリン含有の多結晶シリコン7を
成長させた後、フォトレジスト8を電極形成部に形成す
る(図5(d)参照)。次いで、図5(e)に示すよう
に、フォトレジスト8をマスクに反応性イオンエッチン
グ等によりリン含有多結晶シリコン7の選択的除去を行
って第2電極9を形成し、さらに、第1電極9の表面に
絶縁膜10を形成する。
Then, as shown in FIG. 5C, the insulating film 6 is formed.
After growing the phosphorus-containing polycrystalline silicon 7 over the entire upper surface of the photoresist, a photoresist 8 is formed in the electrode formation portion (see FIG. 5D). Next, as shown in FIG. 5E, the phosphorus-containing polycrystalline silicon 7 is selectively removed by reactive ion etching or the like using the photoresist 8 as a mask to form a second electrode 9, and further, a first electrode. An insulating film 10 is formed on the surface of 9.

【0005】次に、上記工程に従って製造される電荷転
送素子のデバイスへの応用としては、図6に示すCCD
イメージャーがある。図6(a)、図6(b)は従来の
CCDイメージャーにおけるセンサ形成部の簡単な製造
工程と構造を示す平面図であり、また、図6(a’)お
よび図6(b’)は、それぞれ図6(a)、図6(b)
におけるA−A’の矢視断面図およびB−B’の矢視断
面図である。
Next, as an application of the charge transfer device manufactured according to the above process to a device, a CCD shown in FIG.
There is an imager. 6 (a) and 6 (b) are plan views showing a simple manufacturing process and structure of a sensor forming portion in a conventional CCD imager, and FIGS. 6 (a ') and 6 (b'). Are respectively shown in FIG. 6 (a) and FIG. 6 (b).
3 is a cross-sectional view taken along the line AA ′ and a cross-sectional view taken along the line BB ′ in FIG.

【0006】まず、図6(a)、(a’)に示すように
半導体基板21上に絶縁酸化膜22を形成し、次いで、
リン含有多結晶シリコンを成長させた後、その上面にフ
ォトレジストを形成し、これをマスクにして反応性イオ
ンエッチングによってリン含有多結晶シリコンの選択的
除去を行い、第1電極23を形成する。さらに、第1電
極23の表面にシリコン酸化膜(絶縁膜)24を形成す
る。
First, an insulating oxide film 22 is formed on a semiconductor substrate 21 as shown in FIGS.
After growing the phosphorus-containing polycrystalline silicon, a photoresist is formed on the upper surface thereof, and the phosphorus-containing polycrystalline silicon is selectively removed by reactive ion etching using this as a mask to form the first electrode 23. Further, a silicon oxide film (insulating film) 24 is formed on the surface of the first electrode 23.

【0007】次いで、図6(b)、(b’)に示すよう
にシリコン酸化膜24の全面にわたってリン含有の多結
晶シリコンを成長させた後、選択的に形成したフォトレ
ジストをマスクに反応性イオンエッチング等によりリン
含有多結晶シリコンの除去を行って第2電極31を形成
し、さらに、第2電極31の表面にシリコン酸化膜(絶
縁膜)32を形成して終了する。これにより、図中の3
3がセンサ形成部になる。
Next, as shown in FIGS. 6 (b) and 6 (b '), phosphorus-containing polycrystalline silicon is grown over the entire surface of the silicon oxide film 24, and then the selectively formed photoresist is used as a mask for reactivity. The phosphorus-containing polycrystalline silicon is removed by ion etching or the like to form the second electrode 31, and the silicon oxide film (insulating film) 32 is further formed on the surface of the second electrode 31 to complete the process. As a result, 3 in the figure
3 is a sensor forming part.

【0008】そして、センサ形成部33に入射した光に
よって信号電荷が発生し、この電荷は第1電極23およ
び第2電極31を転送電極として所定のクロックで駆動
することにより、転送され、撮像デバイスとして用いら
れる。
Then, a signal charge is generated by the light incident on the sensor forming portion 33, and this charge is transferred by driving the first electrode 23 and the second electrode 31 as a transfer electrode at a predetermined clock, and is transferred to the image pickup device. Used as.

【0009】[0009]

【発明が解決しようとする課題】ところで、電荷転送素
子の製造工程にあっては、上述した第2電極を形成する
ときに高精度のマスク合せが必要であったため、マスク
ずれによる不良品が発生しやすいという問題点があっ
た。
By the way, in the manufacturing process of the charge transfer device, since a highly accurate mask alignment is required when forming the above-mentioned second electrode, a defective product is generated due to the mask displacement. There was a problem that it was easy to do.

【0010】また、第1電極、第2電極のオーバーラッ
プによる段差のために、次のような問題点があった。従
来の構造では、アルミニウム(Al)等の上部成膜をエ
ッチオフ加工する際に、段差部にアルミニウムのエッチ
ング残りが生じ易く、これがアルミニウム配線間のショ
ートを引き起こし、歩留りが低下していた。このアルミ
ニウムのエッチング残りを除去するためには、オーバー
エッチングを長めに行わなくてはならず、その結果、プ
ラズマダメージが大きいという新たな欠点が生じるとと
もに、最上部の絶縁膜厚が減少してデバイスの特性が悪
化するという欠点が生じていた。
Further, there is the following problem due to the step difference due to the overlap of the first electrode and the second electrode. In the conventional structure, when etching off the upper film of aluminum (Al) or the like, an etching residue of aluminum is likely to occur in the step portion, which causes a short circuit between the aluminum wirings, and the yield is reduced. In order to remove this aluminum etching residue, overetching must be carried out for a long time, resulting in a new defect that plasma damage is large, and at the same time, the uppermost insulating film thickness is reduced and the device thickness is reduced. However, there is a drawback that the characteristics of No. 1 deteriorate.

【0011】一方、特開昭63ー272067号公報に
記載の「MOS型半導体装置の製造方法」によると、第
2電極を第1電極間にエッチバックによって形成する工
程が開示されているが、このような工程によっても特に
第1電極の段差が大きいために、第2電極をオーバーラ
ップした場合の段差を平坦化することはできず、上記問
題点を解決するには至っていない。
On the other hand, according to the "method for manufacturing a MOS type semiconductor device" described in Japanese Patent Laid-Open No. 272067/1988, a step of forming the second electrode between the first electrodes by etching back is disclosed. Even by such a step, since the step difference of the first electrode is particularly large, the step difference when the second electrode overlaps cannot be flattened, and the above problems cannot be solved.

【0012】そこで本発明は、マスクずれによる不良品
の発生を抑制し、アルミニウム配線間のショートに起因
する歩留りの低下を抑え、かつプラズマダメージあるい
は絶縁膜厚の減少によるデバイス特性の悪化を少なくで
きる電荷転送素子およびその製造方法を提供することを
目的としている。
Therefore, according to the present invention, generation of defective products due to mask misalignment can be suppressed, reduction in yield due to short circuit between aluminum wirings can be suppressed, and deterioration of device characteristics due to plasma damage or reduction in insulating film thickness can be suppressed. An object of the present invention is to provide a charge transfer device and a manufacturing method thereof.

【0013】[0013]

【課題を解決するための手段】上記目的を達成するた
め、本発明による電荷転送素子は、半導体基板と、前記
半導体基板上に絶縁膜を介して形成されるとともに、そ
の側面にテーパ部が形成された第1転送電極と、前記第
1転送電極上に形成された第1の絶縁膜と、前記第1転
送電極間に形成されるとともに、前記第1転送電極のテ
ーパ部に沿ったテーパ部をその側面に形成した第2転送
電極と、前記第2転送電極上に形成された第2の絶縁膜
と、を備えたことを特徴とする。
In order to achieve the above object, a charge transfer device according to the present invention is formed on a semiconductor substrate and an insulating film on the semiconductor substrate, and a tapered portion is formed on a side surface thereof. A first transfer electrode, a first insulating film formed on the first transfer electrode, and a taper portion formed between the first transfer electrode and along the taper portion of the first transfer electrode. A second transfer electrode formed on the side surface thereof and a second insulating film formed on the second transfer electrode.

【0014】また、好ましい態様として、前記第1転送
電極は、その断面が山型に形成されたことを特徴とす
る。前記第2転送電極は、その断面がカップ状に形成さ
れたことを特徴とする。
In a preferred embodiment, the first transfer electrode has a mountain-shaped cross section. The second transfer electrode has a cup-shaped cross section.

【0015】本発明による電荷転送素子の製造方法は、
半導体基板上に絶縁膜を介して第1多結晶ポリシリコン
層を形成する工程と、第1フォトレジストを前記第1多
結晶ポリシリコン層の電極部に選択的に形成する工程
と、前記第1フォトレジストをマスクにして前記第1多
結晶ポリシリコン層をエッチングして、その側面にテー
パ部を有する第1転送電極を形成する工程と、前記第1
転送電極および前記絶縁膜上に第2多結晶ポリシリコン
層を形成する工程と、前記第2多結晶ポリシリコン層上
に、その表面が平坦になるように第2フォトレジストを
形成する工程と、前記第2フォトレジストおよび前記第
2多結晶ポリシリコン層を等速度エッチングして前記第
1転送電極間に、その側面にテーパ部を有する第2転送
電極を形成する工程と、を含むことを特徴とする。
A method of manufacturing a charge transfer device according to the present invention comprises:
Forming a first polycrystalline polysilicon layer on a semiconductor substrate via an insulating film; selectively forming a first photoresist on an electrode portion of the first polycrystalline polysilicon layer; Etching the first polycrystalline polysilicon layer using a photoresist as a mask to form a first transfer electrode having a tapered portion on a side surface thereof;
A step of forming a second polycrystalline polysilicon layer on the transfer electrode and the insulating film, and a step of forming a second photoresist on the second polycrystalline polysilicon layer so as to have a flat surface. Etching the second photoresist and the second polycrystalline polysilicon layer at a constant rate to form a second transfer electrode having a taper portion on a side surface between the first transfer electrodes. And

【0016】[0016]

【作用】本発明では、第1多結晶ポリシリコン層の断面
形状がテーパ状あるいは段階状に形成されて第1転送電
極が形成され、その上に絶縁膜が形成された後、第2多
結晶ポリシリコン層が第1電極間に埋め込まれて第2転
送電極が形成される。その結果、2つの転送電極はオー
バーラップ部の段差を持たない平坦な構造で、信号電荷
の転送が可能になる。
In the present invention, the first polycrystalline polysilicon layer is formed in a tapered or stepwise cross-sectional shape to form the first transfer electrode, and the insulating film is formed on the first transfer electrode. A second transfer electrode is formed by filling the polysilicon layer between the first electrodes. As a result, the two transfer electrodes have a flat structure having no step in the overlapping portion, and the signal charges can be transferred.

【0017】したがって、第2転送電極の形成時に高精
度のマスク合せが必要でなく、マスクずれによる不良品
の発生が抑制される。また、第1、第2転送電極による
段差がないため、アルミニウム等の上部成膜のエッチオ
フ加工の際に生じるアルミニウムのエッチング残りに起
因するショートが減少し、歩留りが向上する。さらに、
オーバーエッチングを少なくでき、プラズマダメージあ
るいは最上部の絶縁膜厚減少によるデバイス特性の悪化
を抑制できる。
Therefore, highly accurate mask alignment is not required at the time of forming the second transfer electrodes, and the generation of defective products due to mask misalignment is suppressed. Further, since there is no step due to the first and second transfer electrodes, a short circuit due to an etching residue of aluminum that occurs during the etching off process of the upper film formation of aluminum or the like is reduced, and the yield is improved. further,
Overetching can be reduced, and deterioration of device characteristics due to plasma damage or reduction of the uppermost insulating film thickness can be suppressed.

【0018】[0018]

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図1は本発明に係る電荷転送素子の製造方法の一
実施例を示す図である。まず、図1(a)に示すように
半導体基板41上に絶縁酸化膜42を形成し、その後、
リン含有の多結晶シリコン(第1多結晶ポリシリコン層
に相当)43を基板全面に形成する。次いで、後に第1
電極となる領域を形成するために、リン含有多結晶シリ
コン43の上面にフォトレジスト(第1フォトレジスト
に相当)44を選択的に形成する。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing an embodiment of a method of manufacturing a charge transfer device according to the present invention. First, an insulating oxide film 42 is formed on a semiconductor substrate 41 as shown in FIG.
Polycrystalline silicon containing phosphorus (corresponding to a first polycrystalline silicon layer) 43 is formed on the entire surface of the substrate. Then first
A photoresist (corresponding to the first photoresist) 44 is selectively formed on the upper surface of the phosphorus-containing polycrystalline silicon 43 in order to form a region to be an electrode.

【0019】次いで、図1(b)に示すように、フォト
レジスト4をマスクにして反応性イオンエッチング等の
適当なエッチング条件下で、リン含有多結晶シリコン4
3の選択的除去を行い、テーパ状の第1電極(第1転送
電極に相当)45を形成する。その後、基板の全面を酸
化雰囲気で処理し、第1電極45の表面にシリコン酸化
膜(第1の絶縁膜に相当)46を形成する。
Next, as shown in FIG. 1 (b), the phosphorus-containing polycrystalline silicon 4 is formed under appropriate etching conditions such as reactive ion etching using the photoresist 4 as a mask.
3 is selectively removed to form a tapered first electrode (corresponding to the first transfer electrode) 45. Then, the entire surface of the substrate is processed in an oxidizing atmosphere to form a silicon oxide film (corresponding to a first insulating film) 46 on the surface of the first electrode 45.

【0020】次いで、図1(c)に示すように基板の表
面全体にリン含有の多結晶シリコン(第2多結晶ポリシ
リコン層に相当)47を成長させた後、フォトレジスト
(第2フォトレジストに相当)48を基板の表面全体に
表面が平坦になるように形成する。次いで、図1(d)
に示すようにフォトレジスト48とリン含有多結晶シリ
コン47をそれぞれのエッチング速度が等しい、すなわ
ち選択比が「1」であるようなエッチング条件にて基板
表面の全面をエッチングすることにより、第2電極(第
2転送電極に相当)49を各第1電極45の間に形成す
る。ここで、第2電極49は、第1電極45のテーパ部
に沿ったテーパ部をその側面に有している。その後、基
板の全面を酸化雰囲気で処理し、第2電極49の表面に
シリコン酸化膜(第2の絶縁膜に相当)50を形成して
終了する。
Then, as shown in FIG. 1C, after phosphorus-containing polycrystalline silicon (corresponding to the second polycrystalline polysilicon layer) 47 is grown on the entire surface of the substrate, a photoresist (second photoresist) is used. 48) is formed on the entire surface of the substrate so that the surface becomes flat. Then, FIG. 1 (d)
As shown in FIG. 5, the second electrode is formed by etching the entire surface of the substrate with the photoresist 48 and the phosphorus-containing polycrystalline silicon 47 under the etching conditions such that the etching rates are equal, that is, the selection ratio is “1”. 49 (corresponding to a second transfer electrode) is formed between each first electrode 45. Here, the second electrode 49 has a tapered portion along the tapered portion of the first electrode 45 on its side surface. After that, the entire surface of the substrate is processed in an oxidizing atmosphere, a silicon oxide film (corresponding to a second insulating film) 50 is formed on the surface of the second electrode 49, and the process is completed.

【0021】上記製造工程によって作られた電荷転送素
子は、リン含有多結晶シリコンの断面形状がテーパ状に
形成されて第1電極45となり、その上に絶縁膜(シリ
コン酸化膜)46を介してリン含有多結晶シリコンが第
1電極45間に埋め込まれて第2電極49となるような
構造になっている。したがって、2つの電極はオーバー
ラップする部分で段差がない、すなわち平坦化した構造
で電荷を転送することが可能になる。具体的には、第1
電極45および第2電極49を転送電極として所定のク
ロックで駆動される。この場合、第1、第2電極45、
49のオーバーラップする部分が平坦化されているた
め、第1、第2電極45、49間のポテンシャル障壁を
取り除くことができる。したがって、適当なクロック電
圧を印加することにより、電荷が効率良く転送される。
その結果、次のような効果を得ることができる。
In the charge transfer device manufactured by the above manufacturing process, the phosphorus-containing polycrystalline silicon has a tapered cross-sectional shape to form the first electrode 45, and the insulating film (silicon oxide film) 46 is formed on the first electrode 45. The second electrode 49 has a structure in which phosphorus-containing polycrystalline silicon is embedded between the first electrodes 45. Therefore, the two electrodes have no step in the overlapping portion, that is, it is possible to transfer charges with a flattened structure. Specifically, the first
The electrodes 45 and the second electrodes 49 are driven by a predetermined clock using the transfer electrodes. In this case, the first and second electrodes 45,
Since the overlapping portion of 49 is flattened, the potential barrier between the first and second electrodes 45, 49 can be removed. Therefore, the charges are efficiently transferred by applying an appropriate clock voltage.
As a result, the following effects can be obtained.

【0022】製造工程では第2電極49を形成すると
きに高精度のマスク合せが必要でなく、マスクずれによ
る不良品の発生を抑制して歩留りを向上させることがで
きる。 第1電極45、第2電極49のオーバーラップする部
分が平坦化されているため、アルミニウム(Al)等の
上部成膜をエッチオフ加工する際にも、段差部がないこ
とから、アルミニウムのエッチング残りが生じにくく、
したがって、アルミニウム配線間のショートが抑えら
れ、歩留りが向上する。
In the manufacturing process, highly accurate mask alignment is not required when forming the second electrode 49, and the production of defective products due to mask misalignment can be suppressed to improve the yield. Since the overlapping portions of the first electrode 45 and the second electrode 49 are flattened, there is no step even when etching off the upper film formation of aluminum (Al) or the like. The rest is less likely to occur,
Therefore, a short circuit between aluminum wirings is suppressed, and the yield is improved.

【0023】一方、アルミニウムのエッチング残りを
除去しようとしてオーバーエッチングを行うときにも、
その時間が短くて済み、したがって、プラズマダメージ
も小さく、最上部の絶縁膜厚の減少を避けてデバイス特
性の悪化を防止することができる。
On the other hand, when performing over-etching to remove the aluminum etching residue,
The time is short, and therefore plasma damage is also small, and it is possible to prevent a decrease in the uppermost insulating film thickness and prevent deterioration of device characteristics.

【0024】次に、図2は上記工程に従って製造される
電荷転送素子のデバイスへの応用として、CCDイメー
ジャーを示すものである。図2(a)〜(c)はCCD
イメージャーにおけるセンサ形成部の簡単な製造工程と
構造を示す平面図であり、また、図2(a’)および図
2(b’)は、それぞれ図2(a)、図2(b)におけ
るA−A’の矢視断面図およびB−B’の矢視断面図で
ある。
Next, FIG. 2 shows a CCD imager as an application of the charge transfer device manufactured according to the above process to a device. 2A to 2C are CCDs.
FIG. 3 is a plan view showing a simple manufacturing process and structure of a sensor forming portion in an imager, and FIGS. 2 (a ′) and 2 (b ′) are respectively shown in FIGS. 2 (a) and 2 (b). It is an arrow sectional view of AA 'and an arrow sectional view of BB'.

【0025】図2(a)、(a’)および図2(b)、
(b’)に示す構造は、図1(a)〜(d)までの製造
工程と同じ工程によって製造される。ただし、第2電極
49の表面のシリコン酸化膜は形成しない。次いで、図
2(c)に示すように、後にセンサ形成部となる部分に
選択的にフォトレジストを形成し、このフォトレジスト
をマスクにして反応性イオンエッチング等によってセン
サ形成部51を形成する。次いで、基板の全面にシリコ
ン酸化膜52を形成して終了する。また、配線等の形成
部も同一マスクによる選択的なフォトレジスト形成後の
エッチングによって形成する。図3(a)および図3
(b)は、それぞれ図2(c)におけるC−C’の矢視
断面図およびD−D’の矢視断面図である。
2 (a), (a ') and FIG. 2 (b),
The structure shown in (b ') is manufactured by the same process as the manufacturing process shown in FIGS. However, the silicon oxide film on the surface of the second electrode 49 is not formed. Next, as shown in FIG. 2C, a photoresist is selectively formed in a portion that will later become a sensor forming portion, and the sensor forming portion 51 is formed by reactive ion etching or the like using this photoresist as a mask. Then, a silicon oxide film 52 is formed on the entire surface of the substrate, and the process is completed. Further, the formation portion of the wiring and the like is also formed by etching after the selective photoresist formation with the same mask. 3 (a) and 3
2B is a sectional view taken along the line CC ′ and a sectional view taken along the line DD ′ of FIG. 2C, respectively.

【0026】センサ形成部51に入射した光によって信
号電荷が発生すると、この電荷は第1電極45および第
2電極49を転送電極として所定のクロックで駆動する
ことにより、転送されるが、第1、第2電極45、49
のオーバーラップする部分が平坦化されているため、第
1、第2電極45、49間のポテンシャル障壁が取り除
かれ、電荷を効率良く転送することができる。
When a signal charge is generated by the light incident on the sensor forming portion 51, the charge is transferred by driving the first electrode 45 and the second electrode 49 as transfer electrodes at a predetermined clock. , Second electrodes 45, 49
Since the overlapping part of is flattened, the potential barrier between the first and second electrodes 45 and 49 is removed, and charges can be efficiently transferred.

【0027】次に、図4は本発明の他の実施例を示す図
であり、本実施例は第1電極の形状を変えた例である。
まず、図4(a)に示すように半導体基板61上に絶縁
酸化膜62を形成し、その後、リン含有の多結晶シリコ
ン(第1多結晶ポリシリコン層に相当)63を基板全面
に形成する。次いで、後に第1電極となる領域を形成す
るために、リン含有多結晶シリコン63の上面にフォト
レジスト(第1フォトレジストに相当)64を選択的に
形成する。
Next, FIG. 4 is a diagram showing another embodiment of the present invention, which is an example in which the shape of the first electrode is changed.
First, as shown in FIG. 4A, an insulating oxide film 62 is formed on a semiconductor substrate 61, and then phosphorus-containing polycrystalline silicon (corresponding to a first polycrystalline polysilicon layer) 63 is formed on the entire surface of the substrate. . Next, a photoresist (corresponding to the first photoresist) 64 is selectively formed on the upper surface of the phosphorus-containing polycrystalline silicon 63 in order to form a region to be the first electrode later.

【0028】次いで、図4(b)に示すように、フォト
レジスト64をマスクにしてケミカルドライエッチング
やウェットエッチングのような等方性エッチングを適当
な時間だけ行うことにより、リン含有多結晶シリコン6
3を山型(特に、富士山型)に形成する。次いで、図4
(c)に示すように、フォトレジスト64をマスクに反
応性イオンエッチング等で異方性エッチングを行う。次
いで、図4(d)に示すように、フォトレジスト64を
剥離して山型の第1電極(第1転送電極に相当)65を
形成する。その後、基板の全面を酸化雰囲気で処理し、
第1電極65の表面にシリコン酸化膜(第1の絶縁膜に
相当)66を形成する。
Next, as shown in FIG. 4B, isotropic etching such as chemical dry etching or wet etching is performed for a proper time by using the photoresist 64 as a mask, so that the phosphorus-containing polycrystalline silicon 6 is formed.
3 is formed into a mountain shape (especially Mt. Fuji shape). Then, FIG.
As shown in (c), anisotropic etching is performed by reactive ion etching or the like using the photoresist 64 as a mask. Next, as shown in FIG. 4D, the photoresist 64 is peeled off to form a mountain-shaped first electrode (corresponding to the first transfer electrode) 65. After that, the entire surface of the substrate is processed in an oxidizing atmosphere,
A silicon oxide film (corresponding to a first insulating film) 66 is formed on the surface of the first electrode 65.

【0029】次いで、図4(e)に示すように基板の表
面全体にリン含有の多結晶シリコン(第2多結晶ポリシ
リコン層に相当)67を成長させた後、フォトレジスト
(第2フォトレジストに相当)68を基板の表面全体に
表面が平坦になるように形成する。次いで、図4(f)
に示すようにフォトレジスト68とリン含有多結晶シリ
コン67をそれぞれのエッチング速度が等しい、すなわ
ち選択比が「1」であるようなエッチング条件にて基板
表面の全面をエッチングすることにより、第2電極(第
2転送電極に相当)69を各第1電極65の間に形成す
る。ここで、第2電極69は、第1電極45のテーパ部
に沿ったテーパ部をその側面に有しており、特に、第2
電極69の断面形状はカップ状に形成されている。その
後、基板の全面を酸化雰囲気で処理し、第2電極69の
表面にシリコン酸化膜(第2の絶縁膜に相当)70を形
成して終了する。
Next, as shown in FIG. 4E, after phosphorus-containing polycrystalline silicon (corresponding to the second polycrystalline polysilicon layer) 67 is grown on the entire surface of the substrate, a photoresist (second photoresist) is used. 68) is formed on the entire surface of the substrate so that the surface becomes flat. Then, FIG. 4 (f)
As shown in FIG. 3, the second electrode is formed by etching the entire surface of the substrate of the photoresist 68 and the phosphorus-containing polycrystalline silicon 67 under the etching conditions such that the etching rates are equal, that is, the selection ratio is “1”. 69 (corresponding to a second transfer electrode) is formed between each first electrode 65. Here, the second electrode 69 has a tapered portion along the tapered portion of the first electrode 45 on its side surface, and in particular, the second electrode 69 has a tapered portion.
The electrode 69 has a cup-shaped cross section. After that, the entire surface of the substrate is processed in an oxidizing atmosphere, a silicon oxide film (corresponding to a second insulating film) 70 is formed on the surface of the second electrode 69, and the process is completed.

【0030】上記製造工程によって作られた電荷転送素
子は、リン含有多結晶シリコンの断面形状が山型状に形
成されて第1電極65となり、その上に絶縁膜(シリコ
ン酸化膜)66を介してリン含有多結晶シリコンが第1
電極65間に埋め込まれて第2電極69となるような構
造になっている。したがって、前記実施例と同様に2つ
の電極はオーバーラップする部分で段差がなく、平坦化
した構造で電荷を転送することが可能になり、同様の効
果を得ることができる。
In the charge transfer device manufactured by the above manufacturing process, the phosphorus-containing polycrystalline silicon is formed into a mountain-shaped cross section to form the first electrode 65, and the insulating film (silicon oxide film) 66 is provided on the first electrode 65. First, phosphorus-containing polycrystalline silicon
The structure is such that the second electrode 69 is embedded between the electrodes 65. Therefore, as in the case of the above-described embodiment, there is no step in the overlapping portion of the two electrodes, and it is possible to transfer charges with a flattened structure, and the same effect can be obtained.

【0031】[0031]

【発明の効果】以上説明したように、本発明によれば、
2つの転送電極のオーバーラップ部を段差を持たない平
坦な構造にすることができ、2つの転送電極間のポテン
シャル障壁を取り除くことができる。したがって、適当
なクロック電圧を印加することにより、電荷を効率良く
転送することができる。
As described above, according to the present invention,
The overlapping portion of the two transfer electrodes can have a flat structure without a step, and the potential barrier between the two transfer electrodes can be removed. Therefore, the charges can be efficiently transferred by applying an appropriate clock voltage.

【0032】その結果、第2転送電極の形成時に高精度
のマスク合せが必要でなく、マスクずれによる不良品の
発生を抑制することができる。また、第1、第2転送電
極による段差がないため、アルミニウム等の上部成膜の
エッチオフ加工の際に生じるアルミニウムのエッチング
残りに起因するショートが減少し、歩留りを向上させる
ことができる。さらに、アルミニウムのエッチング残り
を除去しようとしてオーバーエッチングを行うときに
も、その時間が短くて済み(オーバーエッチングを少な
くでき)、プラズマダメージあるいは最上部の絶縁膜厚
減少によるデバイス特性の悪化を防止することができ
る。
As a result, it is not necessary to perform highly accurate mask alignment when forming the second transfer electrodes, and it is possible to suppress the generation of defective products due to mask misalignment. In addition, since there is no step due to the first and second transfer electrodes, a short circuit due to an etching residue of aluminum that occurs during the etch-off process of the upper film formation of aluminum or the like can be reduced and the yield can be improved. Furthermore, even when overetching is performed to remove etching residue of aluminum, the time is short (overetching can be reduced), and deterioration of device characteristics due to plasma damage or reduction of the uppermost insulating film thickness is prevented. be able to.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る電荷転送素子の製造工程の一実施
例を示す図である。
FIG. 1 is a diagram showing an embodiment of a manufacturing process of a charge transfer device according to the present invention.

【図2】同実施例の工程に従って製造される電荷転送素
子を応用したCCDイメージャーの製造工程を示す図で
ある。
FIG. 2 is a diagram showing a manufacturing process of a CCD imager to which a charge transfer device manufactured according to the process of the embodiment is applied.

【図3】同実施例の工程に従って製造される電荷転送素
子を応用したCCDイメージャーの断面図である。
FIG. 3 is a cross-sectional view of a CCD imager to which a charge transfer device manufactured according to the process of the example is applied.

【図4】本発明に係る電荷転送素子の製造工程の他の実
施例を示す図である。
FIG. 4 is a diagram showing another embodiment of the manufacturing process of the charge transfer device according to the present invention.

【図5】従来の電荷転送素子の製造工程を示す図であ
る。
FIG. 5 is a diagram showing a manufacturing process of a conventional charge transfer device.

【図6】従来の電荷転送素子を応用したCCDイメージ
ャーの製造工程を示す図である。
FIG. 6 is a diagram showing a manufacturing process of a CCD imager to which a conventional charge transfer device is applied.

【符号の説明】[Explanation of symbols]

41、61 半導体基板 42、62 絶縁酸化膜 43、63 リン含有多結晶シリコン(第1多結晶ポリ
シリコン層) 44、64 フォトレジスト(第1フォトレジスト) 45、65 第1電極(第1転送電極) 46、66 シリコン酸化膜(第1の絶縁膜) 47、67 リン含有多結晶シリコン(第2多結晶ポリ
シリコン層) 48、68 フォトレジスト(第2フォトレジスト) 49、69 第2電極(第2転送電極) 50、70 シリコン酸化膜(第2の絶縁膜) 51 センサ形成部 52 シリコン酸化膜
41, 61 Semiconductor substrate 42, 62 Insulating oxide film 43, 63 Phosphorus-containing polycrystalline silicon (first polycrystalline polysilicon layer) 44, 64 Photoresist (first photoresist) 45, 65 First electrode (first transfer electrode) ) 46, 66 silicon oxide film (first insulating film) 47, 67 phosphorus-containing polycrystalline silicon (second polycrystalline polysilicon layer) 48, 68 photoresist (second photoresist) 49, 69 second electrode (second) 2 transfer electrode) 50, 70 silicon oxide film (second insulating film) 51 sensor forming portion 52 silicon oxide film

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成5年4月1日[Submission date] April 1, 1993

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】全文[Correction target item name] Full text

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【書類名】 明細書[Document name] Statement

【発明の名称】 電荷転送素子およびその製造方法Title: Charge transfer device and method of manufacturing the same

【特許請求の範囲】[Claims]

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、例えばCCDイメージ
ャーに適用される電荷転送素子およびその製造方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a charge transfer device applied to, for example, a CCD imager and a manufacturing method thereof.

【0002】[0002]

【従来の技術】電荷転送素子は、基本的にはダイナミッ
クアナログシフトレジスタの一種であり、アナログ信号
としての電荷量を周期構造を有する電極によって蓄積又
は転送動作を制御する素子である。CCDも電荷転送素
子の一種であり、テレビカメラなどに受光素子として用
いられる。
2. Description of the Related Art A charge transfer element is basically a kind of dynamic analog shift register and is an element for controlling an accumulation or transfer operation of an electric charge amount as an analog signal by an electrode having a periodic structure. The CCD is also a type of charge transfer device and is used as a light receiving device in television cameras and the like.

【0003】従来の電荷転送素子の構造としては、例え
図7に示すようなものがある。図7は電荷転送素子の
製造工程を順に示しながら、構造を断面として示すもの
である。図7において、1は半導体基板、2は絶縁膜、
3はリン含有の多結晶シリコンである。まず、図7
(a)に示すように、リン含有多結晶シリコン3の上面
にフォトレジスト4を形成し、次いで、図7(b)に示
すように、フォトレジスト4をマスクにして反応性イオ
ンエッチング等によりリン含有多結晶シリコン3の選択
的除去を行い、第1電極5を形成する。さらに、第1電
極5の表面に絶縁膜6を形成する。
For example, the structure of a conventional charge transfer element is
IfFigure 7There is something like.Figure 7Is the charge transfer device
The structure is shown as a cross section, showing the manufacturing steps in order
Is.Figure 7, 1 is a semiconductor substrate, 2 is an insulating film,
3 is phosphorus-containing polycrystalline silicon. First,Figure 7
As shown in (a), the upper surface of the phosphorus-containing polycrystalline silicon 3
Photoresist 4 is formed on theFigure 7Shown in (b)
The photoresist 4 as a mask.
Selection of phosphorus-containing polycrystalline silicon 3 by etching
And then removed to form the first electrode 5. In addition, the first electric
An insulating film 6 is formed on the surface of the pole 5.

【0004】次いで、図7(c)に示すように絶縁膜6
の上面の全面にわたってリン含有の多結晶シリコン7を
成長させた後、フォトレジスト8を電極形成部に形成す
る(図7(d)参照)。次いで、図7(e)に示すよう
に、フォトレジスト8をマスクに反応性イオンエッチン
グ等によりリン含有多結晶シリコン7の選択的除去を行
って第2電極9を形成し、さらに、第1電極9の表面に
絶縁膜10を形成する。
Then, as shown in FIG. 7C, the insulating film 6 is formed.
After the phosphorus-containing polycrystalline silicon 7 is grown over the entire upper surface of, the photoresist 8 is formed on the electrode forming portion (see FIG. 7D ). Then, as shown in FIG. 7E, the phosphorus-containing polycrystalline silicon 7 is selectively removed by reactive ion etching or the like using the photoresist 8 as a mask to form the second electrode 9, and further, the first electrode. An insulating film 10 is formed on the surface of 9.

【0005】次に、上記工程に従って製造される電荷転
送素子のデバイスへの応用としては、図8に示すCCD
イメージャーがある。図8(a)、図8(b)は従来の
CCDイメージャーにおけるセンサ形成部の簡単な製造
工程と構造を示す平面図であり、また、図8(a’)お
よび図8(b’)は、それぞれ図8(a)、図8(b)
におけるA−A’の矢視断面図およびB−B’の矢視断
面図である。
Next, as an application of the charge transfer element manufactured according to the above process to a device, a CCD shown in FIG.
There is an imager. 8 (a) and 8 (b) are plan views showing a simple manufacturing process and structure of a sensor forming portion in a conventional CCD imager, and FIGS. 8 (a ') and 8 (b'). Are respectively shown in FIG. 8 (a) and FIG. 8 (b).
3 is a cross-sectional view taken along the line AA ′ and a cross-sectional view taken along the line BB ′ in FIG.

【0006】まず、図8(a)、(a’)に示すように
半導体基板21上に絶縁酸化膜22を形成し、次いで、
リン含有多結晶シリコンを成長させた後、その上面にフ
ォトレジストを形成し、これをマスクにして反応性イオ
ンエッチングによってリン含有多結晶シリコンの選択的
除去を行い、第1電極23を形成する。さらに、第1電
極23の表面にシリコン酸化膜(絶縁膜)24を形成す
る。
First, an insulating oxide film 22 is formed on a semiconductor substrate 21 as shown in FIGS.
After growing the phosphorus-containing polycrystalline silicon, a photoresist is formed on the upper surface thereof, and the phosphorus-containing polycrystalline silicon is selectively removed by reactive ion etching using this as a mask to form the first electrode 23. Further, a silicon oxide film (insulating film) 24 is formed on the surface of the first electrode 23.

【0007】次いで、図8(b)、(b’)に示すよう
にシリコン酸化膜24の全面にわたってリン含有の多結
晶シリコンを成長させた後、選択的に形成したフォトレ
ジストをマスクに反応性イオンエッチング等によりリン
含有多結晶シリコンの除去を行って第2電極31を形成
し、さらに、第2電極31の表面にシリコン酸化膜(絶
縁膜)32を形成して終了する。これにより、図中の3
3がセンサ形成部になる。
Then, as shown in FIGS. 8B and 8B ', after phosphorus-containing polycrystalline silicon is grown over the entire surface of the silicon oxide film 24, the photoresist selectively formed is used as a mask for the reactivity. The phosphorus-containing polycrystalline silicon is removed by ion etching or the like to form the second electrode 31, and the silicon oxide film (insulating film) 32 is further formed on the surface of the second electrode 31 to complete the process. As a result, 3 in the figure
3 is a sensor forming part.

【0008】そして、センサ形成部33に入射した光に
よって信号電荷が発生し、この電荷は第1電極23およ
び第2電極31を転送電極として所定のクロックで駆動
することにより、転送され、撮像デバイスとして用いら
れる。
Then, a signal charge is generated by the light incident on the sensor forming portion 33, and this charge is transferred by driving the first electrode 23 and the second electrode 31 as a transfer electrode at a predetermined clock, and is transferred to the image pickup device. Used as.

【0009】[0009]

【発明が解決しようとする課題】ところで、電荷転送素
子の製造工程にあっては、上述した第2電極を形成する
ときに高精度のマスク合せが必要であったため、マスク
ずれによる不良品が発生しやすいという問題点があっ
た。
By the way, in the manufacturing process of the charge transfer device, since a highly accurate mask alignment is required when forming the above-mentioned second electrode, a defective product is generated due to the mask displacement. There was a problem that it was easy to do.

【0010】また、第1電極、第2電極のオーバーラッ
プによる段差のために、次のような問題点があった。従
来の構造では、アルミニウム(Al)等の上部成膜をエ
ッチオフ加工する際に、段差部にアルミニウムのエッチ
ング残りが生じ易く、これがアルミニウム配線間のショ
ートを引き起こし、歩留りが低下していた。このアルミ
ニウムのエッチング残りを除去するためには、オーバー
エッチングを長めに行わなくてはならず、その結果、プ
ラズマダメージが大きいという新たな欠点が生じるとと
もに、最上部の絶縁膜厚が減少してデバイスの特性が悪
化するという欠点が生じていた。
Further, there is the following problem due to the step difference due to the overlap of the first electrode and the second electrode. In the conventional structure, when etching off the upper film of aluminum (Al) or the like, an etching residue of aluminum is likely to occur in the step portion, which causes a short circuit between the aluminum wirings, and the yield is reduced. In order to remove this aluminum etching residue, overetching must be carried out for a long time, resulting in a new defect that plasma damage is large, and at the same time, the uppermost insulating film thickness is reduced and the device thickness is reduced. However, there is a drawback that the characteristics of No. 1 deteriorate.

【0011】一方、特開昭63ー272067号公報に
記載の「MOS型半導体装置の製造方法」によると、第
2電極を第1電極間にエッチバックによって形成する工
程が開示されているが、このような工程によっても特に
第1電極の段差が大きいために、第2電極をオーバーラ
ップした場合の段差を平坦化することはできず、上記問
題点を解決するには至っていない。
On the other hand, according to the "method for manufacturing a MOS type semiconductor device" described in Japanese Patent Laid-Open No. 272067/1988, a step of forming the second electrode between the first electrodes by etching back is disclosed. Even by such a step, since the step difference of the first electrode is particularly large, the step difference when the second electrode overlaps cannot be flattened, and the above problems cannot be solved.

【0012】そこで本発明は、マスクずれによる不良品
の発生を抑制し、アルミニウム配線間のショートに起因
する歩留りの低下を抑え、かつプラズマダメージあるい
は絶縁膜厚の減少によるデバイス特性の悪化を少なくで
きる電荷転送素子およびその製造方法を提供することを
目的としている。
Therefore, according to the present invention, generation of defective products due to mask misalignment can be suppressed, reduction in yield due to short circuit between aluminum wirings can be suppressed, and deterioration of device characteristics due to plasma damage or reduction in insulating film thickness can be suppressed. An object of the present invention is to provide a charge transfer device and a manufacturing method thereof.

【0013】[0013]

【課題を解決するための手段】上記目的を達成するた
め、本発明による電荷転送素子は、半導体基板と、前記
半導体基板上に絶縁膜を介して形成されるとともに、そ
の側面にテーパ部が形成された第1転送電極と、前記第
1転送電極上に形成された第1の絶縁膜と、前記第1転
送電極間に形成されるとともに、前記第1転送電極のテ
ーパ部に沿ったテーパ部をその側面に形成した第2転送
電極と、前記第2転送電極上に形成された第2の絶縁膜
と、を備えたことを特徴とする。
In order to achieve the above object, a charge transfer device according to the present invention is formed on a semiconductor substrate and an insulating film on the semiconductor substrate, and a tapered portion is formed on a side surface thereof. A first transfer electrode, a first insulating film formed on the first transfer electrode, and a taper portion formed between the first transfer electrode and along the taper portion of the first transfer electrode. A second transfer electrode formed on the side surface thereof and a second insulating film formed on the second transfer electrode.

【0014】また、好ましい態様として、前記第1転送
電極は、その断面が山型に形成されたことを特徴とす
る。前記第2転送電極は、その断面がカップ状に形成さ
れたことを特徴とする。
In a preferred embodiment, the first transfer electrode has a mountain-shaped cross section. The second transfer electrode has a cup-shaped cross section.

【0015】本発明による電荷転送素子の製造方法は、
半導体基板上に絶縁膜を介して第1多結晶ポリシリコン
層を形成する工程と、第1フォトレジストを前記第1多
結晶ポリシリコン層の電極部に選択的に形成する工程
と、前記第1フォトレジストをマスクにして前記第1多
結晶ポリシリコン層をエッチングして、その側面にテー
パ部を有する第1転送電極を形成する工程と、前記第1
転送電極および前記絶縁膜上に第2多結晶ポリシリコン
層を形成する工程と、前記第2多結晶ポリシリコン層上
に、その表面が平坦になるように第2フォトレジストを
形成する工程と、前記第2フォトレジストおよび前記第
2多結晶ポリシリコン層を等速度エッチングして前記第
1転送電極間に、その側面にテーパ部を有する第2転送
電極を形成する工程と、を含むことを特徴とする。
A method of manufacturing a charge transfer device according to the present invention comprises:
Forming a first polycrystalline polysilicon layer on a semiconductor substrate via an insulating film; selectively forming a first photoresist on an electrode portion of the first polycrystalline polysilicon layer; Etching the first polycrystalline polysilicon layer using a photoresist as a mask to form a first transfer electrode having a tapered portion on a side surface thereof;
A step of forming a second polycrystalline polysilicon layer on the transfer electrode and the insulating film, and a step of forming a second photoresist on the second polycrystalline polysilicon layer so as to have a flat surface. Etching the second photoresist and the second polycrystalline polysilicon layer at a constant rate to form a second transfer electrode having a taper portion on a side surface between the first transfer electrodes. And

【0016】[0016]

【作用】本発明では、第1多結晶ポリシリコン層の断面
形状がテーパ状あるいは段階状に形成されて第1転送電
極が形成され、その上に絶縁膜が形成された後、第2多
結晶ポリシリコン層が第1電極間に埋め込まれて第2転
送電極が形成される。その結果、2つの転送電極はオー
バーラップ部の段差を持たない平坦な構造で、信号電荷
の転送が可能になる。
In the present invention, the first polycrystalline polysilicon layer is formed in a tapered or stepwise cross-sectional shape to form the first transfer electrode, and the insulating film is formed on the first transfer electrode. A second transfer electrode is formed by filling the polysilicon layer between the first electrodes. As a result, the two transfer electrodes have a flat structure having no step in the overlapping portion, and the signal charges can be transferred.

【0017】したがって、第2転送電極の形成時に高精
度のマスク合せが必要でなく、マスクずれによる不良品
の発生が抑制される。また、第1、第2転送電極による
段差がないため、アルミニウム等の上部成膜のエッチオ
フ加工の際に生じるアルミニウムのエッチング残りに起
因するショートが減少し、歩留りが向上する。さらに、
オーバーエッチングを少なくでき、プラズマダメージあ
るいは最上部の絶縁膜厚減少によるデバイス特性の悪化
を抑制できる。
Therefore, highly accurate mask alignment is not required at the time of forming the second transfer electrodes, and the generation of defective products due to mask misalignment is suppressed. Further, since there is no step due to the first and second transfer electrodes, a short circuit due to an etching residue of aluminum that occurs during the etching off process of the upper film formation of aluminum or the like is reduced, and the yield is improved. further,
Overetching can be reduced, and deterioration of device characteristics due to plasma damage or reduction of the uppermost insulating film thickness can be suppressed.

【0018】[0018]

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図1は本発明に係る電荷転送素子の製造方法の一
実施例を示す図である。まず、図1(a)に示すように
半導体基板41上に絶縁酸化膜42を形成し、その後、
リン含有の多結晶シリコン(第1多結晶ポリシリコン層
に相当)43を基板全面に形成する。次いで、後に第1
電極となる領域を形成するために、リン含有多結晶シリ
コン43の上面にフォトレジスト(第1フォトレジスト
に相当)44を選択的に形成する。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing an embodiment of a method of manufacturing a charge transfer device according to the present invention. First, an insulating oxide film 42 is formed on a semiconductor substrate 41 as shown in FIG.
Polycrystalline silicon containing phosphorus (corresponding to a first polycrystalline silicon layer) 43 is formed on the entire surface of the substrate. Then first
A photoresist (corresponding to the first photoresist) 44 is selectively formed on the upper surface of the phosphorus-containing polycrystalline silicon 43 in order to form a region to be an electrode.

【0019】次いで、図1(b)に示すように、フォト
レジスト4をマスクにして反応性イオンエッチング等の
適当なエッチング条件下で、リン含有多結晶シリコン4
3の選択的除去を行い、テーパ状の第1電極(第1転送
電極に相当)45を形成する。その後、基板の全面を酸
化雰囲気で処理し、第1電極45の表面にシリコン酸化
膜(第1の絶縁膜に相当)46を形成する。
Next, as shown in FIG. 1 (b), the phosphorus-containing polycrystalline silicon 4 is formed under appropriate etching conditions such as reactive ion etching using the photoresist 4 as a mask.
3 is selectively removed to form a tapered first electrode (corresponding to the first transfer electrode) 45. Then, the entire surface of the substrate is processed in an oxidizing atmosphere to form a silicon oxide film (corresponding to a first insulating film) 46 on the surface of the first electrode 45.

【0020】次いで、図1(c)に示すように基板の表
面全体にリン含有の多結晶シリコン(第2多結晶ポリシ
リコン層に相当)47を成長させた後、フォトレジスト
(第2フォトレジストに相当)48を基板の表面全体に
表面が平坦になるように形成する。次いで、図1(d)
に示すようにフォトレジスト48とリン含有多結晶シリ
コン47をそれぞれのエッチング速度が等しい、すなわ
ち選択比が「1」であるようなエッチング条件にて基板
表面の全面をエッチングすることにより、第2電極(第
2転送電極に相当)49を各第1電極45の間に形成す
る。ここで、第2電極49は、第1電極45のテーパ部
に沿ったテーパ部をその側面に有している。その後、基
板の全面を酸化雰囲気で処理し、第2電極49の表面に
シリコン酸化膜(第2の絶縁膜に相当)50を形成して
終了する。
Then, as shown in FIG. 1C, after phosphorus-containing polycrystalline silicon (corresponding to the second polycrystalline polysilicon layer) 47 is grown on the entire surface of the substrate, a photoresist (second photoresist) is used. 48) is formed on the entire surface of the substrate so that the surface becomes flat. Then, FIG. 1 (d)
As shown in FIG. 5, the second electrode is formed by etching the entire surface of the substrate with the photoresist 48 and the phosphorus-containing polycrystalline silicon 47 under the etching conditions such that the etching rates are equal, that is, the selection ratio is “1”. 49 (corresponding to a second transfer electrode) is formed between each first electrode 45. Here, the second electrode 49 has a tapered portion along the tapered portion of the first electrode 45 on its side surface. After that, the entire surface of the substrate is processed in an oxidizing atmosphere, a silicon oxide film (corresponding to a second insulating film) 50 is formed on the surface of the second electrode 49, and the process is completed.

【0021】上記製造工程によって作られた電荷転送素
子は、リン含有多結晶シリコンの断面形状がテーパ状に
形成されて第1電極45となり、その上に絶縁膜(シリ
コン酸化膜)46を介してリン含有多結晶シリコンが第
1電極45間に埋め込まれて第2電極49となるような
構造になっている。したがって、2つの電極はオーバー
ラップする部分で段差がない、すなわち平坦化した構造
で電荷を転送することが可能になる。具体的には、第1
電極45および第2電極49を転送電極として所定のク
ロックで駆動される。この場合、第1、第2電極45、
49のオーバーラップする部分が平坦化されているた
め、第1、第2電極45、49間のポテンシャル障壁を
取り除くことができる。したがって、適当なクロック電
圧を印加することにより、電荷が効率良く転送される。
その結果、次のような効果を得ることができる。
In the charge transfer device manufactured by the above manufacturing process, the phosphorus-containing polycrystalline silicon has a tapered cross-sectional shape to form the first electrode 45, and the insulating film (silicon oxide film) 46 is formed on the first electrode 45. The second electrode 49 has a structure in which phosphorus-containing polycrystalline silicon is embedded between the first electrodes 45. Therefore, the two electrodes have no step in the overlapping portion, that is, it is possible to transfer charges with a flattened structure. Specifically, the first
The electrodes 45 and the second electrodes 49 are driven by a predetermined clock using the transfer electrodes. In this case, the first and second electrodes 45,
Since the overlapping portion of 49 is flattened, the potential barrier between the first and second electrodes 45, 49 can be removed. Therefore, the charges are efficiently transferred by applying an appropriate clock voltage.
As a result, the following effects can be obtained.

【0022】製造工程では第2電極49を形成すると
きに高精度のマスク合せが必要でなく、マスクずれによ
る不良品の発生を抑制して歩留りを向上させることがで
きる。 第1電極45、第2電極49のオーバーラップする部
分が平坦化されているため、アルミニウム(Al)等の
上部成膜をエッチオフ加工する際にも、段差部がないこ
とから、アルミニウムのエッチング残りが生じにくく、
したがって、アルミニウム配線間のショートが抑えら
れ、歩留りが向上する。
In the manufacturing process, highly accurate mask alignment is not required when forming the second electrode 49, and the production of defective products due to mask misalignment can be suppressed to improve the yield. Since the overlapping portions of the first electrode 45 and the second electrode 49 are flattened, there is no step even when etching off the upper film formation of aluminum (Al) or the like. The rest is less likely to occur,
Therefore, a short circuit between aluminum wirings is suppressed, and the yield is improved.

【0023】一方、アルミニウムのエッチング残りを
除去しようとしてオーバーエッチングを行うときにも、
その時間が短くて済み、したがって、プラズマダメージ
も小さく、最上部の絶縁膜厚の減少を避けてデバイス特
性の悪化を防止することができる。
On the other hand, when performing over-etching to remove the aluminum etching residue,
The time is short, and therefore plasma damage is also small, and it is possible to prevent a decrease in the uppermost insulating film thickness and prevent deterioration of device characteristics.

【0024】次に、図2、図3は上記工程に従って製造
される電荷転送素子のデバイスへの応用として、CCD
イメージャーを示すものである。図2(a)、(b)、
図3(c)はCCDイメージャーにおけるセンサ形成部
の簡単な製造工程と構造を示す平面図であり、また、図
2(a’)および図2(b’)は、それぞれ図2
(a)、図2(b)におけるA−A’の矢視断面図およ
びB−B’の矢視断面図である。
Next, FIGS. 2 and 3 show a CCD as a device application of the charge transfer device manufactured according to the above process .
It shows an imager. 2 (a) , (b),
FIG. 3C is a plan view showing a simple manufacturing process and structure of the sensor forming portion in the CCD imager, and FIGS. 2A ′ and 2B ′ are respectively FIG.
FIG. 3A is a sectional view taken along the line AA ′ in FIG. 2B and a sectional view taken along the line BB ′ in FIG.

【0025】図2(a)、(a’)および図2(b)、
(b’)に示す構造は、図1(a)〜(d)までの製造
工程と同じ工程によって製造される。ただし、第2電極
49の表面のシリコン酸化膜は形成しない。次いで、
(c)に示すように、後にセンサ形成部となる部分に
選択的にフォトレジストを形成し、このフォトレジスト
をマスクにして反応性イオンエッチング等によってセン
サ形成部51を形成する。次いで、基板の全面にシリコ
ン酸化膜52を形成して終了する。また、配線等の形成
部も同一マスクによる選択的なフォトレジスト形成後の
エッチングによって形成する。図4(a)および図4
(b)は、それぞれ図3(c)におけるC−C’の矢視
断面図およびD−D’の矢視断面図である。
2 (a), (a ') and FIG. 2 (b),
The structure shown in (b ') is the same as that shown in FIGS. 1 (a) to 1 (d).
It is manufactured by the same process as the process. However, the second electrode
The silicon oxide film on the surface of 49 is not formed. ThenFigure
ThreeAs shown in (c),
A photoresist is selectively formed, and this photoresist is
With the mask as a mask by reactive ion etching, etc.
The forming portion 51 is formed. Then, the entire surface of the substrate is
Then, the oxide film 52 is formed and the process is completed. Also, formation of wiring etc.
After the selective photoresist formation with the same mask
It is formed by etching.Figure 4(A) andFigure 4
(B) is respectivelyFigure 3View of C-C 'in (c)
It is a sectional view and a sectional view taken along the line D-D '.

【0026】センサ形成部51に入射した光によって信
号電荷が発生すると、この電荷は第1電極45および第
2電極49を転送電極として所定のクロックで駆動する
ことにより、転送されるが、第1、第2電極45、49
のオーバーラップする部分が平坦化されているため、第
1、第2電極45、49間のポテンシャル障壁が取り除
かれ、電荷を効率良く転送することができる。
When a signal charge is generated by the light incident on the sensor forming portion 51, the charge is transferred by driving the first electrode 45 and the second electrode 49 as transfer electrodes at a predetermined clock. , Second electrodes 45, 49
Since the overlapping part of is flattened, the potential barrier between the first and second electrodes 45 and 49 is removed, and charges can be efficiently transferred.

【0027】次に、図5は本発明の他の実施例を示す図
であり、本実施例は第1電極の形状を変えた例である。
まず、図5(a)に示すように半導体基板61上に絶縁
酸化膜62を形成し、その後、リン含有の多結晶シリコ
ン(第1多結晶ポリシリコン層に相当)63を基板全面
に形成する。次いで、後に第1電極となる領域を形成す
るために、リン含有多結晶シリコン63の上面にフォト
レジスト(第1フォトレジストに相当)64を選択的に
形成する。
Next, FIG. 5 is a diagram showing another embodiment of the present invention, which is an example in which the shape of the first electrode is changed.
First, as shown in FIG. 5A , an insulating oxide film 62 is formed on a semiconductor substrate 61, and then phosphorus-containing polycrystalline silicon (corresponding to a first polycrystalline polysilicon layer) 63 is formed on the entire surface of the substrate. . Next, a photoresist (corresponding to the first photoresist) 64 is selectively formed on the upper surface of the phosphorus-containing polycrystalline silicon 63 in order to form a region to be the first electrode later.

【0028】次いで、図5(b)に示すように、フォト
レジスト64をマスクにしてケミカルドライエッチング
やウェットエッチングのような等方性エッチングを適当
な時間だけ行うことにより、リン含有多結晶シリコン6
3を山型(特に、富士山型)に形成する。次いで、図5
(c)に示すように、フォトレジスト64をマスクに反
応性イオンエッチング等で異方性エッチングを行う。次
いで、図5(d)に示すように、フォトレジスト64を
剥離して山型の第1電極(第1転送電極に相当)65を
形成する。その後、基板の全面を酸化雰囲気で処理し、
第1電極65の表面にシリコン酸化膜(第1の絶縁膜に
相当)66を形成する。
Next, as shown in FIG. 5B, isotropic etching such as chemical dry etching or wet etching is performed for a proper time by using the photoresist 64 as a mask, and the phosphorus-containing polycrystalline silicon 6 is then removed.
3 is formed into a mountain shape (especially Mt. Fuji shape). Then, FIG.
As shown in (c), anisotropic etching is performed by reactive ion etching or the like using the photoresist 64 as a mask. Next, as shown in FIG. 5D , the photoresist 64 is peeled off to form a mountain-shaped first electrode (corresponding to the first transfer electrode) 65. After that, the entire surface of the substrate is processed in an oxidizing atmosphere,
A silicon oxide film (corresponding to a first insulating film) 66 is formed on the surface of the first electrode 65.

【0029】次いで、図6(e)に示すように基板の表
面全体にリン含有の多結晶シリコン(第2多結晶ポリシ
リコン層に相当)67を成長させた後、フォトレジスト
(第2フォトレジストに相当)68を基板の表面全体に
表面が平坦になるように形成する。次いで、図6(f)
に示すようにフォトレジスト68とリン含有多結晶シリ
コン67をそれぞれのエッチング速度が等しい、すなわ
ち選択比が「1」であるようなエッチング条件にて基板
表面の全面をエッチングすることにより、第2電極(第
2転送電極に相当)69を各第1電極65の間に形成す
る。ここで、第2電極69は、第1電極45のテーパ部
に沿ったテーパ部をその側面に有しており、特に、第2
電極69の断面形状はカップ状に形成されている。その
後、基板の全面を酸化雰囲気で処理し、第2電極69の
表面にシリコン酸化膜(第2の絶縁膜に相当)70を形
成して終了する。
Next, as shown in FIG. 6E, after phosphorus-containing polycrystalline silicon (corresponding to a second polycrystalline polysilicon layer) 67 is grown on the entire surface of the substrate, a photoresist (second photoresist) is used. 68) is formed on the entire surface of the substrate so that the surface becomes flat. Then, FIG. 6 (f)
As shown in FIG. 3, the second electrode is formed by etching the entire surface of the substrate of the photoresist 68 and the phosphorus-containing polycrystalline silicon 67 under the etching conditions such that the etching rates are equal, that is, the selection ratio is “1”. 69 (corresponding to a second transfer electrode) is formed between each first electrode 65. Here, the second electrode 69 has a tapered portion along the tapered portion of the first electrode 45 on its side surface, and in particular, the second electrode 69 has a tapered portion.
The electrode 69 has a cup-shaped cross section. After that, the entire surface of the substrate is processed in an oxidizing atmosphere, a silicon oxide film (corresponding to a second insulating film) 70 is formed on the surface of the second electrode 69, and the process is completed.

【0030】上記製造工程によって作られた電荷転送素
子は、リン含有多結晶シリコンの断面形状が山型状に形
成されて第1電極65となり、その上に絶縁膜(シリコ
ン酸化膜)66を介してリン含有多結晶シリコンが第1
電極65間に埋め込まれて第2電極69となるような構
造になっている。したがって、前記実施例と同様に2つ
の電極はオーバーラップする部分で段差がなく、平坦化
した構造で電荷を転送することが可能になり、同様の効
果を得ることができる。
In the charge transfer device manufactured by the above manufacturing process, the phosphorus-containing polycrystalline silicon is formed into a mountain-shaped cross section to form the first electrode 65, and the insulating film (silicon oxide film) 66 is provided on the first electrode 65. First, phosphorus-containing polycrystalline silicon
The structure is such that the second electrode 69 is embedded between the electrodes 65. Therefore, as in the case of the above-described embodiment, there is no step in the overlapping portion of the two electrodes, and it is possible to transfer charges with a flattened structure, and the same effect can be obtained.

【0031】[0031]

【発明の効果】以上説明したように、本発明によれば、
2つの転送電極のオーバーラップ部を段差を持たない平
坦な構造にすることができ、2つの転送電極間のポテン
シャル障壁を取り除くことができる。したがって、適当
なクロック電圧を印加することにより、電荷を効率良く
転送することができる。
As described above, according to the present invention,
The overlapping portion of the two transfer electrodes can have a flat structure without a step, and the potential barrier between the two transfer electrodes can be removed. Therefore, the charges can be efficiently transferred by applying an appropriate clock voltage.

【0032】その結果、第2転送電極の形成時に高精度
のマスク合せが必要でなく、マスクずれによる不良品の
発生を抑制することができる。また、第1、第2転送電
極による段差がないため、アルミニウム等の上部成膜の
エッチオフ加工の際に生じるアルミニウムのエッチング
残りに起因するショートが減少し、歩留りを向上させる
ことができる。さらに、アルミニウムのエッチング残り
を除去しようとしてオーバーエッチングを行うときに
も、その時間が短くて済み(オーバーエッチングを少な
くでき)、プラズマダメージあるいは最上部の絶縁膜厚
減少によるデバイス特性の悪化を防止することができ
る。
As a result, it is not necessary to perform highly accurate mask alignment when forming the second transfer electrodes, and it is possible to suppress the generation of defective products due to mask misalignment. In addition, since there is no step due to the first and second transfer electrodes, a short circuit due to an etching residue of aluminum that occurs during the etch-off process of the upper film formation of aluminum or the like can be reduced and the yield can be improved. Furthermore, even when overetching is performed to remove etching residue of aluminum, the time is short (overetching can be reduced), and deterioration of device characteristics due to plasma damage or reduction of the uppermost insulating film thickness is prevented. be able to.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る電荷転送素子の製造工程の一実施
例を示す図である。
FIG. 1 is a diagram showing an embodiment of a manufacturing process of a charge transfer device according to the present invention.

【図2】同実施例の工程に従って製造される電荷転送素
子を応用したCCDイメージャーの製造工程の一部を
す図である。
FIG. 2 is a diagram showing a part of a manufacturing process of a CCD imager to which a charge transfer device manufactured according to the process of the embodiment is applied.

【図3】同実施例の工程に従って製造される電荷転送素
子を応用したCCDイメージャーの製造工程の一部を示
す図である。
FIG. 3 is a charge transfer element manufactured according to the process of the embodiment .
Shows a part of the manufacturing process of a CCD imager using a child
It is a figure.

【図4】同実施例の工程に従って製造される電荷転送素
子を応用したCCDイメージャーの断面図である。
FIG. 4 is a cross-sectional view of a CCD imager to which a charge transfer device manufactured according to the process of the example is applied.

【図5】本発明に係る電荷転送素子の製造工程の他の実
施例の一部を示す図である。
FIG. 5 is a diagram showing a part of another embodiment of the process of manufacturing the charge transfer device according to the present invention.

【図6】本発明に係る電荷転送素子の製造工程の他の実
施例の一部を示す図である。
FIG. 6 is another example of the manufacturing process of the charge transfer device according to the present invention .
It is a figure which shows a part of Example.

【図7】従来の電荷転送素子の製造工程を示す図であ
る。
FIG. 7 is a diagram showing a manufacturing process of a conventional charge transfer device.

【図8】従来の電荷転送素子を応用したCCDイメージ
ャーの製造工程を示す図である。
FIG. 8 is a diagram showing a manufacturing process of a CCD imager to which a conventional charge transfer device is applied.

【符号の説明】 41、61 半導体基板 42、62 絶縁酸化膜 43、63 リン含有多結晶シリコン(第1多結晶ポリ
シリコン層) 44、64 フォトレジスト(第1フォトレジスト) 45、65 第1電極(第1転送電極) 46、66 シリコン酸化膜(第1の絶縁膜) 47、67 リン含有多結晶シリコン(第2多結晶ポリ
シリコン層) 48、68 フォトレジスト(第2フォトレジスト) 49、69 第2電極(第2転送電極) 50、70 シリコン酸化膜(第2の絶縁膜) 51 センサ形成部 52 シリコン酸化膜
[Description of Reference Signs] 41, 61 Semiconductor substrate 42, 62 Insulating oxide film 43, 63 Phosphorus-containing polycrystalline silicon (first polycrystalline polysilicon layer) 44, 64 Photoresist (first photoresist) 45, 65 First electrode (First transfer electrode) 46, 66 Silicon oxide film (first insulating film) 47, 67 Phosphorus-containing polycrystalline silicon (second polycrystalline polysilicon layer) 48, 68 Photoresist (second photoresist) 49, 69 Second electrode (second transfer electrode) 50, 70 Silicon oxide film (second insulating film) 51 Sensor forming portion 52 Silicon oxide film

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】全図[Correction target item name] All drawings

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図1】 [Figure 1]

【図2】 [Fig. 2]

【図4】 [Figure 4]

【図3】 [Figure 3]

【図5】 [Figure 5]

【図6】 [Figure 6]

【図7】 [Figure 7]

【図8】 [Figure 8]

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板と、 前記半導体基板上に絶縁膜を介して形成されるととも
に、その側面にテーパ部が形成された第1転送電極と、 前記第1転送電極上に形成された第1の絶縁膜と、 前記第1転送電極間に形成されるとともに、前記第1転
送電極のテーパ部に沿ったテーパ部をその側面に形成し
た第2転送電極と、 前記第2転送電極上に形成された第2の絶縁膜と、 を備えたことを特徴とする電荷転送素子。
1. A semiconductor substrate, a first transfer electrode formed on the semiconductor substrate via an insulating film and having a tapered portion on its side surface, and a first transfer electrode formed on the first transfer electrode. A second transfer electrode that is formed between the first transfer electrode and the first transfer electrode and has a taper portion along the taper portion of the first transfer electrode on its side surface; and on the second transfer electrode. A formed second insulating film, and a charge transfer device comprising:
【請求項2】 前記第1転送電極は、その断面が山型に
形成されたことを特徴とする請求項1記載の電荷転送素
子。
2. The charge transfer device according to claim 1, wherein the first transfer electrode has a mountain-shaped cross section.
【請求項3】 前記第2転送電極は、その断面がカップ
状に形成されたことを特徴とする請求項2記載の電荷転
送素子。
3. The charge transfer device according to claim 2, wherein the second transfer electrode has a cup-shaped cross section.
【請求項4】 半導体基板上に絶縁膜を介して第1多結
晶ポリシリコン層を形成する工程と、 第1フォトレジストを前記第1多結晶ポリシリコン層の
電極部に選択的に形成する工程と、 前記第1フォトレジストをマスクにして前記第1多結晶
ポリシリコン層をエッチングして、その側面にテーパ部
を有する第1転送電極を形成する工程と、 前記第1転送電極および前記絶縁膜上に第2多結晶ポリ
シリコン層を形成する工程と、 前記第2多結晶ポリシリコン層上に、その表面が平坦に
なるように第2フォトレジストを形成する工程と、 前記第2フォトレジストおよび前記第2多結晶ポリシリ
コン層を等速度エッチングして前記第1転送電極間に、
その側面にテーパ部を有する第2転送電極を形成する工
程と、 を含むことを特徴とする電荷転送素子の製造方法。
4. A step of forming a first polysilicon layer on a semiconductor substrate with an insulating film interposed therebetween, and a step of selectively forming a first photoresist on an electrode portion of the first polysilicon layer. And a step of etching the first polycrystalline polysilicon layer using the first photoresist as a mask to form a first transfer electrode having a tapered portion on its side surface, the first transfer electrode and the insulating film. A step of forming a second polycrystalline polysilicon layer thereon, a step of forming a second photoresist on the second polycrystalline polysilicon layer so that its surface is flat, and a step of forming the second photoresist and The second polycrystal polysilicon layer is etched at a constant rate to form a gap between the first transfer electrodes,
And a step of forming a second transfer electrode having a taper portion on its side surface.
JP28397092A 1992-09-28 1992-09-28 Method for manufacturing charge transfer device Expired - Fee Related JP3306929B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28397092A JP3306929B2 (en) 1992-09-28 1992-09-28 Method for manufacturing charge transfer device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28397092A JP3306929B2 (en) 1992-09-28 1992-09-28 Method for manufacturing charge transfer device

Publications (2)

Publication Number Publication Date
JPH06112231A true JPH06112231A (en) 1994-04-22
JP3306929B2 JP3306929B2 (en) 2002-07-24

Family

ID=17672595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28397092A Expired - Fee Related JP3306929B2 (en) 1992-09-28 1992-09-28 Method for manufacturing charge transfer device

Country Status (1)

Country Link
JP (1) JP3306929B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209714A (en) * 2004-01-20 2005-08-04 Fuji Photo Film Co Ltd Solid-state imaging device and manufacturing method thereof
JP2006128396A (en) * 2004-10-28 2006-05-18 Sharp Corp Solid-state image pickup device manufacturing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209714A (en) * 2004-01-20 2005-08-04 Fuji Photo Film Co Ltd Solid-state imaging device and manufacturing method thereof
JP2006128396A (en) * 2004-10-28 2006-05-18 Sharp Corp Solid-state image pickup device manufacturing method
JP4680568B2 (en) * 2004-10-28 2011-05-11 シャープ株式会社 Method for manufacturing solid-state imaging device

Also Published As

Publication number Publication date
JP3306929B2 (en) 2002-07-24

Similar Documents

Publication Publication Date Title
KR100313200B1 (en) Ccd type solid state image pickup device having double-structured charge transfer electrodes
JP3060979B2 (en) Semiconductor device and manufacturing method thereof
JP3087031B2 (en) Structure of thin film transistor and method of manufacturing the same
JPH06112231A (en) Charge transfer element and its manufacture
JP2003332555A (en) Solid-state image pickup device and its manufacturing method
JPH1126736A (en) Solid image pick-up device and manufacture thereof
JPH08204173A (en) Manufacture of charge transfer device
JP2004335804A (en) Imaging device and its manufacturing method
JPH03263330A (en) Semiconductor device
JP3036747B2 (en) Method for manufacturing solid-state imaging device
JP3006521B2 (en) Charge transfer device and method of manufacturing the same
JPH069242B2 (en) Solid-state image sensor and manufacturing method thereof
JP2773739B2 (en) Method for manufacturing solid-state imaging device
JP2712847B2 (en) Method for manufacturing charge transfer device
JPH1187685A (en) Solid state image sensor and fabrication thereof
JPH05182992A (en) Manufacture of solid-state image sensing element
JP3326929B2 (en) Manufacturing method of liquid crystal display device
JPH06326183A (en) Manufacture of semiconductor device
JP2003318384A (en) Solid-state image sensor and method for manufacturing the same
JPH1187672A (en) Method for forming in-layer condenser lens of solid-state image sensor
JP2003273345A (en) Solid-state image sensing element and its manufacturing method
JP4500508B2 (en) Solid-state imaging device and manufacturing method thereof
JPS6153879A (en) Solid-state image pickup device and its manufacture
JPH06177171A (en) Charge transfer device
JPH0992812A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees