JP3306929B2 - Method for manufacturing charge transfer device - Google Patents
Method for manufacturing charge transfer deviceInfo
- Publication number
- JP3306929B2 JP3306929B2 JP28397092A JP28397092A JP3306929B2 JP 3306929 B2 JP3306929 B2 JP 3306929B2 JP 28397092 A JP28397092 A JP 28397092A JP 28397092 A JP28397092 A JP 28397092A JP 3306929 B2 JP3306929 B2 JP 3306929B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- photoresist
- forming
- transfer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、例えばCCDイメージ
ャーに適用される電荷転送素子の製造方法に関する。The present invention relates to a method for manufacturing a charge transfer device applied to, for example, a CCD imager.
【0002】[0002]
【従来の技術】電荷転送素子は、基本的にはダイナミッ
クアナログシフトレジスタの一種であり、アナログ信号
としての電荷量を周期構造を有する電極によって蓄積又
は転送動作を制御する素子である。CCDも電荷転送素
子の一種であり、テレビカメラなどに受光素子として用
いられる。2. Description of the Related Art A charge transfer element is basically a kind of dynamic analog shift register, and is an element for controlling an accumulation or transfer operation of an electric charge as an analog signal by an electrode having a periodic structure. A CCD is also a kind of charge transfer element and is used as a light receiving element in a television camera or the like.
【0003】従来の電荷転送素子の構造としては、例え
ば図7に示すようなものがある。図7は電荷転送素子の
製造工程を順に示しながら、構造を断面として示すもの
である。図7において、1は半導体基板、2は絶縁膜、
3はリン含有の多結晶シリコンである。まず、図7
(a)に示すように、リン含有多結晶シリコン3の上面
にフォトレジスト4を形成し、次いで、図7(b)に示
すように、フォトレジスト4をマスクにして反応性イオ
ンエッチング等によりリン含有多結晶シリコン3の選択
的除去を行い、第1電極5を形成する。さらに、第1電
極5の表面に絶縁膜6を形成する。As a structure of a conventional charge transfer element, for example,
BaFIG.There is something like that shown inFIG.Is the charge transfer element
The structure is shown as a cross section while showing the manufacturing process in order
It is.FIG.Wherein 1 is a semiconductor substrate, 2 is an insulating film,
Reference numeral 3 denotes phosphorus-containing polycrystalline silicon. First,FIG.
As shown in (a), the upper surface of the phosphorus-containing polycrystalline silicon 3
To form a photoresist 4 and thenFIG.Shown in (b)
As shown in FIG.
Of phosphorus-containing polycrystalline silicon 3 by etching
Then, the first electrode 5 is formed. In addition, the first
An insulating film 6 is formed on the surface of the pole 5.
【0004】次いで、図7(c)に示すように絶縁膜6
の上面の全面にわたってリン含有の多結晶シリコン7を
成長させた後、フォトレジスト8を電極形成部に形成す
る(図7(d)参照)。次いで、図7(e)に示すよう
に、フォトレジスト8をマスクに反応性イオンエッチン
グ等によりリン含有多結晶シリコン7の選択的除去を行
って第2電極9を形成し、さらに、第1電極9の表面に
絶縁膜10を形成する。[0004] Then, as shown in FIG.
After growing phosphorus-containing polycrystalline silicon 7 over the entire upper surface of the substrate, a photoresist 8 is formed on the electrode forming portion (see FIG. 7D ). Next, as shown in FIG. 7E, the second electrode 9 is formed by selectively removing the phosphorus-containing polycrystalline silicon 7 by reactive ion etching or the like using the photoresist 8 as a mask. An insulating film 10 is formed on the surface of the substrate 9.
【0005】次に、上記工程に従って製造される電荷転
送素子のデバイスへの応用としては、図8に示すCCD
イメージャーがある。図8(a)、図8(b)は従来の
CCDイメージャーにおけるセンサ形成部の簡単な製造
工程と構造を示す平面図であり、また、図8(a’)お
よび図8(b’)は、それぞれ図8(a)、図8(b)
におけるA−A’の矢視断面図およびB−B’の矢視断
面図である。Next, as an application of the charge transfer device manufactured according to the above process to a device, a CCD shown in FIG.
There is an imager. 8 (a) and 8 (b) are plan views showing a simple manufacturing process and structure of a sensor forming portion in a conventional CCD imager, and FIGS. 8 (a ') and 8 (b'). 8 (a) and 8 (b) respectively .
3 is a sectional view taken along the line AA ′ in FIG.
【0006】まず、図8(a)、(a’)に示すように
半導体基板21上に絶縁酸化膜22を形成し、次いで、
リン含有多結晶シリコンを成長させた後、その上面にフ
ォトレジストを形成し、これをマスクにして反応性イオ
ンエッチングによってリン含有多結晶シリコンの選択的
除去を行い、第1電極23を形成する。さらに、第1電
極23の表面にシリコン酸化膜(絶縁膜)24を形成す
る。First, as shown in FIGS. 8A and 8A , an insulating oxide film 22 is formed on a semiconductor substrate 21.
After growing the phosphorus-containing polycrystalline silicon, a photoresist is formed on the upper surface thereof, and the phosphorus-containing polycrystalline silicon is selectively removed by reactive ion etching using the photoresist as a mask to form the first electrode 23. Further, a silicon oxide film (insulating film) 24 is formed on the surface of the first electrode 23.
【0007】次いで、図8(b)、(b’)に示すよう
にシリコン酸化膜24の全面にわたってリン含有の多結
晶シリコンを成長させた後、選択的に形成したフォトレ
ジストをマスクに反応性イオンエッチング等によりリン
含有多結晶シリコンの除去を行って第2電極31を形成
し、さらに、第2電極31の表面にシリコン酸化膜(絶
縁膜)32を形成して終了する。これにより、図中の3
3がセンサ形成部になる。Next, as shown in FIGS. 8B and 8B, after phosphorus-containing polycrystalline silicon is grown over the entire surface of the silicon oxide film 24, a reactive agent is formed using a selectively formed photoresist as a mask. The second electrode 31 is formed by removing the phosphorus-containing polycrystalline silicon by ion etching or the like, and further, a silicon oxide film (insulating film) 32 is formed on the surface of the second electrode 31, and the process ends. As a result, 3 in FIG.
3 is a sensor forming part.
【0008】そして、センサ形成部33に入射した光に
よって信号電荷が発生し、この電荷は第1電極23およ
び第2電極31を転送電極として所定のクロックで駆動
することにより、転送され、撮像デバイスとして用いら
れる。Then, a signal charge is generated by the light incident on the sensor forming section 33, and the charge is transferred by driving the first electrode 23 and the second electrode 31 as transfer electrodes at a predetermined clock, and is transferred to the image pickup device. Used as
【0009】[0009]
【発明が解決しようとする課題】ところで、電荷転送素
子の製造工程にあっては、上述した第2電極を形成する
ときに高精度のマスク合せが必要であったため、マスク
ずれによる不良品が発生しやすいという問題点があっ
た。By the way, in the manufacturing process of the charge transfer element, a defective mask due to mask misalignment occurs because a high-precision mask alignment is required when the second electrode is formed. There was a problem that it was easy to do.
【0010】また、第1電極、第2電極のオーバーラッ
プによる段差のために、次のような問題点があった。従
来の構造では、アルミニウム(Al)等の上部成膜をエ
ッチオフ加工する際に、段差部にアルミニウムのエッチ
ング残りが生じ易く、これがアルミニウム配線間のショ
ートを引き起こし、歩留りが低下していた。このアルミ
ニウムのエッチング残りを除去するためには、オーバー
エッチングを長めに行わなくてはならず、その結果、プ
ラズマダメージが大きいという新たな欠点が生じるとと
もに、最上部の絶縁膜厚が減少してデバイスの特性が悪
化するという欠点が生じていた。[0010] Further, there is a problem as described below due to a step due to the overlap of the first electrode and the second electrode. In the conventional structure, when etching off the upper film formed of aluminum (Al) or the like, the etching residue of aluminum is apt to be generated at the step, which causes a short circuit between the aluminum wirings and lowers the yield. In order to remove the etching residue of aluminum, it is necessary to perform over-etching for a longer time. As a result, a new disadvantage that plasma damage is large occurs, and the insulating film thickness at the uppermost portion is reduced. Disadvantageously deteriorates the characteristics.
【0011】一方、特開昭63ー272067号公報に
記載の「MOS型半導体装置の製造方法」によると、第
2電極を第1電極間にエッチバックによって形成する工
程が開示されているが、このような工程によっても特に
第1電極の段差が大きいために、第2電極をオーバーラ
ップした場合の段差を平坦化することはできず、上記問
題点を解決するには至っていない。On the other hand, according to the "method of manufacturing a MOS type semiconductor device" described in Japanese Patent Application Laid-Open No. 63-272067, a process of forming a second electrode between first electrodes by etch-back is disclosed. Even with such a process, since the step of the first electrode is particularly large, the step when the second electrode overlaps cannot be flattened, and the above problem has not been solved.
【0012】そこで本発明は、マスクずれによる不良品
の発生を抑制し、アルミニウム配線間のショートに起因
する歩留りの低下を抑え、かつプラズマダメージあるい
は絶縁膜厚の減少によるデバイス特性の悪化を少なくで
きる電荷転送素子の製造方法を提供することを目的とし
ている。Therefore, the present invention can suppress the occurrence of defective products due to mask displacement, suppress the decrease in yield due to short circuit between aluminum wirings, and reduce the deterioration of device characteristics due to plasma damage or a decrease in insulating film thickness. It is an object of the present invention to provide a method for manufacturing a charge transfer device .
【0013】[0013]
【課題を解決するための手段】上記目的を達成するた
め、本発明による電荷転送素子の製造方法は、半導体基
板上に絶縁膜を介して第1多結晶ポリシリコン層を形成
する工程と、第1フォトレジストを前記第1多結晶ポリ
シリコン層の電極部に選択的に形成する工程と、前記第
1フォトレジストをマスクにして前記第1多結晶ポリシ
リコン層をエッチングして、その側面に順テーパ部を有
する第1転送電極を形成する工程と、前記第1転送電極
および前記絶縁膜上に第2多結晶ポリシリコン層を形成
する工程と、前記第2多結晶ポリシリコン層上に、その
表面が平坦になるように第2フォトレジストを形成する
工程と、前記第2フォトレジストおよび前記第2多結晶
ポリシリコン層を等速度エッチングして前記第1転送電
極間に、その側面に当該第1転送電極の順テーパ部に沿
った逆テーパ部を有する第2転送電極を形成する工程
と、を含むことを特徴とする。 In order to achieve the above object, a method for manufacturing a charge transfer device according to the present invention comprises a semiconductor device.
Form first polycrystalline polysilicon layer on board with insulating film
And removing the first photoresist from the first polycrystalline poly.
Selectively forming an electrode portion of a silicon layer;
1 The first polycrystalline policy using a photoresist as a mask.
Etch the recon layer to have a forward taper on the side
Forming a first transfer electrode to be formed, and the first transfer electrode
And forming a second polycrystalline polysilicon layer on the insulating film
Performing the step of:
Form a second photoresist so that the surface becomes flat
Process, the second photoresist and the second polycrystal
The polysilicon layer is etched at a constant rate and the first transfer
Between the poles, along the side of the forward transfer taper of the first transfer electrode.
Forming a second transfer electrode having an inverted tapered portion
And characterized in that:
【0014】上記の電荷転送素子の製造方法によれば、
半導体基板と、前記半導体基板上に絶縁膜を介して形成
されるとともに、その側面に順テーパ部が形成された第
1転送電極と、前記第1転送電極上に形成された第1の
絶縁膜と、前記第1転送電極間に形成されるとともに、
前記第1転送電極の順テーパ部に沿った逆テーパ部をそ
の側面に形成した第2転送電極と、前記第2転送電極上
に形成された第2の絶縁膜と、を備えるとともに、前記
第2転送電極は前記第1転送電極上にオーバーラップす
る部分を有し、前記オーバーラップする部分の上面は前
記第1転送電極の上面との間に段差がないことを特徴と
する電荷転送素子を構成することが可能となる。 According to the method of manufacturing the charge transfer device,
A semiconductor substrate and an insulating film formed on the semiconductor substrate
And a forward tapered portion formed on the side surface.
1 transfer electrode, and a first transfer electrode formed on the first transfer electrode.
Formed between an insulating film and the first transfer electrode;
A reverse taper portion along the forward taper portion of the first transfer electrode is provided.
A second transfer electrode formed on the side surface of the second transfer electrode;
And a second insulating film formed at
The second transfer electrode overlaps the first transfer electrode.
And the upper surface of the overlapping portion is the front.
Characterized in that there is no step between the first transfer electrode and the upper surface.
It is possible to configure a charge transfer element that performs
【0015】また、上記の電荷転送素子の製造方法によ
れば、前記第1転送電極の断面が山型に形成されたこと
を特徴とする電荷転送素子や、前記第2転送電極の断面
がカップ状に形成されたことを特徴とする電荷転送素子
を構成することも可能である。 Further, according to the method for manufacturing a charge transfer device described above,
In this case, the cross section of the first transfer electrode is formed in a mountain shape.
Charge transfer element, and a cross section of the second transfer electrode
Formed in a cup shape.
Can also be configured.
【0016】[0016]
【作用】本発明では、第1多結晶ポリシリコン層の断面
形状が順テーパ部を有した形状に形成されて第1転送電
極が形成され、その上に絶縁膜が形成された後、第2多
結晶ポリシリコン層が第1電極間に埋め込まれて、順テ
ーパ部に沿った逆テーパ部を有する断面形状の第2転送
電極が形成される。その結果、2つの転送電極はオーバ
ーラップ部の段差を持たない平坦な構造で、信号電荷の
転送が可能になる。According to the present invention, the cross section of the first polycrystalline polysilicon layer is formed into a shape having a forward tapered portion to form the first transfer electrode, the insulating film is formed thereon, and then the second transfer electrode is formed. polycrystalline silicon layer is buried between the first electrode, Junte
A second transfer electrode having a cross-sectional shape having an inverted tapered portion along the tapered portion is formed. As a result, the two transfer electrodes have a flat structure having no step in the overlap portion, and can transfer signal charges.
【0017】したがって、第2転送電極の形成時に高精
度のマスク合せが必要でなく、マスクずれによる不良品
の発生が抑制される。また、第1、第2転送電極による
段差がないため、アルミニウム等の上部成膜のエッチオ
フ加工の際に生じるアルミニウムのエッチング残りに起
因するショートが減少し、歩留りが向上する。さらに、
オーバーエッチングを少なくでき、プラズマダメージあ
るいは最上部の絶縁膜厚減少によるデバイス特性の悪化
を抑制できる。Therefore, it is not necessary to perform high-precision mask alignment when forming the second transfer electrode, and the occurrence of defective products due to mask displacement is suppressed. In addition, since there is no step due to the first and second transfer electrodes, short-circuiting due to the unetched portion of aluminum that occurs at the time of etching off the upper film of aluminum or the like is reduced, and the yield is improved. further,
Overetching can be reduced, and deterioration of device characteristics due to plasma damage or a decrease in the uppermost insulating film thickness can be suppressed.
【0018】[0018]
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図1は本発明に係る電荷転送素子の製造方法の一
実施例を示す図である。まず、図1(a)に示すように
半導体基板41上に絶縁酸化膜42を形成し、その後、
リン含有の多結晶シリコン(第1多結晶ポリシリコン層
に相当)43を基板全面に形成する。次いで、後に第1
電極となる領域を形成するために、リン含有多結晶シリ
コン43の上面にフォトレジスト(第1フォトレジスト
に相当)44を選択的に形成する。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a view showing one embodiment of a method for manufacturing a charge transfer device according to the present invention. First, an insulating oxide film 42 is formed on a semiconductor substrate 41 as shown in FIG.
A phosphorus-containing polycrystalline silicon (corresponding to a first polycrystalline polysilicon layer) 43 is formed on the entire surface of the substrate. Then later the first
In order to form a region serving as an electrode, a photoresist (corresponding to a first photoresist) 44 is selectively formed on the upper surface of the phosphorus-containing polycrystalline silicon 43.
【0019】次いで、図1(b)に示すように、フォト
レジスト4をマスクにして反応性イオンエッチング等の
適当なエッチング条件下で、リン含有多結晶シリコン4
3の選択的除去を行い、テーパ状の第1電極(第1転送
電極に相当)45を形成する。その後、基板の全面を酸
化雰囲気で処理し、第1電極45の表面にシリコン酸化
膜(第1の絶縁膜に相当)46を形成する。Next, as shown in FIG. 1B, the phosphorous-containing polycrystalline silicon 4 is formed under appropriate etching conditions such as reactive ion etching using the photoresist 4 as a mask.
3 is selectively removed to form a tapered first electrode (corresponding to a first transfer electrode) 45. Thereafter, the entire surface of the substrate is treated in an oxidizing atmosphere, and a silicon oxide film (corresponding to a first insulating film) 46 is formed on the surface of the first electrode 45.
【0020】次いで、図1(c)に示すように基板の表
面全体にリン含有の多結晶シリコン(第2多結晶ポリシ
リコン層に相当)47を成長させた後、フォトレジスト
(第2フォトレジストに相当)48を基板の表面全体に
表面が平坦になるように形成する。次いで、図1(d)
に示すようにフォトレジスト48とリン含有多結晶シリ
コン47をそれぞれのエッチング速度が等しい、すなわ
ち選択比が「1」であるようなエッチング条件にて基板
表面の全面をエッチングすることにより、第2電極(第
2転送電極に相当)49を各第1電極45の間に形成す
る。ここで、第2電極49は、第1電極45のテーパ部
に沿ったテーパ部をその側面に有している。その後、基
板の全面を酸化雰囲気で処理し、第2電極49の表面に
シリコン酸化膜(第2の絶縁膜に相当)50を形成して
終了する。Next, as shown in FIG. 1C, after a phosphorus-containing polycrystalline silicon (corresponding to a second polycrystalline silicon layer) 47 is grown on the entire surface of the substrate, a photoresist (second photoresist) is formed. Is formed on the entire surface of the substrate so that the surface becomes flat. Next, FIG.
By etching the photoresist 48 and the phosphorus-containing polycrystalline silicon 47 over the entire surface of the substrate under the etching conditions such that the respective etching rates are equal, that is, the selectivity is "1", as shown in FIG. 49 (corresponding to the second transfer electrode) is formed between the first electrodes 45. Here, the second electrode 49 has a tapered portion along the tapered portion of the first electrode 45 on its side surface. Thereafter, the entire surface of the substrate is treated in an oxidizing atmosphere, and a silicon oxide film (corresponding to a second insulating film) 50 is formed on the surface of the second electrode 49, and the process is terminated.
【0021】上記製造工程によって作られた電荷転送素
子は、リン含有多結晶シリコンの断面形状がテーパ状に
形成されて第1電極45となり、その上に絶縁膜(シリ
コン酸化膜)46を介してリン含有多結晶シリコンが第
1電極45間に埋め込まれて第2電極49となるような
構造になっている。したがって、2つの電極はオーバー
ラップする部分で段差がない、すなわち平坦化した構造
で電荷を転送することが可能になる。具体的には、第1
電極45および第2電極49を転送電極として所定のク
ロックで駆動される。この場合、第1、第2電極45、
49のオーバーラップする部分が平坦化されているた
め、第1、第2電極45、49間のポテンシャル障壁を
取り除くことができる。したがって、適当なクロック電
圧を印加することにより、電荷が効率良く転送される。
その結果、次のような効果を得ることができる。In the charge transfer device manufactured by the above manufacturing process, the cross section of the phosphorus-containing polycrystalline silicon is formed into a tapered shape to become a first electrode 45, on which an insulating film (silicon oxide film) 46 is interposed. The structure is such that phosphorus-containing polycrystalline silicon is embedded between the first electrodes 45 to form the second electrodes 49. Therefore, the two electrodes have no step in the overlapping portion, that is, the charge can be transferred in a flattened structure. Specifically, the first
The electrodes 45 and the second electrodes 49 are driven by a predetermined clock using the transfer electrodes. In this case, the first and second electrodes 45,
Since the overlapping portion of 49 is flattened, the potential barrier between the first and second electrodes 45 and 49 can be removed. Therefore, charges are transferred efficiently by applying an appropriate clock voltage.
As a result, the following effects can be obtained.
【0022】製造工程では第2電極49を形成すると
きに高精度のマスク合せが必要でなく、マスクずれによ
る不良品の発生を抑制して歩留りを向上させることがで
きる。第1電極45、第2電極49のオーバーラップ
する部分が平坦化されているため、アルミニウム(A
l)等の上部成膜をエッチオフ加工する際にも、段差部
がないことから、アルミニウムのエッチング残りが生じ
にくく、したがって、アルミニウム配線間のショートが
抑えられ、歩留りが向上する。In the manufacturing process, high-precision mask alignment is not required when the second electrode 49 is formed, and the occurrence of defective products due to mask misalignment can be suppressed and the yield can be improved. Since the overlapping portion of the first electrode 45 and the second electrode 49 is flattened, aluminum (A)
Even when etching off the upper film formation such as 1), since there is no stepped portion, etching residue of aluminum hardly occurs, and therefore, short circuit between aluminum wirings is suppressed, and the yield is improved.
【0023】一方、アルミニウムのエッチング残りを
除去しようとしてオーバーエッチングを行うときにも、
その時間が短くて済み、したがって、プラズマダメージ
も小さく、最上部の絶縁膜厚の減少を避けてデバイス特
性の悪化を防止することができる。On the other hand, when performing over-etching to remove the etching residue of aluminum,
The time is short, and therefore, the plasma damage is small, and the deterioration of the device characteristics can be prevented by avoiding a decrease in the uppermost insulating film thickness.
【0024】次に、図2、図3は上記工程に従って製造
される電荷転送素子のデバイスへの応用として、CCD
イメージャーを示すものである。図2(a)、(b)、
図3(c)はCCDイメージャーにおけるセンサ形成部
の簡単な製造工程と構造を示す平面図であり、また、図
2(a’)および図2(b’)は、それぞれ図2
(a)、図2(b)におけるA−A’の矢視断面図およ
びB−B’の矢視断面図である。Next, FIGS. 2 and 3 show a CCD as an application of the charge transfer device manufactured according to the above process to a device.
It shows an imager. 2 (a) , (b),
FIG. 3C is a plan view showing a simple manufacturing process and structure of a sensor forming portion in the CCD imager, and FIGS. 2A and 2B are FIGS.
FIG. 3A is a cross-sectional view taken along the line AA ′ and FIG. 2B is a cross-sectional view taken along the line BB ′.
【0025】図2(a)、(a’)および図2(b)、
(b’)に示す構造は、図1(a)〜(d)までの製造
工程と同じ工程によって製造される。ただし、第2電極
49の表面のシリコン酸化膜は形成しない。次いで、図
3(c)に示すように、後にセンサ形成部となる部分に
選択的にフォトレジストを形成し、このフォトレジスト
をマスクにして反応性イオンエッチング等によってセン
サ形成部51を形成する。次いで、基板の全面にシリコ
ン酸化膜52を形成して終了する。また、配線等の形成
部も同一マスクによる選択的なフォトレジスト形成後の
エッチングによって形成する。図4(a)および図4
(b)は、それぞれ図3(c)におけるC−C’の矢視
断面図およびD−D’の矢視断面図である。FIGS. 2A, 2A and 2B,
The structure shown in (b ') is a manufacturing method shown in FIGS. 1 (a) to 1 (d).
It is manufactured by the same process as the process. However, the second electrode
No silicon oxide film is formed on the surface of 49. ThenFigure
3(C) As shown in FIG.
Selectively form a photoresist and use this photoresist
With reactive ion etching using
The formation part 51 is formed. Next, a silicon
The oxide film 52 is formed and the process is completed. Also, formation of wiring etc.
Part after selective photoresist formation with the same mask
It is formed by etching.FIG.(A) andFIG.
(B) respectivelyFIG.View of arrow C-C 'in (c).
It is sectional drawing and arrow sectional drawing of D-D '.
【0026】センサ形成部51に入射した光によって信
号電荷が発生すると、この電荷は第1電極45および第
2電極49を転送電極として所定のクロックで駆動する
ことにより、転送されるが、第1、第2電極45、49
のオーバーラップする部分が平坦化されているため、第
1、第2電極45、49間のポテンシャル障壁が取り除
かれ、電荷を効率良く転送することができる。When a signal charge is generated by the light incident on the sensor forming portion 51, the charge is transferred by driving the first electrode 45 and the second electrode 49 as transfer electrodes with a predetermined clock. , The second electrodes 45 and 49
Is flattened, the potential barrier between the first and second electrodes 45 and 49 is removed, and the charges can be efficiently transferred.
【0027】次に、図5は本発明の他の実施例を示す図
であり、本実施例は第1電極の形状を変えた例である。
まず、図5(a)に示すように半導体基板61上に絶縁
酸化膜62を形成し、その後、リン含有の多結晶シリコ
ン(第1多結晶ポリシリコン層に相当)63を基板全面
に形成する。次いで、後に第1電極となる領域を形成す
るために、リン含有多結晶シリコン63の上面にフォト
レジスト(第1フォトレジストに相当)64を選択的に
形成する。 FIG. 5 is a view showing another embodiment of the present invention. This embodiment is an example in which the shape of the first electrode is changed.
First, as shown in FIG. 5A , an insulating oxide film 62 is formed on a semiconductor substrate 61, and then a phosphorus-containing polycrystalline silicon (corresponding to a first polycrystalline polysilicon layer) 63 is formed on the entire surface of the substrate. . Next, a photoresist (corresponding to a first photoresist) 64 is selectively formed on the upper surface of the phosphorus-containing polycrystalline silicon 63 in order to form a region to be a first electrode later.
【0028】次いで、図5(b)に示すように、フォト
レジスト64をマスクにしてケミカルドライエッチング
やウェットエッチングのような等方性エッチングを適当
な時間だけ行うことにより、リン含有多結晶シリコン6
3を山型(特に、富士山型)に形成する。次いで、図5
(c)に示すように、フォトレジスト64をマスクに反
応性イオンエッチング等で異方性エッチングを行う。次
いで、図5(d)に示すように、フォトレジスト64を
剥離して山型の第1電極(第1転送電極に相当)65を
形成する。その後、基板の全面を酸化雰囲気で処理し、
第1電極65の表面にシリコン酸化膜(第1の絶縁膜に
相当)66を形成する。Next, as shown in FIG. 5B, isotropic etching such as chemical dry etching or wet etching is performed for an appropriate time using the photoresist 64 as a mask, so that the phosphorus-containing polycrystalline silicon 6 is removed.
3 is formed in a mountain shape (especially, Mount Fuji shape). Then, FIG.
As shown in (c), anisotropic etching is performed by reactive ion etching or the like using the photoresist 64 as a mask. Next, as shown in FIG. 5D , the photoresist 64 is stripped to form a mountain-shaped first electrode (corresponding to a first transfer electrode) 65. After that, the entire surface of the substrate is treated in an oxidizing atmosphere,
A silicon oxide film (corresponding to a first insulating film) 66 is formed on the surface of the first electrode 65.
【0029】次いで、図6(e)に示すように基板の表
面全体にリン含有の多結晶シリコン(第2多結晶ポリシ
リコン層に相当)67を成長させた後、フォトレジスト
(第2フォトレジストに相当)68を基板の表面全体に
表面が平坦になるように形成する。次いで、図6(f)
に示すようにフォトレジスト68とリン含有多結晶シリ
コン67をそれぞれのエッチング速度が等しい、すなわ
ち選択比が「1」であるようなエッチング条件にて基板
表面の全面をエッチングすることにより、第2電極(第
2転送電極に相当)69を各第1電極65の間に形成す
る。ここで、第2電極69は、第1電極45のテーパ部
に沿ったテーパ部をその側面に有しており、特に、第2
電極69の断面形状はカップ状に形成されている。その
後、基板の全面を酸化雰囲気で処理し、第2電極69の
表面にシリコン酸化膜(第2の絶縁膜に相当)70を形
成して終了する。Next, as shown in FIG. 6E, a phosphorus-containing polycrystalline silicon (corresponding to a second polycrystalline silicon layer) 67 is grown on the entire surface of the substrate, and then a photoresist (second photoresist) is formed. Is formed on the entire surface of the substrate so that the surface becomes flat. Next, FIG.
By etching the photoresist 68 and the phosphorus-containing polycrystalline silicon 67 over the entire surface of the substrate under the etching conditions such that the respective etching rates are equal, that is, the selectivity is "1", as shown in FIG. 69 (corresponding to the second transfer electrode) is formed between the first electrodes 65. Here, the second electrode 69 has a tapered portion along the tapered portion of the first electrode 45 on its side surface.
The cross-sectional shape of the electrode 69 is formed in a cup shape. Thereafter, the entire surface of the substrate is treated in an oxidizing atmosphere, and a silicon oxide film (corresponding to a second insulating film) 70 is formed on the surface of the second electrode 69, and the process is terminated.
【0030】上記製造工程によって作られた電荷転送素
子は、リン含有多結晶シリコンの断面形状が山型状に形
成されて第1電極65となり、その上に絶縁膜(シリコ
ン酸化膜)66を介してリン含有多結晶シリコンが第1
電極65間に埋め込まれて第2電極69となるような構
造になっている。したがって、前記実施例と同様に2つ
の電極はオーバーラップする部分で段差がなく、平坦化
した構造で電荷を転送することが可能になり、同様の効
果を得ることができる。In the charge transfer device manufactured by the above manufacturing process, the cross-sectional shape of the phosphorus-containing polycrystalline silicon is formed in a mountain shape to form a first electrode 65, on which an insulating film (silicon oxide film) 66 is interposed. Phosphorus-containing polycrystalline silicon is the first
The structure is such that the second electrode 69 is embedded between the electrodes 65. Therefore, as in the above-described embodiment, the two electrodes have no step at the overlapping portion, and can transfer charges in a flattened structure, and the same effect can be obtained.
【0031】[0031]
【発明の効果】以上説明したように、本発明によれば、
2つの転送電極のオーバーラップ部を段差を持たない平
坦な構造にすることができ、2つの転送電極間のポテン
シャル障壁を取り除くことができる。したがって、適当
なクロック電圧を印加することにより、電荷を効率良く
転送することができる。As described above, according to the present invention,
The overlapping portion between the two transfer electrodes can have a flat structure with no step, and the potential barrier between the two transfer electrodes can be removed. Therefore, charges can be efficiently transferred by applying an appropriate clock voltage.
【0032】その結果、第2転送電極の形成時に高精度
のマスク合せが必要でなく、マスクずれによる不良品の
発生を抑制することができる。また、第1、第2転送電
極による段差がないため、アルミニウム等の上部成膜の
エッチオフ加工の際に生じるアルミニウムのエッチング
残りに起因するショートが減少し、歩留りを向上させる
ことができる。さらに、アルミニウムのエッチング残り
を除去しようとしてオーバーエッチングを行うときに
も、その時間が短くて済み(オーバーエッチングを少な
くでき)、プラズマダメージあるいは最上部の絶縁膜厚
減少によるデバイス特性の悪化を防止することができ
る。As a result, high-precision mask alignment is not required at the time of forming the second transfer electrode, and the occurrence of defective products due to mask displacement can be suppressed. In addition, since there is no step due to the first and second transfer electrodes, a short circuit due to an aluminum etching residue generated at the time of etching off the upper film of aluminum or the like is reduced, and the yield can be improved. Further, even when overetching is performed to remove the etching residue of aluminum, the time is short (overetching can be reduced), and deterioration of device characteristics due to plasma damage or reduction of the uppermost insulating film thickness is prevented. be able to.
【図1】本発明に係る電荷転送素子の製造工程の一実施
例を示す図である。FIG. 1 is a view showing one embodiment of a manufacturing process of a charge transfer device according to the present invention.
【図2】同実施例の工程に従って製造される電荷転送素
子を応用したCCDイメージャーの製造工程の一部を示
す図である。FIG. 2 is a view showing a part of a manufacturing process of a CCD imager to which a charge transfer device manufactured according to the process of the embodiment is applied.
【図3】同実施例の工程に従って製造される電荷転送素
子を応用したCCDイメージャーの製造工程の一部を示
す図である。 FIG. 3 is a charge transfer element manufactured according to the process of the embodiment .
Part of the manufacturing process of a CCD imager using
FIG.
【図4】同実施例の工程に従って製造される電荷転送素
子を応用したCCDイメージャーの断面図である。FIG. 4 is a sectional view of a CCD imager to which a charge transfer device manufactured according to the steps of the embodiment is applied.
【図5】本発明に係る電荷転送素子の製造工程の他の実
施例の一部を示す図である。FIG. 5 is a view showing a part of another embodiment of the manufacturing process of the charge transfer device according to the present invention.
【図6】本発明に係る電荷転送素子の製造工程の他の実
施例の一部を示す図である。 FIG. 6 shows another example of the manufacturing process of the charge transfer device according to the present invention .
It is a figure showing a part of example.
【図7】従来の電荷転送素子の製造工程を示す図であ
る。FIG. 7 is a diagram showing a manufacturing process of a conventional charge transfer element.
【図8】従来の電荷転送素子を応用したCCDイメージ
ャーの製造工程を示す図である。FIG. 8 is a diagram showing a manufacturing process of a CCD imager to which a conventional charge transfer element is applied.
41、61 半導体基板 42、62 絶縁酸化膜 43、63 リン含有多結晶シリコン(第1多結晶ポリ
シリコン層) 44、64 フォトレジスト(第1フォトレジスト) 45、65 第1電極(第1転送電極) 46、66 シリコン酸化膜(第1の絶縁膜) 47、67 リン含有多結晶シリコン(第2多結晶ポリ
シリコン層) 48、68 フォトレジスト(第2フォトレジスト) 49、69 第2電極(第2転送電極) 50、70 シリコン酸化膜(第2の絶縁膜) 51 センサ形成部 52 シリコン酸化膜41, 61 semiconductor substrate 42, 62 insulating oxide film 43, 63 phosphorus-containing polycrystalline silicon (first polycrystalline polysilicon layer) 44, 64 photoresist (first photoresist) 45, 65 first electrode (first transfer electrode) 46, 66 Silicon oxide film (first insulating film) 47, 67 Phosphorus-containing polycrystalline silicon (second polycrystalline polysilicon layer) 48, 68 Photoresist (second photoresist) 49, 69 Second electrode (first 2 transfer electrode) 50, 70 silicon oxide film (second insulating film) 51 sensor forming portion 52 silicon oxide film
Claims (1)
晶ポリシリコン層を形成する工程と、 第1フォトレジストを前記第1多結晶ポリシリコン層の
電極部に選択的に形成する工程と、 前記第1フォトレジストをマスクにして前記第1多結晶
ポリシリコン層をエッチングして、その側面に順テーパ
部を有する第1転送電極を形成する工程と、 前記第1転送電極および前記絶縁膜上に第2多結晶ポリ
シリコン層を形成する工程と、 前記第2多結晶ポリシリコン層上に、その表面が平坦に
なるように第2フォトレジストを形成する工程と、 前記第2フォトレジストおよび前記第2多結晶ポリシリ
コン層を等速度エッチングして前記第1転送電極間に、
その側面に当該第1転送電極の順テーパ部に沿った逆テ
ーパ部を有する第2転送電極を形成する工程と、 を含むことを特徴とする電荷転送素子の製造方法。 1. A semiconductor device comprising : a first semiconductor device having an insulating film on a semiconductor substrate;
Forming a polycrystalline silicon layer; and applying a first photoresist to the first polycrystalline polysilicon layer.
Selectively forming the first polycrystal using the first photoresist as a mask;
Etch polysilicon layer and taper forward on its side
Forming a first transfer electrode having a portion; and forming a second polycrystalline poly on the first transfer electrode and the insulating film.
Forming a silicon layer, and forming a flat surface on the second polycrystalline polysilicon layer.
Forming a second photoresist such that the second photoresist and the second polycrystalline polysilicon are formed.
A constant-rate etching of the capacitor layer is performed between the first transfer electrodes.
A reverse tape along the forward tapered portion of the first transfer electrode is provided on the side surface.
Forming a second transfer electrode having a tapered portion .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28397092A JP3306929B2 (en) | 1992-09-28 | 1992-09-28 | Method for manufacturing charge transfer device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28397092A JP3306929B2 (en) | 1992-09-28 | 1992-09-28 | Method for manufacturing charge transfer device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06112231A JPH06112231A (en) | 1994-04-22 |
JP3306929B2 true JP3306929B2 (en) | 2002-07-24 |
Family
ID=17672595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28397092A Expired - Fee Related JP3306929B2 (en) | 1992-09-28 | 1992-09-28 | Method for manufacturing charge transfer device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3306929B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005209714A (en) * | 2004-01-20 | 2005-08-04 | Fuji Photo Film Co Ltd | Solid-state imaging device and manufacturing method thereof |
JP4680568B2 (en) * | 2004-10-28 | 2011-05-11 | シャープ株式会社 | Method for manufacturing solid-state imaging device |
-
1992
- 1992-09-28 JP JP28397092A patent/JP3306929B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06112231A (en) | 1994-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3153647B2 (en) | Method for manufacturing charge transfer device | |
JP3306929B2 (en) | Method for manufacturing charge transfer device | |
US5627096A (en) | Manufacturing method of electric charge transferring devices | |
JP4159306B2 (en) | Solid-state imaging device and manufacturing method thereof | |
JP3937297B2 (en) | Manufacturing method of solid-state imaging device | |
JP2503621B2 (en) | Method for manufacturing semiconductor device | |
JP3150050B2 (en) | Charge coupled device and method of manufacturing the same | |
JPH03263330A (en) | Semiconductor device | |
JP4705791B2 (en) | Manufacturing method of solid-state imaging device | |
JPH10170960A (en) | Pattern forming method | |
JP4500508B2 (en) | Solid-state imaging device and manufacturing method thereof | |
KR100209705B1 (en) | Semiconductor device & manufacturing method | |
JP2003273345A (en) | Solid-state image sensing element and its manufacturing method | |
JP2004356184A (en) | Method of manufacturing semiconductor device, ccd imaging device, and imaging device | |
JP2867469B2 (en) | Charge transfer device and method of manufacturing the same | |
JPH05343439A (en) | Charge transfer element and manufacture thereof | |
JPH05326513A (en) | Forming method of polycrystalline silicon multilayer wiring | |
JPH025473A (en) | Solid state image sensor and manufacture thereof | |
JP2001127271A (en) | Method for manufacturing semiconductor manufacturing equipment | |
KR100272564B1 (en) | Method for fabricating charge coupled device | |
JPH09331057A (en) | Fabrication of solid state image sensor | |
JP2000196064A (en) | Manufacture of solid-state image pickup element | |
JP2004165653A (en) | Method for creating double transparent electrode pseudo two-phase ccd | |
JP2004335800A (en) | Process for fabricating solid state imaging device | |
JPH10107254A (en) | Manufacture of electric charge transfer device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |