JP3006521B2 - 電荷転送装置及びその製造方法 - Google Patents
電荷転送装置及びその製造方法Info
- Publication number
- JP3006521B2 JP3006521B2 JP8317597A JP31759796A JP3006521B2 JP 3006521 B2 JP3006521 B2 JP 3006521B2 JP 8317597 A JP8317597 A JP 8317597A JP 31759796 A JP31759796 A JP 31759796A JP 3006521 B2 JP3006521 B2 JP 3006521B2
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- semiconductor region
- impurity concentration
- transfer electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 71
- 239000012535 impurity Substances 0.000 claims description 67
- 238000000034 method Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 38
- 229910052710 silicon Inorganic materials 0.000 description 38
- 239000010703 silicon Substances 0.000 description 38
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 34
- 229910052814 silicon oxide Inorganic materials 0.000 description 34
- 239000010410 layer Substances 0.000 description 25
- 239000011229 interlayer Substances 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000000994 depressogenic effect Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76833—Buried channel CCD
- H01L29/76841—Two-Phase CCD
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電荷転送装置及び
その製造方法に関し、特に電荷転送電極に自己整合的に
形成された電荷蓄積領域と電荷障壁領域とを有する２相
駆動２層電極の電荷転送装置とその製造方法に関する。
その製造方法に関し、特に電荷転送電極に自己整合的に
形成された電荷蓄積領域と電荷障壁領域とを有する２相
駆動２層電極の電荷転送装置とその製造方法に関する。
【０００２】
【従来の技術】近年、高精細テレビ用ビデオカメラやデ
ジタルスチルカメラなど、画素数が多く携帯性の高い画
像入力装置の開発が盛んに行われている。このような画
像入力装置では、消費電力の少ない固体撮像装置の開発
が不可欠となってきており、特に固体撮像装置において
駆動周波数の高い水平電荷転送部の駆動電圧を低減する
ことが重要な課題となっている。一般に、この水平電荷
転送部は、信号電荷を高速に転送させる必要がある。こ
の理由により、水平電荷転送部には、通常、２層電極２
相駆動方式の電荷転送装置が用いられている。
ジタルスチルカメラなど、画素数が多く携帯性の高い画
像入力装置の開発が盛んに行われている。このような画
像入力装置では、消費電力の少ない固体撮像装置の開発
が不可欠となってきており、特に固体撮像装置において
駆動周波数の高い水平電荷転送部の駆動電圧を低減する
ことが重要な課題となっている。一般に、この水平電荷
転送部は、信号電荷を高速に転送させる必要がある。こ
の理由により、水平電荷転送部には、通常、２層電極２
相駆動方式の電荷転送装置が用いられている。
【０００３】この種の電荷転送装置は、例えば、アイイ
ーディーエム・テクニカル・ダイジェスト（ＩＥＤＭ
Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ），１９７４年，第
５５〜５８頁或いは、特開昭６２−７１２７３号公報に
記載されている。図３は、従来の埋込みチャンネル２相
駆動２層電極構造の電荷転送装置の各製造工程における
断面図を工程順に示したもので、上記公報の図面第４図
に記載された図を基に描いた図である。図３を参照し
て、先ず、不純物濃度が１×１０15ｃｍ-3程度のｐ型シ
リコン単結晶基板１内に、不純物濃度が１×１０17ｃｍ
-3程度でシリコン基板１表面からの深さが０．５μｍ程
度の、反対導電型（ｎ型）シリコン領域２を形成する。
そのあと熱酸化を施すことにより、ｎ型シリコン領域２
の表面に、厚さ１００ｎｍ程度の第１の酸化シリコン膜
３を形成する（図３（ａ））。
ーディーエム・テクニカル・ダイジェスト（ＩＥＤＭ
Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ），１９７４年，第
５５〜５８頁或いは、特開昭６２−７１２７３号公報に
記載されている。図３は、従来の埋込みチャンネル２相
駆動２層電極構造の電荷転送装置の各製造工程における
断面図を工程順に示したもので、上記公報の図面第４図
に記載された図を基に描いた図である。図３を参照し
て、先ず、不純物濃度が１×１０15ｃｍ-3程度のｐ型シ
リコン単結晶基板１内に、不純物濃度が１×１０17ｃｍ
-3程度でシリコン基板１表面からの深さが０．５μｍ程
度の、反対導電型（ｎ型）シリコン領域２を形成する。
そのあと熱酸化を施すことにより、ｎ型シリコン領域２
の表面に、厚さ１００ｎｍ程度の第１の酸化シリコン膜
３を形成する（図３（ａ））。
【０００４】次に、減圧ＣＶＤ法を用いて第１の酸化シ
リコン膜３上に厚さ３００ｎｍ程度の多結晶シリコン層
を形成し、パターニングして、第１の導電性電極４を形
成する（図３（ｂ））。
リコン膜３上に厚さ３００ｎｍ程度の多結晶シリコン層
を形成し、パターニングして、第１の導電性電極４を形
成する（図３（ｂ））。
【０００５】次いで、第１の導電性電極４をマスクにし
て第１の酸化シリコン膜３を除去した後、例えば再び熱
酸化を施したり或いはＣＶＤ法でＳｉＨ4 とＨ2 Ｏガス
とを反応させたりして、ｎ型シリコン領域２の表面およ
び第１の導電性電極４の表面に、厚さ１００ｎｍ程度の
第２の酸化シリコン膜６を形成する（図３（ｃ））。
て第１の酸化シリコン膜３を除去した後、例えば再び熱
酸化を施したり或いはＣＶＤ法でＳｉＨ4 とＨ2 Ｏガス
とを反応させたりして、ｎ型シリコン領域２の表面およ
び第１の導電性電極４の表面に、厚さ１００ｎｍ程度の
第２の酸化シリコン膜６を形成する（図３（ｃ））。
【０００６】続いて、第１の導電性電極４及び第２の酸
化シリコン膜６をマスクにしたイオン注入法を用い、ｎ
型シリコン領域２とは反対導電型のｐ型不純物（例え
ば、ボロン）を入射角０度で導入することにより、第１
の導電性電極４とその側壁の第２の酸化シリコン膜６と
に対して自己整合的で、不純物濃度が８×１０16ｃｍ-3
程度のｎ- 型シリコン領域７Ａを形成する（図３
（ｄ））。
化シリコン膜６をマスクにしたイオン注入法を用い、ｎ
型シリコン領域２とは反対導電型のｐ型不純物（例え
ば、ボロン）を入射角０度で導入することにより、第１
の導電性電極４とその側壁の第２の酸化シリコン膜６と
に対して自己整合的で、不純物濃度が８×１０16ｃｍ-3
程度のｎ- 型シリコン領域７Ａを形成する（図３
（ｄ））。
【０００７】次に、減圧ＣＶＤ法を用い、第２の酸化シ
リコン膜６上に厚さ３００ｎｍ程度の多結晶シリコン層
を形成した後、ｎ型シリコン領域２の表面および第１の
導電性電極４の一端と重なり合うようにパターニングし
て、第２の導電性電極８を形成する（図３（ｅ））。
リコン膜６上に厚さ３００ｎｍ程度の多結晶シリコン層
を形成した後、ｎ型シリコン領域２の表面および第１の
導電性電極４の一端と重なり合うようにパターニングし
て、第２の導電性電極８を形成する（図３（ｅ））。
【０００８】次いで、層間絶縁膜９を形成する（図３
（ｆ））。
（ｆ））。
【０００９】その後、層間絶縁膜９を介して、第１の導
電性電極４とこれに隣接する二つの第２の導電性電極８
の内の一方とを一組として、一組置きに金属配線１０で
接続して、従来の２相駆動２層電極電荷転送装置を得る
（図３（ｇ））。
電性電極４とこれに隣接する二つの第２の導電性電極８
の内の一方とを一組として、一組置きに金属配線１０で
接続して、従来の２相駆動２層電極電荷転送装置を得る
（図３（ｇ））。
【００１０】上述の２相駆動２層電極電荷転送装置は、
図４に示すような、位相が互いに１８０度異なる二つの
クロックパルスφ1 ，φ2 を各電荷転送電極に印加する
ことにより、信号電荷を紙面右から左の方向に転送する
ことができる。
図４に示すような、位相が互いに１８０度異なる二つの
クロックパルスφ1 ，φ2 を各電荷転送電極に印加する
ことにより、信号電荷を紙面右から左の方向に転送する
ことができる。
【００１１】
【発明が解決しようとする課題】上述した従来の２層電
極２相駆動方式の電荷転送装置では、第１の電荷転送電
極４の直下および、第１の電荷転送電極４と第２の電荷
転送電極８との間のギャップつまり第１の電荷転送電極
４の側壁に形成された第２の酸化シリコン膜６の直下
が、同じ不純物濃度（この場合は、１×１０17ｃｍ-3）
のｎ型シリコン領域となっている。
極２相駆動方式の電荷転送装置では、第１の電荷転送電
極４の直下および、第１の電荷転送電極４と第２の電荷
転送電極８との間のギャップつまり第１の電荷転送電極
４の側壁に形成された第２の酸化シリコン膜６の直下
が、同じ不純物濃度（この場合は、１×１０17ｃｍ-3）
のｎ型シリコン領域となっている。
【００１２】ここで、電荷転送の際の電位ポテンシャル
を見積もるために、各電極の下の酸化シリコン膜の厚さ
を考えると、第１の電荷転送４の直下では、１００ｎｍ
（第１の酸化シリコン膜３の厚さ）である。又、第２の
電荷転送電極８の窪んだ部分の直下でも、同じく１００
ｎｍ（第２の酸化シリコン膜６の厚さ）である。これに
対し、上記の第１の電荷転送電極４と第２の電荷転送電
極９との間のギャップの部分、すなわち第１の電荷転送
電極４の側壁の部分では、酸化シリコン膜が実質的に非
常に厚くなっている。上述した例でいえば、この部分の
酸化シリコン膜厚は、第２の酸化皮膜の形成方法にも依
るが、始めに形成された第１の酸化シリコン膜の厚さ１
００ｎｍと、その上の第１の電荷転送電極４の厚さ約３
００ｎｍと、更にその上に形成された第２の酸化シリコ
ン膜６の厚さ１００ｎｍとの和にほぼ等しい。その結
果、特に、例えば３Ｖ程度というような低駆動電圧で信
号電荷を転送させようとした場合に、上記の両電極間の
ギャップの部分で電位ポテンシャルの窪みが発生し、転
送効率が悪化するという問題が起こる。以下に、その説
明を行う。
を見積もるために、各電極の下の酸化シリコン膜の厚さ
を考えると、第１の電荷転送４の直下では、１００ｎｍ
（第１の酸化シリコン膜３の厚さ）である。又、第２の
電荷転送電極８の窪んだ部分の直下でも、同じく１００
ｎｍ（第２の酸化シリコン膜６の厚さ）である。これに
対し、上記の第１の電荷転送電極４と第２の電荷転送電
極９との間のギャップの部分、すなわち第１の電荷転送
電極４の側壁の部分では、酸化シリコン膜が実質的に非
常に厚くなっている。上述した例でいえば、この部分の
酸化シリコン膜厚は、第２の酸化皮膜の形成方法にも依
るが、始めに形成された第１の酸化シリコン膜の厚さ１
００ｎｍと、その上の第１の電荷転送電極４の厚さ約３
００ｎｍと、更にその上に形成された第２の酸化シリコ
ン膜６の厚さ１００ｎｍとの和にほぼ等しい。その結
果、特に、例えば３Ｖ程度というような低駆動電圧で信
号電荷を転送させようとした場合に、上記の両電極間の
ギャップの部分で電位ポテンシャルの窪みが発生し、転
送効率が悪化するという問題が起こる。以下に、その説
明を行う。
【００１３】図５は、図３（ｇ）にその完成時の断面図
を示す従来の２層電極２相駆動方式の電荷転送装置にお
いて、駆動電圧を低減したときに生じる転送効率の悪化
現象を説明するための図である。図の上部に電荷転送装
置の断面図を示し、下部に電荷転送電極に駆動電圧を加
えたときの電位ポテンシャル図を示す。破線で示す電位
ポテンシャルは、駆動電圧を例えば５Ｖ程度と高くした
場合の電位ポテンシャルを示し、実線で示す電位ポテン
シャルは、駆動電圧を例えば３Ｖ程度と低くしたときの
電位ポテンシャルを示す。図５を参照して、第１の電荷
転送電極４と第２の電荷転送電極８との間のギャップに
起因して発生する電位ポテンシャルの窪みは、隣接する
電荷転送電極間の電位ポテンシャル差が大きいほどフリ
ンジ電界により変調され抑制される。すなわち、図５の
下部に破線で示すように、電荷転送装置の駆動電圧が十
分に高く、電位ポテンシャル差φ2 （φ21、φ22）が十
分に大きければ電位ポテンシャルの窪みは発生せず、信
号電荷はスムーズに転送される。
を示す従来の２層電極２相駆動方式の電荷転送装置にお
いて、駆動電圧を低減したときに生じる転送効率の悪化
現象を説明するための図である。図の上部に電荷転送装
置の断面図を示し、下部に電荷転送電極に駆動電圧を加
えたときの電位ポテンシャル図を示す。破線で示す電位
ポテンシャルは、駆動電圧を例えば５Ｖ程度と高くした
場合の電位ポテンシャルを示し、実線で示す電位ポテン
シャルは、駆動電圧を例えば３Ｖ程度と低くしたときの
電位ポテンシャルを示す。図５を参照して、第１の電荷
転送電極４と第２の電荷転送電極８との間のギャップに
起因して発生する電位ポテンシャルの窪みは、隣接する
電荷転送電極間の電位ポテンシャル差が大きいほどフリ
ンジ電界により変調され抑制される。すなわち、図５の
下部に破線で示すように、電荷転送装置の駆動電圧が十
分に高く、電位ポテンシャル差φ2 （φ21、φ22）が十
分に大きければ電位ポテンシャルの窪みは発生せず、信
号電荷はスムーズに転送される。
【００１４】一方、隣り合う第１の電荷転送電極４と第
２の電荷転送電極８との間の電位ポテンシャル差が小さ
くなると、電位の窪みが発生しやすくなり、転送不良が
生じるようになる。すなわち、実線で示すように、電荷
転送装置の駆動電圧が低く、電位ポテンシャル差φ
1 （φ11、φ12）が小さい場合、異なる電圧が印加され
ている第１の電荷転送電極４と第２の電荷転送電極８間
の電位ポテンシャル差φ11及び、等しい電圧が印加され
ている第１の電荷転送電極４と第２の電荷転送電極８間
の電位ポテンシャル差φ12が小さくなり、その結果、第
１の電荷転送電極４と第２の電荷転送電極８との間のギ
ャップの下に、Ａ点、Ｂ点で示す電位ポテンシャルの窪
みが発生する。
２の電荷転送電極８との間の電位ポテンシャル差が小さ
くなると、電位の窪みが発生しやすくなり、転送不良が
生じるようになる。すなわち、実線で示すように、電荷
転送装置の駆動電圧が低く、電位ポテンシャル差φ
1 （φ11、φ12）が小さい場合、異なる電圧が印加され
ている第１の電荷転送電極４と第２の電荷転送電極８間
の電位ポテンシャル差φ11及び、等しい電圧が印加され
ている第１の電荷転送電極４と第２の電荷転送電極８間
の電位ポテンシャル差φ12が小さくなり、その結果、第
１の電荷転送電極４と第２の電荷転送電極８との間のギ
ャップの下に、Ａ点、Ｂ点で示す電位ポテンシャルの窪
みが発生する。
【００１５】このような電位ポテンシャルの窪みが発生
した場合、信号電荷が電位ポテンシャルの窪みにトラッ
プされるだけでなく、電位ポテンシャルの窪み近傍の電
荷転送電界が弱くなるので、信号電荷の転送は熱拡散が
支配的となる。その結果、転送時間が非常に長くなり、
高速で転送を行うことが困難になるとともに転送不良が
発生しやすくなってしまう。以上のことから、電荷転送
装置の駆動電圧を低減しても高い転送効率で高速に電荷
転送を行うためには、上述したような電位ポテンシャル
の窪みを抑制できるように電荷転送装置を構成すること
が重要であることが分かる。
した場合、信号電荷が電位ポテンシャルの窪みにトラッ
プされるだけでなく、電位ポテンシャルの窪み近傍の電
荷転送電界が弱くなるので、信号電荷の転送は熱拡散が
支配的となる。その結果、転送時間が非常に長くなり、
高速で転送を行うことが困難になるとともに転送不良が
発生しやすくなってしまう。以上のことから、電荷転送
装置の駆動電圧を低減しても高い転送効率で高速に電荷
転送を行うためには、上述したような電位ポテンシャル
の窪みを抑制できるように電荷転送装置を構成すること
が重要であることが分かる。
【００１６】従って本発明は、第１の電荷転送電極と第
２の電荷転送電極間のギャップ下に電位ポテンシャルの
窪みが発生することがなく、低電圧駆動でも高速駆動時
でも高い転送効率で信号電荷を転送することができる２
層電極２相駆動方式の電荷転送装置とそれを実現する製
造方法とを提供することを目的とするものである。
２の電荷転送電極間のギャップ下に電位ポテンシャルの
窪みが発生することがなく、低電圧駆動でも高速駆動時
でも高い転送効率で信号電荷を転送することができる２
層電極２相駆動方式の電荷転送装置とそれを実現する製
造方法とを提供することを目的とするものである。
【００１７】
【課題を解決するための手段】本発明の電荷転送装置
は、第１導電型半導体基板内に設けられた第２導電型の
ウエル層内又は第２導電型半導体基板内に形成された第
１導電型で各複数の第１、第２及び第３の半導体領域で
あって、第１不純物濃度の第１の半導体領域、前記第１
の半導体領域と交互に配列される第３不純物濃度の第３
の半導体領域及び前記第１の半導体領域と第３の半導体
領域との間に両半導体領域に接して形成された第２不純
物濃度の第２の半導体領域と、各各の前記第１の半導体
領域上に形成された第１の絶縁膜と、各各の前記第１の
絶縁膜上に形成された第１の電荷転送電極と、前記第３
の半導体領域上及び第１の電荷転送電極上並びに前記第
２の半導体領域上で前記第１の電荷転送電極の側面に形
成された第２の絶縁膜と、各各の前記第１の電荷転送電
極の間の前記第２の絶縁膜上に形成され、その両端が第
１の電荷転送電極の端部と重畳するように形成された第
２の電荷転送電極とを設け、前記第１不純物濃度と第３
不純物濃度とを異ならせると共に、前記第２不純物濃度
を前記第１不純物濃度及び前記第３不純物濃度より低濃
度とし、前記第１の電荷転送電極と前記第２の電荷転送
電極とを、一方向に隣接する電荷転送電極どうしを組み
合わせて一組とし、一組置きに同一配線で結線したこと
を特徴とする。
は、第１導電型半導体基板内に設けられた第２導電型の
ウエル層内又は第２導電型半導体基板内に形成された第
１導電型で各複数の第１、第２及び第３の半導体領域で
あって、第１不純物濃度の第１の半導体領域、前記第１
の半導体領域と交互に配列される第３不純物濃度の第３
の半導体領域及び前記第１の半導体領域と第３の半導体
領域との間に両半導体領域に接して形成された第２不純
物濃度の第２の半導体領域と、各各の前記第１の半導体
領域上に形成された第１の絶縁膜と、各各の前記第１の
絶縁膜上に形成された第１の電荷転送電極と、前記第３
の半導体領域上及び第１の電荷転送電極上並びに前記第
２の半導体領域上で前記第１の電荷転送電極の側面に形
成された第２の絶縁膜と、各各の前記第１の電荷転送電
極の間の前記第２の絶縁膜上に形成され、その両端が第
１の電荷転送電極の端部と重畳するように形成された第
２の電荷転送電極とを設け、前記第１不純物濃度と第３
不純物濃度とを異ならせると共に、前記第２不純物濃度
を前記第１不純物濃度及び前記第３不純物濃度より低濃
度とし、前記第１の電荷転送電極と前記第２の電荷転送
電極とを、一方向に隣接する電荷転送電極どうしを組み
合わせて一組とし、一組置きに同一配線で結線したこと
を特徴とする。
【００１８】本発明の電荷転送装置は、埋込みチャンネ
ル構造２相駆動２層電極構造の電荷転送装置であって、
前記第２不純物濃度が、前記第１不純物濃度及び前記第
３不純物濃度より低濃度であり、前記第１不純物濃度
が、前記第３不純物濃度より高濃度であることを特徴と
する。或いは、前記第１不純物濃度が、前記第３不純物
濃度より低濃度であることを特徴とする。
ル構造２相駆動２層電極構造の電荷転送装置であって、
前記第２不純物濃度が、前記第１不純物濃度及び前記第
３不純物濃度より低濃度であり、前記第１不純物濃度
が、前記第３不純物濃度より高濃度であることを特徴と
する。或いは、前記第１不純物濃度が、前記第３不純物
濃度より低濃度であることを特徴とする。
【００１９】上記の電荷転送装置は、第１導電型半導体
基板内に形成された第２導電型ウエル層内又は第２導電
型半導体基板内に、第１導電型の第１の半導体領域を形
成する工程と、前記第１の半導体領域上に第１の絶縁膜
を形成する工程と、前記第１の絶縁膜上に複数の第１の
電荷転送電極を形成する工程と、前記第１の電荷転送電
極をマスクに前記第１の半導体領域に第２導電型不純物
を導入することにより、前記第１の半導体領域内に、第
１導電型で不純物濃度が前記第１の半導体領域より低い
第２の半導体領域を、前記第１の電荷転送電極に自己整
合的に形成する工程と、前記第１の電荷転送電極が形成
されていない領域の前記第１の絶縁膜を除去した後、前
記第２の半導体領域表面及び前記第１の電荷転送電極表
面に第２の絶縁膜をＣＶＤ法により形成する工程と、前
記第１の電荷転送電極とその第１の電荷転送電極の側面
に形成された前記第２の絶縁膜とをマスクに前記第２の
半導体領域に第１導電型不純物を導入することにより、
前記第２の半導体領域内に、第１導電型で不純物濃度が
前記第２の半導体領域より高い第３の半導体領域を、前
記第１の電荷転送電極及びその側面の前記第２の絶縁膜
に自己整合的に形成する工程と、前記第２の絶縁膜上で
前記第１の電荷転送電極の間に、前記第１の電荷転送電
極と両端が重畳するように第２の電荷転送電極を形成す
る工程とを有することを特徴とする製造方法によって製
造される。
基板内に形成された第２導電型ウエル層内又は第２導電
型半導体基板内に、第１導電型の第１の半導体領域を形
成する工程と、前記第１の半導体領域上に第１の絶縁膜
を形成する工程と、前記第１の絶縁膜上に複数の第１の
電荷転送電極を形成する工程と、前記第１の電荷転送電
極をマスクに前記第１の半導体領域に第２導電型不純物
を導入することにより、前記第１の半導体領域内に、第
１導電型で不純物濃度が前記第１の半導体領域より低い
第２の半導体領域を、前記第１の電荷転送電極に自己整
合的に形成する工程と、前記第１の電荷転送電極が形成
されていない領域の前記第１の絶縁膜を除去した後、前
記第２の半導体領域表面及び前記第１の電荷転送電極表
面に第２の絶縁膜をＣＶＤ法により形成する工程と、前
記第１の電荷転送電極とその第１の電荷転送電極の側面
に形成された前記第２の絶縁膜とをマスクに前記第２の
半導体領域に第１導電型不純物を導入することにより、
前記第２の半導体領域内に、第１導電型で不純物濃度が
前記第２の半導体領域より高い第３の半導体領域を、前
記第１の電荷転送電極及びその側面の前記第２の絶縁膜
に自己整合的に形成する工程と、前記第２の絶縁膜上で
前記第１の電荷転送電極の間に、前記第１の電荷転送電
極と両端が重畳するように第２の電荷転送電極を形成す
る工程とを有することを特徴とする製造方法によって製
造される。
【００２０】上記の製造方法は、前記第３の半導体領域
の不純物濃度を、前記第１の半導体領域の不純物濃度よ
り低濃度に或いは、前記第３の半導体領域の不純物濃度
を、前記第１の半導体領域の不純物濃度より高濃度にす
ることを特徴とする。
の不純物濃度を、前記第１の半導体領域の不純物濃度よ
り低濃度に或いは、前記第３の半導体領域の不純物濃度
を、前記第１の半導体領域の不純物濃度より高濃度にす
ることを特徴とする。
【００２１】上記の製造方法による電荷転送装置の製造
に際し、前記第２導電型不純物の前記第１の半導体領域
への導入及び、前記第１導電型不純物の前記第２の半導
体領域への導入にイオン注入法を用い、イオンを入射角
度ゼロで注入すると効果的である。
に際し、前記第２導電型不純物の前記第１の半導体領域
への導入及び、前記第１導電型不純物の前記第２の半導
体領域への導入にイオン注入法を用い、イオンを入射角
度ゼロで注入すると効果的である。
【００２２】
【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して説明する。図１は、本発明の第１の
実施例による埋込みチャンネル２相駆動２層電極構造の
電荷転送装置の断面図を、製造工程の順に示す図であ
る。図１を参照して、先ず、不純物濃度が１×１０15ｃ
ｍ-3程度のｐ型シリコン単結晶基板１内に、不純物濃度
が１×１０17ｃｍ-3程度でシリコン基板１表面からの深
さが０．５μｍ程度の反対導電型（ｎ型）のシリコン領
域２を形成する。その後、例えば熱酸化を施すことによ
り、ｎ型シリコン領域２の表面に厚さ１００ｎｍ程度の
第１の酸化シリコン膜３を形成する（図１（ａ））。
て、図面を参照して説明する。図１は、本発明の第１の
実施例による埋込みチャンネル２相駆動２層電極構造の
電荷転送装置の断面図を、製造工程の順に示す図であ
る。図１を参照して、先ず、不純物濃度が１×１０15ｃ
ｍ-3程度のｐ型シリコン単結晶基板１内に、不純物濃度
が１×１０17ｃｍ-3程度でシリコン基板１表面からの深
さが０．５μｍ程度の反対導電型（ｎ型）のシリコン領
域２を形成する。その後、例えば熱酸化を施すことによ
り、ｎ型シリコン領域２の表面に厚さ１００ｎｍ程度の
第１の酸化シリコン膜３を形成する（図１（ａ））。
【００２３】次に、減圧ＣＶＤ法を用い、第１の酸化シ
リコン膜３の上に厚さ３００ｎｍ程度の多結晶シリコン
層を形成し、パターニングして、第１の導電性電極４を
形成する。そして、その第１の導電性電極４をマスクに
したイオン注入法により、ｎ型シリコン領域２とは反対
導電型のｐ型不純物（例えば、ボロン）を、入射角０度
にて導入する。これにより、第１の導電性電極４に自己
整合的で、不純物濃度が６×１０16ｃｍ-3程度のｎ--型
シリコン領域５を形成する（図１（ｂ））。
リコン膜３の上に厚さ３００ｎｍ程度の多結晶シリコン
層を形成し、パターニングして、第１の導電性電極４を
形成する。そして、その第１の導電性電極４をマスクに
したイオン注入法により、ｎ型シリコン領域２とは反対
導電型のｐ型不純物（例えば、ボロン）を、入射角０度
にて導入する。これにより、第１の導電性電極４に自己
整合的で、不純物濃度が６×１０16ｃｍ-3程度のｎ--型
シリコン領域５を形成する（図１（ｂ））。
【００２４】続いて、第１の導電性電極４をマスクにし
て第１の酸化シリコン膜３を除去した後、例えばＣＶＤ
法でＳｉＨ4 とＨ2 Ｏガスとを反応させることにより、
ｎ型シリコン領域２の表面および第１の導電性電極４の
表面に、厚さ１００ｎｍ程度の第２の酸化シリコン膜６
を形成する（図１（ｃ））。
て第１の酸化シリコン膜３を除去した後、例えばＣＶＤ
法でＳｉＨ4 とＨ2 Ｏガスとを反応させることにより、
ｎ型シリコン領域２の表面および第１の導電性電極４の
表面に、厚さ１００ｎｍ程度の第２の酸化シリコン膜６
を形成する（図１（ｃ））。
【００２５】次に、第１の導電性電極４と第１の導電性
電極４の側面に形成された第２の絶縁膜６をマスクにし
たイオン注入法により、ｎ型半導体領域２と同一導電型
のｎ型不純物（例えば、リン）を入射角０度にて導入す
る。これにより、第１の導電性電極４と第２の酸化シリ
コン膜６とに自己整合的で、不純物濃度が８×１０16ｃ
ｍ-3程度のｎ- 型シリコン領域７Ａを形成する（図１
（ｄ））。
電極４の側面に形成された第２の絶縁膜６をマスクにし
たイオン注入法により、ｎ型半導体領域２と同一導電型
のｎ型不純物（例えば、リン）を入射角０度にて導入す
る。これにより、第１の導電性電極４と第２の酸化シリ
コン膜６とに自己整合的で、不純物濃度が８×１０16ｃ
ｍ-3程度のｎ- 型シリコン領域７Ａを形成する（図１
（ｄ））。
【００２６】次に、減圧ＣＶＤ法を用い、第２の酸化シ
リコン膜６上に厚さ３００ｎｍ程度の多結晶シリコン層
を形成する。そして、ｎ型シリコン領域２の表面および
第１の導電性電極４の一端と重なり合うようにパターニ
ングして、第２の導電性電極８を形成する（図１
（ｅ））。
リコン膜６上に厚さ３００ｎｍ程度の多結晶シリコン層
を形成する。そして、ｎ型シリコン領域２の表面および
第１の導電性電極４の一端と重なり合うようにパターニ
ングして、第２の導電性電極８を形成する（図１
（ｅ））。
【００２７】次に、層間絶縁膜９を形成する（図１
（ｆ））。
（ｆ））。
【００２８】次に、層間絶縁膜９を介して、第１の電荷
転送電極４とこれに隣接する二つの電荷転送電極８の一
方とを一組とし、一組置きに金属配線１０にて接続し
て、本実施例の２相駆動２層電極電荷転送装置を得る
（図１（ｇ））。
転送電極４とこれに隣接する二つの電荷転送電極８の一
方とを一組とし、一組置きに金属配線１０にて接続し
て、本実施例の２相駆動２層電極電荷転送装置を得る
（図１（ｇ））。
【００２９】本実施例の２相駆動２層電極電荷転送装置
は、図４に示すような、位相が互いに１８０度の異なる
二つのクロックパルスφ1 ，φ2 を各電極に印加するこ
とにより、信号電荷を紙面右から左の方向に転送するこ
とができる。
は、図４に示すような、位相が互いに１８０度の異なる
二つのクロックパルスφ1 ，φ2 を各電極に印加するこ
とにより、信号電荷を紙面右から左の方向に転送するこ
とができる。
【００３０】本実施例では、第１の電荷転送電極４の直
下のシリコン領域の濃度は、１×１０17ｃｍ-3である。
一方、第１の電荷転送電極４の側壁に形成された第２の
酸化シリコン膜６の下のシリコン領域の濃度は、６×１
０16ｃｍ-3であり、又、第２の電荷転送電極の窪んだ部
分の下のシリコン領域の濃度は、８×１０16ｃｍ-3であ
る。第１の電荷転送電極４の側壁上の第２の酸化シリコ
ン膜６の下の部分の不純物濃度が、一番低くなってい
る。
下のシリコン領域の濃度は、１×１０17ｃｍ-3である。
一方、第１の電荷転送電極４の側壁に形成された第２の
酸化シリコン膜６の下のシリコン領域の濃度は、６×１
０16ｃｍ-3であり、又、第２の電荷転送電極の窪んだ部
分の下のシリコン領域の濃度は、８×１０16ｃｍ-3であ
る。第１の電荷転送電極４の側壁上の第２の酸化シリコ
ン膜６の下の部分の不純物濃度が、一番低くなってい
る。
【００３１】次に、本発明の第２の実施例について、説
明する。図２は、本発明の第２の実施例による埋込みチ
ャンネル２相駆動２層電極構造の電荷転送装置の断面図
を、製造工程順に示す図である。図２を参照して、先
ず、不純物濃度が１×１０15ｃｍ-3程度のｐ型シリコン
単結晶基板１内に、不純物濃度が８×１０16ｃｍ-3程度
でシリコン基板１表面からの深さが０．５μｍ程度の反
対導電型（ｐ型）のｎ-型シリコン領域２を形成する。
そして、例えば熱酸化を施すことによりｎ- 型シリコン
領域２の表面に、厚さ１００ｎｍ程度の第１の酸化シリ
コン膜３を形成する（図２（ａ））。
明する。図２は、本発明の第２の実施例による埋込みチ
ャンネル２相駆動２層電極構造の電荷転送装置の断面図
を、製造工程順に示す図である。図２を参照して、先
ず、不純物濃度が１×１０15ｃｍ-3程度のｐ型シリコン
単結晶基板１内に、不純物濃度が８×１０16ｃｍ-3程度
でシリコン基板１表面からの深さが０．５μｍ程度の反
対導電型（ｐ型）のｎ-型シリコン領域２を形成する。
そして、例えば熱酸化を施すことによりｎ- 型シリコン
領域２の表面に、厚さ１００ｎｍ程度の第１の酸化シリ
コン膜３を形成する（図２（ａ））。
【００３２】次に、減圧ＣＶＤ法を用い、第１の酸化シ
リコン膜３上に厚さ３００ｎｍ程度の多結晶シリコンを
形成し、パターニングして第１の導電性電極４を形成す
る。その後、第１の導電性電極４をマスクにしたイオン
注入法を用い、ｎ型シリコン領域２とは反対導電型のｐ
型不純物（例えば、ボロン）を入射角０度にて導入する
ことにより、第１の導電性電極４に自己整合的で、不純
物濃度が６×１０16ｃｍ-3程度のｎ--型シリコン領域５
を形成する（図２（ｂ））。
リコン膜３上に厚さ３００ｎｍ程度の多結晶シリコンを
形成し、パターニングして第１の導電性電極４を形成す
る。その後、第１の導電性電極４をマスクにしたイオン
注入法を用い、ｎ型シリコン領域２とは反対導電型のｐ
型不純物（例えば、ボロン）を入射角０度にて導入する
ことにより、第１の導電性電極４に自己整合的で、不純
物濃度が６×１０16ｃｍ-3程度のｎ--型シリコン領域５
を形成する（図２（ｂ））。
【００３３】続いて、第１の導電性電極４をマスクにし
て第１の酸化シリコン膜３を除去した後、例えばＣＶＤ
法でＳｉＨ4 とＨ2 Ｏガスとを反応させることにより、
ｎ型シリコン領域２の表面および第１の導電性電極４の
表面に、厚さ１００ｎｍ程度の第２の酸化シリコン膜６
を形成する（図２（ｃ））。
て第１の酸化シリコン膜３を除去した後、例えばＣＶＤ
法でＳｉＨ4 とＨ2 Ｏガスとを反応させることにより、
ｎ型シリコン領域２の表面および第１の導電性電極４の
表面に、厚さ１００ｎｍ程度の第２の酸化シリコン膜６
を形成する（図２（ｃ））。
【００３４】次に、第１の導電性電極４とその電極側面
に形成された第２の酸化シリコン膜６とをマスクにした
イオン注入法を用い、ｎ型半導体領域２と同一導電型の
ｎ型不純物（例えば、リン）を入射角０度にて導入する
ことにより、第１の導電性電極４とその側壁の第２の酸
化シリコン膜６とに自己整合的で、不純物濃度が１×１
０17ｃｍ-3程度のｎ型半導体領域７Ｂを形成する（図２
（ｄ））。
に形成された第２の酸化シリコン膜６とをマスクにした
イオン注入法を用い、ｎ型半導体領域２と同一導電型の
ｎ型不純物（例えば、リン）を入射角０度にて導入する
ことにより、第１の導電性電極４とその側壁の第２の酸
化シリコン膜６とに自己整合的で、不純物濃度が１×１
０17ｃｍ-3程度のｎ型半導体領域７Ｂを形成する（図２
（ｄ））。
【００３５】次に、減圧ＣＶＤ法を用い、第２の酸化シ
リコン膜６厚さ３００ｎｍ程度の多結晶シリコン層を形
成する。そして、ｎ型シリコン領域２の表面および第１
の導電性電極４の一端と重なり合うようにパターニング
して、第２の導電性電極８を形成する（図２（ｅ））。
リコン膜６厚さ３００ｎｍ程度の多結晶シリコン層を形
成する。そして、ｎ型シリコン領域２の表面および第１
の導電性電極４の一端と重なり合うようにパターニング
して、第２の導電性電極８を形成する（図２（ｅ））。
【００３６】次に、層間絶縁膜９を形成する（図２
（ｆ））。
（ｆ））。
【００３７】次に、層間絶縁膜９を介して、第１の電荷
転送電極４とこれに隣接する第２の電荷転送電極の一方
とを一組として、一組置きに金属配線１０にて接続する
ことにより、本実施例の２相駆動２層電極電荷転送装置
を得る（図２（ｇ））。
転送電極４とこれに隣接する第２の電荷転送電極の一方
とを一組として、一組置きに金属配線１０にて接続する
ことにより、本実施例の２相駆動２層電極電荷転送装置
を得る（図２（ｇ））。
【００３８】本実施例の２相駆動２層電極電荷転送装置
は、図４に示したような、位相が互いに１８０度異なる
二つのクロックパルスφ1 ，φ2 を各電極に印加するこ
とにより、信号電荷を紙面左から右の方向に転送するこ
とができる。
は、図４に示したような、位相が互いに１８０度異なる
二つのクロックパルスφ1 ，φ2 を各電極に印加するこ
とにより、信号電荷を紙面左から右の方向に転送するこ
とができる。
【００３９】本実施例では、第１の電荷転送電極４の直
下のシリコン領域の濃度は、８×１０16ｃｍ-3である。
一方、第１の電荷転送電極４の側壁に形成された第２の
酸化シリコン膜６の下のシリコン領域の濃度は、６×１
０16ｃｍ-3である。又、第２の電荷転送電極の窪んだ部
分の下のシリコン領域の濃度は、１×１０17ｃｍ-3であ
る。第１の実施例と同様に、第１の電荷転送電極４側壁
上の第２の酸化シリコン膜６の下の不純物濃度が、一番
低くなっている。
下のシリコン領域の濃度は、８×１０16ｃｍ-3である。
一方、第１の電荷転送電極４の側壁に形成された第２の
酸化シリコン膜６の下のシリコン領域の濃度は、６×１
０16ｃｍ-3である。又、第２の電荷転送電極の窪んだ部
分の下のシリコン領域の濃度は、１×１０17ｃｍ-3であ
る。第１の実施例と同様に、第１の電荷転送電極４側壁
上の第２の酸化シリコン膜６の下の不純物濃度が、一番
低くなっている。
【００４０】尚、上述した実施例はいずれも、ｐ型シリ
コン基板上に形成された埋込み型チャンネルを有する電
荷転送装置について述べたが、本発明はこれに限らず、
ｎ型シリコン基板上に設けられたｐ型ウエル層に形成さ
れた埋込み型チャンネルを有する電荷転送装置に適用し
て、同様の効果を得られることは、言うまでもない。
コン基板上に形成された埋込み型チャンネルを有する電
荷転送装置について述べたが、本発明はこれに限らず、
ｎ型シリコン基板上に設けられたｐ型ウエル層に形成さ
れた埋込み型チャンネルを有する電荷転送装置に適用し
て、同様の効果を得られることは、言うまでもない。
【００４１】
【発明の効果】以上説明したように、本発明は、第１の
電荷転送電極と第２の電荷転送電極との間のギャップの
下にｎ- ー型シリコン領域を自己整合的に形成し、その部
分の不純物濃度を他の部分より低くすると共に、第１の
電荷転送電極下のｎチャンネル領域の不純物濃度と、第
２の電荷転送電極下のｎチャンネル領域の不純物濃度と
を異ならせている。
電荷転送電極と第２の電荷転送電極との間のギャップの
下にｎ- ー型シリコン領域を自己整合的に形成し、その部
分の不純物濃度を他の部分より低くすると共に、第１の
電荷転送電極下のｎチャンネル領域の不純物濃度と、第
２の電荷転送電極下のｎチャンネル領域の不純物濃度と
を異ならせている。
【００４２】これにより本発明によれば、第１の電荷転
送電極と第２の電荷転送電極間のギャップ下に生じる電
位ポテンシャルの窪みを抑制することができ、信号電荷
の転送効率低下を伴うことなしに駆動電圧を低減するこ
とができる。
送電極と第２の電荷転送電極間のギャップ下に生じる電
位ポテンシャルの窪みを抑制することができ、信号電荷
の転送効率低下を伴うことなしに駆動電圧を低減するこ
とができる。
【図１】本発明の第１の実施例による電荷転送装置の断
面を、製造工程順に示す図である。
面を、製造工程順に示す図である。
【図２】本発明の第２の実施例による電荷転送装置の断
面を、製造工程順に示す図である。
面を、製造工程順に示す図である。
【図３】従来の電荷転送装置の断面を、製造工程順に示
す断面図である。
す断面図である。
【図４】電荷転送装置の各電極に印加されるクロックパ
ルスの一例を示す図である。
ルスの一例を示す図である。
【図５】従来の電荷転送装置を低電圧駆動するときの、
電位ポテンシャルを示す図である。
電位ポテンシャルを示す図である。
１ ｐ型シリコン基板 ２ ｎ型シリコン領域 ３ 第１の酸化シリコン膜 ４ 第１の導電性電極 ５ ｎ--型半導体領域 ６ 第２の酸化シリコン膜 ７Ａ，７Ｂ ｎ- 型シリコン領域 ８ 第２の導電性電極 ９ 層間絶縁膜 １０ 金属配線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/339 H01L 27/14 - 27/148 H01L 29/762 - 29/768
Claims (8)
- 【請求項１】 第１導電型半導体基板内に設けられた第
２導電型のウエル層内又は第２導電型半導体基板内に形
成された第１導電型で各複数の第１、第２及び第３の半
導体領域であって、第１不純物濃度の第１の半導体領
域、前記第１の半導体領域と交互に配列される第３不純
物濃度の第３の半導体領域及び前記第１の半導体領域と
第３の半導体領域との間に両半導体領域に接して形成さ
れた第２不純物濃度の第２の半導体領域と、 各各の前記第１の半導体領域上に形成された第１の絶縁
膜と、 各各の前記第１の絶縁膜上に形成された第１の電荷転送
電極と、 前記第３の半導体領域上及び第１の電荷転送電極上並び
に前記第２の半導体領域上で前記第１の電荷転送電極の
側面に形成された第２の絶縁膜と、 各各の前記第１の電荷転送電極の間の前記第２の絶縁膜
上に形成され、その両端が第１の電荷転送電極の端部と
重畳するように形成された第２の電荷転送電極とを設
け、 前記第１不純物濃度と第３不純物濃度とを異ならせると
共に、前記第２不純物濃度を前記第１不純物濃度及び前
記第３不純物濃度より低濃度とし、 前記第１の電荷転送電極と前記第２の電荷転送電極と
を、一方向に隣接する電荷転送電極どうしを組み合わせ
て一組とし、一組置きに同一配線で結線したことを特徴
とする電荷転送装置。 - 【請求項２】 前記第１不純物濃度が、前記第３不純物
濃度より高濃度であることを特徴とする請求項１記載の
電荷転送装置。 - 【請求項３】 前記第１不純物濃度が、前記第３不純物
濃度より低濃度であることを特徴とする請求項１記載の
電荷転送装置。 - 【請求項４】 第１導電型の半導体基板内に形成された
第２導電型のウエル層内又は第２導電型の半導体基板内
に第１導電型の第１の半導体領域を形成する工程と、 前記第１の半導体領域上に第１の絶縁膜を形成する工程
と、 前記第１の絶縁膜上に複数の第１の電荷転送電極を形成
する工程と、 前記第１の電荷転送電極をマスクに前記第１の半導体領
域に第２導電型不純物を導入することにより、前記第１
の半導体領域内に、第１導電型で不純物濃度が前記第１
の半導体領域より低い第２の半導体領域を、前記第１の
電荷転送電極に自己整合的に形成する工程と、 前記第１の電荷転送電極が形成されていない領域の前記
第１の絶縁膜を除去した後、前記第２の半導体領域表面
及び前記第１の電荷転送電極表面に第２の絶縁膜をＣＶ
Ｄ法により形成する工程と、 前記第１の電荷転送電極とその第１の電荷転送電極の側
面に形成された前記第２の絶縁膜とをマスクに前記第２
の半導体領域に第１導電型不純物を導入することによ
り、前記第２の半導体領域内に、第１導電型で不純物濃
度が前記第２の半導体領域より高い第３の半導体領域
を、前記第１の電荷転送電極及びその側面の前記第２の
絶縁膜に自己整合的に形成する工程と、 前記第２の絶縁膜上で前記第１の電荷転送電極の間に、
前記第１の電荷転送電極と両端が重畳するように第２の
電荷転送電極を形成する工程とを有することを特徴とす
る電荷転送装置の製造方法。 - 【請求項５】 前記第２の絶縁膜をＣＶＤ法により形成
することを特徴とする請求項４記載の電荷転送装置の製
造方法。 - 【請求項６】 前記第３の半導体領域の不純物濃度を、
前記第１の半導体領域の不純物濃度より低濃度にするこ
とを特徴とする請求項４又は請求項５記載の電荷転送装
置の製造方法。 - 【請求項７】 前記第３の半導体領域の不純物濃度を、
前記第１の半導体領域の不純物濃度より高濃度にするこ
とを特徴とする請求項４又は請求項５記載の電荷転送装
置の製造方法。 - 【請求項８】 前記第２導電型不純物の前記第１の半導
体領域への導入および、前記第１導電型不純物の前記第
２の半導体領域への導入にイオン注入法を用い、イオン
を入射角度ゼロで注入することを特徴とする請求項４乃
至７のいずれかに記載の電荷転送装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8317597A JP3006521B2 (ja) | 1996-11-28 | 1996-11-28 | 電荷転送装置及びその製造方法 |
| KR1019970050982A KR100367901B1 (ko) | 1996-11-28 | 1997-10-02 | 전하결합장치 |
| US08/975,187 US6011282A (en) | 1996-11-28 | 1997-11-20 | Charge coupled device with a buried channel two-phase driven two-layer electrode structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8317597A JP3006521B2 (ja) | 1996-11-28 | 1996-11-28 | 電荷転送装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10163471A JPH10163471A (ja) | 1998-06-19 |
| JP3006521B2 true JP3006521B2 (ja) | 2000-02-07 |
Family
ID=18089998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8317597A Expired - Lifetime JP3006521B2 (ja) | 1996-11-28 | 1996-11-28 | 電荷転送装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6011282A (ja) |
| JP (1) | JP3006521B2 (ja) |
| KR (1) | KR100367901B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004140258A (ja) * | 2002-10-18 | 2004-05-13 | Sanyo Electric Co Ltd | 固体撮像素子及びその製造方法 |
| JP2011146747A (ja) * | 2011-04-28 | 2011-07-28 | Sony Corp | 固体撮像装置の製造方法および半導体装置の製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3927468A (en) * | 1973-12-28 | 1975-12-23 | Fairchild Camera Instr Co | Self aligned CCD element fabrication method therefor |
| DE2837485A1 (de) * | 1978-08-28 | 1980-04-17 | Siemens Ag | Verfahren zur herstellung einer ladungsgekoppelten anordnung fuer sensoren und speicher |
| JPS6271273A (ja) * | 1985-09-24 | 1987-04-01 | Nec Corp | 電荷結合素子の製造方法 |
| JP2625721B2 (ja) * | 1987-05-18 | 1997-07-02 | ソニー株式会社 | 固体撮像装置 |
| US5227680A (en) * | 1989-11-15 | 1993-07-13 | National Semiconductor Corporation | ECL/TTL translator circuit |
| JP2909158B2 (ja) * | 1990-07-05 | 1999-06-23 | 株式会社東芝 | 電荷結合装置 |
| JPH04360578A (ja) * | 1991-06-07 | 1992-12-14 | Mitsubishi Electric Corp | 固体撮像素子及びその製造方法 |
| JPH06291148A (ja) * | 1993-03-31 | 1994-10-18 | Sony Corp | 電荷転送素子 |
-
1996
- 1996-11-28 JP JP8317597A patent/JP3006521B2/ja not_active Expired - Lifetime
-
1997
- 1997-10-02 KR KR1019970050982A patent/KR100367901B1/ko not_active IP Right Cessation
- 1997-11-20 US US08/975,187 patent/US6011282A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980041919A (ko) | 1998-08-17 |
| US6011282A (en) | 2000-01-04 |
| JPH10163471A (ja) | 1998-06-19 |
| KR100367901B1 (ko) | 2003-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11330448A (ja) | 固体撮像装置及びその製造方法 | |
| US6207981B1 (en) | Charge-coupled device with potential barrier and charge storage regions | |
| JP3011137B2 (ja) | 電荷転送装置およびその製造方法 | |
| US5849605A (en) | Two-phase clock type charge coupled device having electrodes with tapered sidewalls and method for producing the same | |
| JP3006521B2 (ja) | 電荷転送装置及びその製造方法 | |
| JPH1022496A (ja) | 電荷転送装置及びその製造方法 | |
| JP3270254B2 (ja) | 固体撮像装置 | |
| JP3150050B2 (ja) | 電荷結合装置およびその製造方法 | |
| JP3036747B2 (ja) | 固体撮像素子の製造方法 | |
| JPH07176714A (ja) | 半導体装置の製造方法 | |
| JP2874665B2 (ja) | 電荷転送装置の製造方法 | |
| JP2936153B2 (ja) | 固体撮像素子の製造方法 | |
| JP3014026B2 (ja) | 電荷結合素子の製造方法 | |
| JP2970457B2 (ja) | 電荷結合素子の製造方法 | |
| JP3119619B2 (ja) | 電荷結合素子及びその製造方法 | |
| JP2877656B2 (ja) | 固体撮像素子の製造方法 | |
| JP3158284B2 (ja) | 電荷転送装置及び固体撮像装置 | |
| JP2867469B2 (ja) | 電荷転送装置及びその製造方法 | |
| JP2812279B2 (ja) | 電荷転送装置の製造方法 | |
| JP2005039149A (ja) | フレーム転送型の固体撮像装置、及びその製造方法 | |
| JPH05219449A (ja) | 電荷転送装置 | |
| JP2000031466A (ja) | 電荷転送装置の製造方法 | |
| JP2002083951A (ja) | 固体撮像装置及びその製造方法 | |
| JPH11177077A (ja) | 半導体素子とその製造方法 | |
| JPH06112231A (ja) | 電荷転送素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |