JP2874665B2 - 電荷転送装置の製造方法 - Google Patents
電荷転送装置の製造方法Info
- Publication number
- JP2874665B2 JP2874665B2 JP8257179A JP25717996A JP2874665B2 JP 2874665 B2 JP2874665 B2 JP 2874665B2 JP 8257179 A JP8257179 A JP 8257179A JP 25717996 A JP25717996 A JP 25717996A JP 2874665 B2 JP2874665 B2 JP 2874665B2
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- semiconductor region
- insulating film
- conductivity type
- transfer device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 60
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 89
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 36
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 36
- 229920002120 photoresistant polymer Polymers 0.000 claims description 31
- 239000012535 impurity Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 10
- 238000000206 photolithography Methods 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 5
- 239000007791 liquid phase Substances 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 239000012071 phase Substances 0.000 description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 21
- 239000011229 interlayer Substances 0.000 description 20
- 239000002356 single layer Substances 0.000 description 18
- 239000002184 metal Substances 0.000 description 13
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 239000007772 electrode material Substances 0.000 description 8
- 239000010410 layer Substances 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000003860 storage Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66946—Charge transfer devices
- H01L29/66954—Charge transfer devices with an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76833—Buried channel CCD
- H01L29/76841—Two-Phase CCD
Description
【０００１】
【発明の属する技術分野】本発明は、電荷転送装置の製
造方法に係わり、特に導電性電極と自己整合的に形成さ
れた電荷蓄積領域と電荷障壁領域を有する２相駆動単層
電極の電荷転送装置の製造方法に関する。
造方法に係わり、特に導電性電極と自己整合的に形成さ
れた電荷蓄積領域と電荷障壁領域を有する２相駆動単層
電極の電荷転送装置の製造方法に関する。
【０００２】
【従来の技術】埋め込みチャンネル２相駆動２層電極構
造の電荷転送装置は、例えばＣｈｏｏｎｇ−Ｋｉ Ｋｉ
ｍが「ＴＷＯ−ＰＨＡＳＥ ＣＨＡＲＧＥ ＬＩＮＩＡ
Ｒ ＩＭＡＧＩＮＧ ＤＥＶＩＣＥＳ ＷＩＴＨ ＳＥ
ＬＦ−ＡＬＩＧＮＥＤ ＩＭＰＬＡＮＴＥＤ ＢＡＲＲ
ＩＥＲ」と題する論文をＩＥＤＭ Ｔｅｃ． Ｄｉｇｅ
ｓｔ，１９７４，ｐｐ．５５−５８に発表している。
造の電荷転送装置は、例えばＣｈｏｏｎｇ−Ｋｉ Ｋｉ
ｍが「ＴＷＯ−ＰＨＡＳＥ ＣＨＡＲＧＥ ＬＩＮＩＡ
Ｒ ＩＭＡＧＩＮＧ ＤＥＶＩＣＥＳ ＷＩＴＨ ＳＥ
ＬＦ−ＡＬＩＧＮＥＤ ＩＭＰＬＡＮＴＥＤ ＢＡＲＲ
ＩＥＲ」と題する論文をＩＥＤＭ Ｔｅｃ． Ｄｉｇｅ
ｓｔ，１９７４，ｐｐ．５５−５８に発表している。
【０００３】図５は、このような従来の埋め込みチャン
ネル２相駆動２層電極構造の電荷転送装置の各製造工程
に於ける断面図を示したものである。
ネル２相駆動２層電極構造の電荷転送装置の各製造工程
に於ける断面図を示したものである。
【０００４】まず、Ｐ型半導体基板５０１内に反対導電
型のＮ型半導体領域５０２を形成し、熱酸化を施すこと
によりＮ型半導体領域５０２の表面に第１の絶縁膜５０
３を形成する（図５（Ａ））。
型のＮ型半導体領域５０２を形成し、熱酸化を施すこと
によりＮ型半導体領域５０２の表面に第１の絶縁膜５０
３を形成する（図５（Ａ））。
【０００５】次に、前記第１の絶縁膜５０３を介して周
知の技術により、多結晶シリコンからなる第１の導電性
電極５０９を形成する（図５（Ｂ））。
知の技術により、多結晶シリコンからなる第１の導電性
電極５０９を形成する（図５（Ｂ））。
【０００６】続いて、前記第１の導電性電極５０９をマ
スクに前記第１の絶縁膜５０３を除去した後、再び熱酸
化を施すことにより第２の絶縁膜５１２を形成する（図
５（Ｃ））。
スクに前記第１の絶縁膜５０３を除去した後、再び熱酸
化を施すことにより第２の絶縁膜５１２を形成する（図
５（Ｃ））。
【０００７】次に、第１の導電性電極５０９間にＮ型半
導体領域５０２と反対導電型の不純物（例えばボロン）
をイオン注入法で導入することにより、前記第１の導電
性電極５０９と自己整合的にＮ- 型半導体領域５０７を
形成する（図５（Ｄ））。
導体領域５０２と反対導電型の不純物（例えばボロン）
をイオン注入法で導入することにより、前記第１の導電
性電極５０９と自己整合的にＮ- 型半導体領域５０７を
形成する（図５（Ｄ））。
【０００８】続いて、Ｎ型半導体領域５０２の表面およ
び前記第１の導電性電極５０９の一端と重なり合う様に
前記第２の絶縁膜５１２を介して周知の技術により、多
結晶シリコンからなる第２の導電性電極５１３を形成す
る（図５（Ｅ））。
び前記第１の導電性電極５０９の一端と重なり合う様に
前記第２の絶縁膜５１２を介して周知の技術により、多
結晶シリコンからなる第２の導電性電極５１３を形成す
る（図５（Ｅ））。
【０００９】次に、層間絶縁膜５１０を形成する（図５
（Ｆ））。
（Ｆ））。
【００１０】次に、層間絶縁膜５１０を介して隣接する
電極の一方とを一組として、一組置きに金属配線５１１
にて接続することにより従来の２相駆動２層電極構造の
電荷転送装置が得られる（図５（Ｇ））。
電極の一方とを一組として、一組置きに金属配線５１１
にて接続することにより従来の２相駆動２層電極構造の
電荷転送装置が得られる（図５（Ｇ））。
【００１１】このような２層電極構造に対して、近年、
微細加工技術の進歩に伴い、単層の電極材料を用いてこ
れをエッチング加工することで０．２〜０．３μｍの電
極間距離を有する単層電極構造の電荷転送装置が形成可
能となった。
微細加工技術の進歩に伴い、単層の電極材料を用いてこ
れをエッチング加工することで０．２〜０．３μｍの電
極間距離を有する単層電極構造の電荷転送装置が形成可
能となった。
【００１２】単層電極構造の電荷転送装置では、２層電
極構造と比較して、電極間の重なり部分がないことか
ら、層間容量が小さく、また、電極間の絶縁の問題が無
いという利点がある。また、層間膜を形成するために電
極を酸化する必要がないため、電極材料として多結晶シ
リコンのほかにメタル膜やそのシリサイド膜を用いるこ
とができ、電極の低抵抗化が図れるという利点もある。
極構造と比較して、電極間の重なり部分がないことか
ら、層間容量が小さく、また、電極間の絶縁の問題が無
いという利点がある。また、層間膜を形成するために電
極を酸化する必要がないため、電極材料として多結晶シ
リコンのほかにメタル膜やそのシリサイド膜を用いるこ
とができ、電極の低抵抗化が図れるという利点もある。
【００１３】図６は、埋め込みチャンネル単相駆動単層
電極構造の電荷転送装置の各製造工程に於ける断面図を
示したものである。
電極構造の電荷転送装置の各製造工程に於ける断面図を
示したものである。
【００１４】まず、Ｐ型半導体基板６０１内に反対導電
型のＮ型半導体領域６０２を形成し、熱酸化を施すこと
によりＮ型半導体領域６０２の表面にシリコン酸化膜６
０３を形成する（図６（Ａ））。
型のＮ型半導体領域６０２を形成し、熱酸化を施すこと
によりＮ型半導体領域６０２の表面にシリコン酸化膜６
０３を形成する（図６（Ａ））。
【００１５】次いで、写真蝕刻法により形成したフォト
レジスト６０５をマスクにしてＮ型半導体領域６０２と
反対導電型の不純物（例えばボロン）をイオン注入法に
て導入することにより、Ｎ- 型半導体領域６０７を形成
する（図６（Ｂ））。
レジスト６０５をマスクにしてＮ型半導体領域６０２と
反対導電型の不純物（例えばボロン）をイオン注入法に
て導入することにより、Ｎ- 型半導体領域６０７を形成
する（図６（Ｂ））。
【００１６】続いて、前記シリコン酸化膜６０３を介し
て周知の技術により導電性電極材料である多結晶シリコ
ン６０８を形成する（図６（Ｃ））。
て周知の技術により導電性電極材料である多結晶シリコ
ン６０８を形成する（図６（Ｃ））。
【００１７】次いで、写真食刻法を用いて前記多結晶シ
リコン６０８のパターニングマスクとなるフォトレジス
ト６１４を形成する（図６（Ｄ））。
リコン６０８のパターニングマスクとなるフォトレジス
ト６１４を形成する（図６（Ｄ））。
【００１８】次に、前記多結晶シリコン６０８をフォト
レジスト６１４をマスクにしてエッチング加工し導電性
電極６０９に分離する（図６（Ｅ））。
レジスト６１４をマスクにしてエッチング加工し導電性
電極６０９に分離する（図６（Ｅ））。
【００１９】次いで、層間絶縁膜６１０を形成する（図
６（Ｆ））。
６（Ｆ））。
【００２０】その後、層間絶縁膜６１０を介して導電性
電極６０９一つ置きに金属配線６１１にて接続すること
により２相駆動単層電極電荷転送装置が得られる（図６
（Ｇ））。
電極６０９一つ置きに金属配線６１１にて接続すること
により２相駆動単層電極電荷転送装置が得られる（図６
（Ｇ））。
【００２１】
【発明が解決しようとする課題】しかしながら、上述し
たような従来の２相駆動単層電極構造の電荷転送装置で
は、導電性電極６０９とＮ- 型半導体領域６０７が自己
整合的に形成されないため、図７に示すように、導電性
電極６０９とＮ- 型半導体領域６０７の位置ずれによ
り、導電性電極６０９端部位置において、電位の突起
（図７（Ａ）におけるＡ）や電位のくぼみ（図７（Ｂ）
におけるＢ）ができ、円滑な電荷転送の妨げとなるとい
う欠点があった。
たような従来の２相駆動単層電極構造の電荷転送装置で
は、導電性電極６０９とＮ- 型半導体領域６０７が自己
整合的に形成されないため、図７に示すように、導電性
電極６０９とＮ- 型半導体領域６０７の位置ずれによ
り、導電性電極６０９端部位置において、電位の突起
（図７（Ａ）におけるＡ）や電位のくぼみ（図７（Ｂ）
におけるＢ）ができ、円滑な電荷転送の妨げとなるとい
う欠点があった。
【００２２】したがって本発明の目的は、２相駆動単層
電極構造の電荷転送装置において導電性電極とＮ- 半導
体領域を自己整合的に形成することにより、従来の２相
駆動単層電極構造における問題点である導電性電極とＮ
- 型半導体領域の位置ずれにより生じる、電位のくぼみ
や電位の突起の生成を抑制することにある。
電極構造の電荷転送装置において導電性電極とＮ- 半導
体領域を自己整合的に形成することにより、従来の２相
駆動単層電極構造における問題点である導電性電極とＮ
- 型半導体領域の位置ずれにより生じる、電位のくぼみ
や電位の突起の生成を抑制することにある。
【００２３】
【課題を解決するための手段】本発明の電荷転送装置の
製造方法は、第１導電型半導体基板内に第１の第２導電
型半導体領域を形成する工程と、前記第１の第２導電型
半導体領域の表面に第１の絶縁膜を形成する工程と、前
記第１の絶縁膜の表面に選択的に第２の絶縁膜を形成す
る工程と、前記第２の絶縁膜の一端と自己整合的に第２
の第２導電型半導体領域を前記第１の第２導電型半導体
領域内に選択的に形成する工程と、前記第１の絶縁膜の
表面にたがいに前記第２の絶縁膜で分離する導電性電極
を形成する工程と、前記導電性電極を１つ置きに結線す
る工程を有している。
製造方法は、第１導電型半導体基板内に第１の第２導電
型半導体領域を形成する工程と、前記第１の第２導電型
半導体領域の表面に第１の絶縁膜を形成する工程と、前
記第１の絶縁膜の表面に選択的に第２の絶縁膜を形成す
る工程と、前記第２の絶縁膜の一端と自己整合的に第２
の第２導電型半導体領域を前記第１の第２導電型半導体
領域内に選択的に形成する工程と、前記第１の絶縁膜の
表面にたがいに前記第２の絶縁膜で分離する導電性電極
を形成する工程と、前記導電性電極を１つ置きに結線す
る工程を有している。
【００２４】ここで、前記第２の絶縁膜と写真食刻法を
用いて、前記第２の絶縁膜とフォトレジストをマスクに
第１導電型不純物をイオン注入することにより、前記第
２の絶縁膜の一端と自己整合的に前記第２の第２導電型
半導体領域を形成する工程を含むことができる。また、
前記第２の絶縁膜をマスクに第１導電型不純物を斜め方
向からイオン注入することにより、前記第２の絶縁膜の
一端と自己整合的に前記第２の第２導電型半導体領域を
形成する工程を含むことができる。さらに、前記導電性
電極をエッチバック法により分離する工程を含むことが
できる。あるいは、前記導電性電極を化学的機械的研磨
法（ケミカルメカニカルポリッシング法、以下、ＣＭＰ
法、と称す）により、分離する工程を含んでいてもよ
い。さらに、前記第２の絶縁膜がシリコン窒化膜である
ことができる。また、前記第２の絶縁膜が液相成長法
（Ｌｉｑｕｉｄ Ｐｈａｓｅ Ｄｅｐｏｓｉｔｉｏｎ
法、以下、ＬＰＤ法、と称す）によるシリコン酸化膜で
あることができる。
用いて、前記第２の絶縁膜とフォトレジストをマスクに
第１導電型不純物をイオン注入することにより、前記第
２の絶縁膜の一端と自己整合的に前記第２の第２導電型
半導体領域を形成する工程を含むことができる。また、
前記第２の絶縁膜をマスクに第１導電型不純物を斜め方
向からイオン注入することにより、前記第２の絶縁膜の
一端と自己整合的に前記第２の第２導電型半導体領域を
形成する工程を含むことができる。さらに、前記導電性
電極をエッチバック法により分離する工程を含むことが
できる。あるいは、前記導電性電極を化学的機械的研磨
法（ケミカルメカニカルポリッシング法、以下、ＣＭＰ
法、と称す）により、分離する工程を含んでいてもよ
い。さらに、前記第２の絶縁膜がシリコン窒化膜である
ことができる。また、前記第２の絶縁膜が液相成長法
（Ｌｉｑｕｉｄ Ｐｈａｓｅ Ｄｅｐｏｓｉｔｉｏｎ
法、以下、ＬＰＤ法、と称す）によるシリコン酸化膜で
あることができる。
【００２５】
【発明の実施の形態】次に、本発明を図面を参照して説
明する。
明する。
【００２６】図１は、埋め込みチャンネル２相駆動単層
電極構造の本発明の第１の実施の形態における電荷転送
装置製造方法の各製造工程の断面図を示したものであ
る。
電極構造の本発明の第１の実施の形態における電荷転送
装置製造方法の各製造工程の断面図を示したものであ
る。
【００２７】まず、例えば不純物濃度が１×１０15ｃｍ
-3のＰ型半導体基板１０１内に、例えば不純物濃度が１
×１０17ｃｍ-3で半導体基板表面からの深さが０．５μ
ｍの反対導電型のＮ型半導体領域１０２を形成し、熱酸
化を施すことにより、Ｎ型半導体領域１０２の表面に例
えば厚さ５０ｎｍのシリコン酸化膜１０３ａを形成する
（図１（Ａ））。
-3のＰ型半導体基板１０１内に、例えば不純物濃度が１
×１０17ｃｍ-3で半導体基板表面からの深さが０．５μ
ｍの反対導電型のＮ型半導体領域１０２を形成し、熱酸
化を施すことにより、Ｎ型半導体領域１０２の表面に例
えば厚さ５０ｎｍのシリコン酸化膜１０３ａを形成する
（図１（Ａ））。
【００２８】次に、前記シリコン酸化膜１０３ａを介し
て例えば厚さ６００ｎｍのシリコン窒化膜１０４を形成
する。続いて、写真食刻法を用いて前記シリコン窒化膜
１０４のパターニングマスクとなるフォトレジスト１０
５を例えば幅０．２μｍ、間隔１．２μｍで形成する
（図１（Ｂ））。
て例えば厚さ６００ｎｍのシリコン窒化膜１０４を形成
する。続いて、写真食刻法を用いて前記シリコン窒化膜
１０４のパターニングマスクとなるフォトレジスト１０
５を例えば幅０．２μｍ、間隔１．２μｍで形成する
（図１（Ｂ））。
【００２９】次いで、フォトレジスト１０５をマスクと
してシリコン窒化膜１０４をエッチング加工し、続い
て、残った前記シリコン酸化膜１０３ａをリフレッシュ
し、再度熱酸化を施すことにより、Ｎ型半導体領域１０
２の表面に例えば厚さ５０ｎｍのシリコン酸化膜１０３
ｂを形成する。もしくは、フォトレジスト１０５をマス
クとしてシリコン窒化膜１０４をエッチング加工する。
続いて、写真食刻法を用いて、一端が前記加工されたシ
リコン窒化膜１０４と重なり合うようにフォトレジスト
１０６を形成し、次いで、シリコン窒化膜１０４および
フォトレジスト１０６をマスクとしてＮ型半導体領域１
０２と反対導電型の不純物（例えばボロン）をイオン注
入方を用いて基板の主面に対する法線方向、すなわち入
射角０度にて導入することにより、例えば不純物濃度が
８×１０16ｃｍ-3のＮ- 型半導体領域１０７を形成する
（図１（Ｃ））。
してシリコン窒化膜１０４をエッチング加工し、続い
て、残った前記シリコン酸化膜１０３ａをリフレッシュ
し、再度熱酸化を施すことにより、Ｎ型半導体領域１０
２の表面に例えば厚さ５０ｎｍのシリコン酸化膜１０３
ｂを形成する。もしくは、フォトレジスト１０５をマス
クとしてシリコン窒化膜１０４をエッチング加工する。
続いて、写真食刻法を用いて、一端が前記加工されたシ
リコン窒化膜１０４と重なり合うようにフォトレジスト
１０６を形成し、次いで、シリコン窒化膜１０４および
フォトレジスト１０６をマスクとしてＮ型半導体領域１
０２と反対導電型の不純物（例えばボロン）をイオン注
入方を用いて基板の主面に対する法線方向、すなわち入
射角０度にて導入することにより、例えば不純物濃度が
８×１０16ｃｍ-3のＮ- 型半導体領域１０７を形成する
（図１（Ｃ））。
【００３０】次に、フォトレジスト１０６を剥離後、導
電性電極材料である多結晶シリコン１０８を０．３μｍ
程度の厚さに形成する（図１（Ｄ））。
電性電極材料である多結晶シリコン１０８を０．３μｍ
程度の厚さに形成する（図１（Ｄ））。
【００３１】次いで、多結晶シリコン１０８をエッチバ
ック法あるいはＣＭＰ法を用いて加工し、シリコン窒化
膜１０４の上部を露出させ、導電性電極１０９に分離す
る（図１（Ｅ））。
ック法あるいはＣＭＰ法を用いて加工し、シリコン窒化
膜１０４の上部を露出させ、導電性電極１０９に分離す
る（図１（Ｅ））。
【００３２】続いて、層間絶縁膜１１０を形成する（図
１（Ｆ））。
１（Ｆ））。
【００３３】次に、層間絶縁膜１１０を介して導電性電
極１０９一つ置きにそれぞれ金属配線１１１にて接続す
ることにより、本発明の実施の形態である前記導電性電
極１０９の一端と自己整合的に形成された電荷蓄積領域
（Ｎ型半導体領域１０２）と電荷障壁領域（Ｎ- 型半導
体領域１０７）を有し、一電極置きに結線され、それぞ
れに位相の異なるパルス電圧φＨ1 ，φＨ2 を印加する
導電性電極１０９を有する２相駆動単層電極の電荷転送
装置が得られる（図１（Ｇ））。
極１０９一つ置きにそれぞれ金属配線１１１にて接続す
ることにより、本発明の実施の形態である前記導電性電
極１０９の一端と自己整合的に形成された電荷蓄積領域
（Ｎ型半導体領域１０２）と電荷障壁領域（Ｎ- 型半導
体領域１０７）を有し、一電極置きに結線され、それぞ
れに位相の異なるパルス電圧φＨ1 ，φＨ2 を印加する
導電性電極１０９を有する２相駆動単層電極の電荷転送
装置が得られる（図１（Ｇ））。
【００３４】図２は、埋め込みチャンネル２相駆動単層
電極構造の本発明の第２の実施の形態における電荷転送
装置の製造方法の各製造工程を順に示した断面図であ
る。
電極構造の本発明の第２の実施の形態における電荷転送
装置の製造方法の各製造工程を順に示した断面図であ
る。
【００３５】まず、例えば不純物濃度が１×１０15ｃｍ
-3のＰ型半導体基板２０１内に例えば不純物濃度が１×
１０17ｃｍ-3で半導体基板表面からの深さが０．５μｍ
の反対導電型のＮ型半導体領域２０２を形成し、熱酸化
を施すことにより、Ｎ型半導体領域２０２の表面な例え
ば厚さ５０ｎｍのシリコン酸化膜２０３ａを形成する
（図２（Ａ））。
-3のＰ型半導体基板２０１内に例えば不純物濃度が１×
１０17ｃｍ-3で半導体基板表面からの深さが０．５μｍ
の反対導電型のＮ型半導体領域２０２を形成し、熱酸化
を施すことにより、Ｎ型半導体領域２０２の表面な例え
ば厚さ５０ｎｍのシリコン酸化膜２０３ａを形成する
（図２（Ａ））。
【００３６】次に、前記シリコン酸化膜２０３を介して
例えば厚さ６００ｎｍのシリコン窒化膜２０４を形成す
る。続いて、写真食刻法を用いて前記シリコン窒化膜２
０４のパターンニングマスクとなるフォトレジスト２０
５を例えば幅０．２μｍ、間隔１．２μｍで形成する
（図２（Ｂ））。
例えば厚さ６００ｎｍのシリコン窒化膜２０４を形成す
る。続いて、写真食刻法を用いて前記シリコン窒化膜２
０４のパターンニングマスクとなるフォトレジスト２０
５を例えば幅０．２μｍ、間隔１．２μｍで形成する
（図２（Ｂ））。
【００３７】次いで、フォトレジスト２０５をマスクと
してシリコン窒化膜２０４をエッチング加工し、続い
て、残った前記シリコン酸化膜２０３ａをリフレッシュ
し、再度熱酸化を施すことにより、Ｎ型半導体領域１０
２の表面に例えば厚さ５０ｎｍのシリコン酸化膜２０３
ｂを形成する。もしくは、フォトレジスト２０５をマス
クとしてシリコン窒化膜２０４をエッチング加工する。
続いて、前記加工されたシリコン窒化膜２０４をマスク
としてＮ型半導体領域２０２と反対導電型の不純物（例
えばボロン）をイオン注入法を用いて法線方向に対して
入射角６０度にて導入することにより、例えば不純物濃
度が８×１０16ｃｍ-3のＮ- 型半導体領域２０７を形成
する（図２（Ｃ））。
してシリコン窒化膜２０４をエッチング加工し、続い
て、残った前記シリコン酸化膜２０３ａをリフレッシュ
し、再度熱酸化を施すことにより、Ｎ型半導体領域１０
２の表面に例えば厚さ５０ｎｍのシリコン酸化膜２０３
ｂを形成する。もしくは、フォトレジスト２０５をマス
クとしてシリコン窒化膜２０４をエッチング加工する。
続いて、前記加工されたシリコン窒化膜２０４をマスク
としてＮ型半導体領域２０２と反対導電型の不純物（例
えばボロン）をイオン注入法を用いて法線方向に対して
入射角６０度にて導入することにより、例えば不純物濃
度が８×１０16ｃｍ-3のＮ- 型半導体領域２０７を形成
する（図２（Ｃ））。
【００３８】次に、導電性電極材料である多結晶シリコ
ン２０８を０．３μｍ程度の厚さに形成する（図２
（Ｄ））。
ン２０８を０．３μｍ程度の厚さに形成する（図２
（Ｄ））。
【００３９】次いで、多結晶シリコン２０８をエッチバ
ック法あるいはＣＭＰ法を用いて加工し、シリコン窒化
膜２０４の上部を露出させ、導電性電極２０９に分離す
る（図２（Ｅ））。
ック法あるいはＣＭＰ法を用いて加工し、シリコン窒化
膜２０４の上部を露出させ、導電性電極２０９に分離す
る（図２（Ｅ））。
【００４０】続いて、層間絶縁膜２１０を形成する（図
２（Ｆ））。
２（Ｆ））。
【００４１】次に、層間絶縁膜２１０を介して導電性電
極２０９一つ置きにそれぞれ金属配線２１１にて接続す
ることにより、本発明の第２の実施の形態による前記導
電性電極２０９の一端と自己整合的に形成された電荷蓄
積領域（Ｎ型半導体領域２０２）と電荷障壁領域（Ｎ-
型半導体領域２０７）を有し、一電極置きに結線され、
それぞれに位相の異なるパルス電圧φＨ1 ，φＨ2 を印
加する導電性電極２０９を有する２相駆動電極の電荷転
送装置が得られる（図２（Ｇ））。
極２０９一つ置きにそれぞれ金属配線２１１にて接続す
ることにより、本発明の第２の実施の形態による前記導
電性電極２０９の一端と自己整合的に形成された電荷蓄
積領域（Ｎ型半導体領域２０２）と電荷障壁領域（Ｎ-
型半導体領域２０７）を有し、一電極置きに結線され、
それぞれに位相の異なるパルス電圧φＨ1 ，φＨ2 を印
加する導電性電極２０９を有する２相駆動電極の電荷転
送装置が得られる（図２（Ｇ））。
【００４２】この第２の実施の形態においては、先の第
１の実施の形態に比べて、シリコン窒化膜をマスクとし
た斜めイオン注入によりＮ- 型半導体領域２０７を形成
するため、第２のレジストマスクを形成する必要がな
く、工程の短縮が図れるという利点がある。
１の実施の形態に比べて、シリコン窒化膜をマスクとし
た斜めイオン注入によりＮ- 型半導体領域２０７を形成
するため、第２のレジストマスクを形成する必要がな
く、工程の短縮が図れるという利点がある。
【００４３】図３は、埋め込みチャンネル２相駆動単層
電極構造の本発明の第３の実施の形態における電荷転送
装置製造方法の各製造工程の断面図を示したものであ
る。
電極構造の本発明の第３の実施の形態における電荷転送
装置製造方法の各製造工程の断面図を示したものであ
る。
【００４４】まず、例えば不純物濃度が１×１０15ｃｍ
-3のＰ型半導体基板３０１内に例えば不純物濃度が１×
１０17ｃｍ-3で半導体基板表面からの深さが０．５μｍ
の反対導電型のＮ型半導体領域３０２を形成し、熱酸化
を施すことにより、Ｎ型半導体領域３０２の表面に例え
ば厚さ５０ｎｍのシリコン酸化膜３０３を形成する（図
３（Ａ））。
-3のＰ型半導体基板３０１内に例えば不純物濃度が１×
１０17ｃｍ-3で半導体基板表面からの深さが０．５μｍ
の反対導電型のＮ型半導体領域３０２を形成し、熱酸化
を施すことにより、Ｎ型半導体領域３０２の表面に例え
ば厚さ５０ｎｍのシリコン酸化膜３０３を形成する（図
３（Ａ））。
【００４５】次に、写真食刻法を用いて、例えば厚さ６
００ｎｍのフォトレジスト３０５を形成する。続いて、
フォトレジスト３０５をマスクとして、次の反応式で示
されるＬＰＤ法を行う。
００ｎｍのフォトレジスト３０５を形成する。続いて、
フォトレジスト３０５をマスクとして、次の反応式で示
されるＬＰＤ法を行う。
【００４６】 Ｈ2 ＳｉＦ6 ＋２Ｈ2 Ｏ←→ＳｉＯ2 ＋６ＨＦ Ｈ3 ＢＯ3 ＋４ＨＦ←→ＢＦ4 - Ｈ3 Ｏ+ ＋２Ｈ2 Ｏ このＬＰＤ法により、前記フォトレジスト３０５が形成
されている以外の部分のシリコン酸化膜３０３上に選択
的に例えばＬＰＤ法による厚さ６００ｎｍのシリコン酸
化膜３０４を形成する（図３（Ｂ））。
されている以外の部分のシリコン酸化膜３０３上に選択
的に例えばＬＰＤ法による厚さ６００ｎｍのシリコン酸
化膜３０４を形成する（図３（Ｂ））。
【００４７】次いで、フォトレジスト３０５を剥離後、
写真食刻法を用いて、一端がＬＰＤ法によるシリコン酸
化膜３０４と重なり合うようにフォトレジスト３０６を
形成する。次いで、ＬＰＤ法によるシリコン酸化膜３０
４およびフォトレジスト３０６をマスクとしてＮ型半導
体領域３０２と反対導電型の不純物（例えばボロン）を
イオン注入法を用いて法線方向、すなわち入射角０度に
て導入することにより、例えば不純物濃度が８×１０16
ｃｍ-3のＮ- 型半導体領域３０７を形成する（図３
（Ｃ））。
写真食刻法を用いて、一端がＬＰＤ法によるシリコン酸
化膜３０４と重なり合うようにフォトレジスト３０６を
形成する。次いで、ＬＰＤ法によるシリコン酸化膜３０
４およびフォトレジスト３０６をマスクとしてＮ型半導
体領域３０２と反対導電型の不純物（例えばボロン）を
イオン注入法を用いて法線方向、すなわち入射角０度に
て導入することにより、例えば不純物濃度が８×１０16
ｃｍ-3のＮ- 型半導体領域３０７を形成する（図３
（Ｃ））。
【００４８】次に、フォトレジスト３０６を剥離後、導
電性電極材料である多結晶シリコン３０８を０．３μｍ
程度の厚さに形成する（図３（Ｄ））。
電性電極材料である多結晶シリコン３０８を０．３μｍ
程度の厚さに形成する（図３（Ｄ））。
【００４９】次いで、多結晶シリコン３０８をエッチバ
ック法あるいはＣＭＰ法を用いて加工し、ＬＰＤ法によ
るシリコン酸化膜３０４の上部を露出させ、多結晶シリ
コン３０８を導電性電極３０９に分離する（図３
（Ｅ））。
ック法あるいはＣＭＰ法を用いて加工し、ＬＰＤ法によ
るシリコン酸化膜３０４の上部を露出させ、多結晶シリ
コン３０８を導電性電極３０９に分離する（図３
（Ｅ））。
【００５０】続いて、層間絶縁膜３１０を形成する（図
３（Ｆ））。
３（Ｆ））。
【００５１】次に、層間絶縁膜３１０を介して導電性電
極３０９を一つ置きにそれぞれ金属配線３１１にて接続
することにより、本発明の第３の実施の形態である前記
導電性電極３０９の一端と自己整合的に形成された電荷
蓄積領域（Ｎ型半導体領域３０２）と電荷障壁領域（Ｎ
- 型半導体領域３０７）を有し、一電極置きに結線さ
れ、それぞれに位相の異なるパルス電圧φＨ1 ，φＨ2
を印加する導電性電極３０９を有する２相駆動単層電極
の電荷転送装置が得られる（図３（Ｇ））。
極３０９を一つ置きにそれぞれ金属配線３１１にて接続
することにより、本発明の第３の実施の形態である前記
導電性電極３０９の一端と自己整合的に形成された電荷
蓄積領域（Ｎ型半導体領域３０２）と電荷障壁領域（Ｎ
- 型半導体領域３０７）を有し、一電極置きに結線さ
れ、それぞれに位相の異なるパルス電圧φＨ1 ，φＨ2
を印加する導電性電極３０９を有する２相駆動単層電極
の電荷転送装置が得られる（図３（Ｇ））。
【００５２】この第３の実施の形態においてはＬＰＤ法
によるシリコン酸化膜３０４を用いているから、イオン
注入のマスクとなるシリコン酸化膜の形成にエッチング
工程を用いない。したがって、先の第１，第２の実施の
形態に比べて、導電性電極下のエッチングダメージの導
入による結晶欠陥、暗電流の増加を抑制できるという利
点がある。
によるシリコン酸化膜３０４を用いているから、イオン
注入のマスクとなるシリコン酸化膜の形成にエッチング
工程を用いない。したがって、先の第１，第２の実施の
形態に比べて、導電性電極下のエッチングダメージの導
入による結晶欠陥、暗電流の増加を抑制できるという利
点がある。
【００５３】図４は、埋め込みチャンネル２相駆動単層
電極構造の本発明の第４の実施の形態における電荷転送
装置製造方法の各製造工程の断面図を示したものであ
る。
電極構造の本発明の第４の実施の形態における電荷転送
装置製造方法の各製造工程の断面図を示したものであ
る。
【００５４】まず、例えば不純物濃度が１×１０15ｃｍ
-3のＰ型半導体基板４０１内に例えば不純物濃度が１×
１０17ｃｍ-3で半導体基板表面からの深さが０．５μｍ
の反対導電型のＮ型半導体領域４０２を形成し、熱酸化
を施すことにより、Ｎ型半導体領域４０２の表面に例え
ば厚さ５０ｎｍのシリコン酸化膜４０３を形成する（図
４（Ａ））。
-3のＰ型半導体基板４０１内に例えば不純物濃度が１×
１０17ｃｍ-3で半導体基板表面からの深さが０．５μｍ
の反対導電型のＮ型半導体領域４０２を形成し、熱酸化
を施すことにより、Ｎ型半導体領域４０２の表面に例え
ば厚さ５０ｎｍのシリコン酸化膜４０３を形成する（図
４（Ａ））。
【００５５】次に、写真食刻法を用いて、例えば厚さ６
００ｎｍのフォトレジスト４０５を形成する。続いて、
フォトレジスト４０５をマスクとしてＬＰＤ法により、
前記フォトレジスト４０５が形成されている以外の部分
のシリコン酸化膜４０３上に選択的に例えば厚さ６００
ｎｍのＬＰＤシリコン酸化膜４０４を形成する（図４
（Ｂ））。
００ｎｍのフォトレジスト４０５を形成する。続いて、
フォトレジスト４０５をマスクとしてＬＰＤ法により、
前記フォトレジスト４０５が形成されている以外の部分
のシリコン酸化膜４０３上に選択的に例えば厚さ６００
ｎｍのＬＰＤシリコン酸化膜４０４を形成する（図４
（Ｂ））。
【００５６】次いで、フォトレジスト４０５を剥離後、
ＬＰＤ法によるシリコン酸化膜４０４をマスクとしてＮ
型半導体領域４０２と反対導電型の不純物（例えばボロ
ン）をインオン注入法を用いて法線方向、すなわち入射
角６０度にて導入することにより、例えば不純物濃度が
８×１０16ｃｍ-3のＮ- 型半導体領域４０７を形成する
（図４（Ｃ））。
ＬＰＤ法によるシリコン酸化膜４０４をマスクとしてＮ
型半導体領域４０２と反対導電型の不純物（例えばボロ
ン）をインオン注入法を用いて法線方向、すなわち入射
角６０度にて導入することにより、例えば不純物濃度が
８×１０16ｃｍ-3のＮ- 型半導体領域４０７を形成する
（図４（Ｃ））。
【００５７】次に、導電性電極材料である多結晶シリコ
ン４０８を０．３μｍ程度の厚さに形成する（図４
（Ｄ））。
ン４０８を０．３μｍ程度の厚さに形成する（図４
（Ｄ））。
【００５８】次いで、多結晶シリコン４０８をエッチバ
ック法あるいはＣＭＰ法を用いて加工し、シリコン酸化
膜４０４の上部を露出させ、多結晶シリコン４０８を導
電性電極４０９に分離する（図４（Ｅ））。
ック法あるいはＣＭＰ法を用いて加工し、シリコン酸化
膜４０４の上部を露出させ、多結晶シリコン４０８を導
電性電極４０９に分離する（図４（Ｅ））。
【００５９】続いて、層間絶縁膜４１０を形成する（図
４（Ｆ））。
４（Ｆ））。
【００６０】次に、層間絶縁膜４１０を介して導電性電
極４０９を一つ置きにそれぞれ金属配線４１１にて接続
することにより、本発明の第４の実施の形態である前記
導電性電極４０９の一端と自己整合的に形成された電荷
蓄積領域（Ｎ型半導体領域４０２）と電荷障壁領域（Ｎ
- 型半導体領域４０７）を有し、一電極置きに結線さ
れ、それぞれに位相の異なるパルス電圧φＨ1 ，φＨ2
を印加する導電性電極４０９を有する２相駆動単層電極
の電荷転送装置が得られる（図４（Ｇ））。
極４０９を一つ置きにそれぞれ金属配線４１１にて接続
することにより、本発明の第４の実施の形態である前記
導電性電極４０９の一端と自己整合的に形成された電荷
蓄積領域（Ｎ型半導体領域４０２）と電荷障壁領域（Ｎ
- 型半導体領域４０７）を有し、一電極置きに結線さ
れ、それぞれに位相の異なるパルス電圧φＨ1 ，φＨ2
を印加する導電性電極４０９を有する２相駆動単層電極
の電荷転送装置が得られる（図４（Ｇ））。
【００６１】この第４の実施の形態においてはＬＰＤ法
によるシリコン酸化膜４０４を用いているから、イオン
注入のマスクとなるシリコン酸化膜の形成にエッチング
工程を用いない。したがって、先の第１，第２の実施の
形態に比べて、導電性電極下のエッチングダメージの導
入による結晶欠陥、暗電流の増加を抑制できるという利
点がある。さらにこの第４の実施の形態においてはシリ
コン酸化膜をマスクとした斜めイオン注入によりＮ- 型
半導体領域４０７を形成する。したがって第３の実施の
形態と比べて、第２のレジストマスクを形成する必要が
なく、工程の短縮が図れるという利点がある。
によるシリコン酸化膜４０４を用いているから、イオン
注入のマスクとなるシリコン酸化膜の形成にエッチング
工程を用いない。したがって、先の第１，第２の実施の
形態に比べて、導電性電極下のエッチングダメージの導
入による結晶欠陥、暗電流の増加を抑制できるという利
点がある。さらにこの第４の実施の形態においてはシリ
コン酸化膜をマスクとした斜めイオン注入によりＮ- 型
半導体領域４０７を形成する。したがって第３の実施の
形態と比べて、第２のレジストマスクを形成する必要が
なく、工程の短縮が図れるという利点がある。
【００６２】尚、上述した本発明の実施の形態では、埋
め込みチャンネルとなるＮ型半導体領域に反対導電型の
不純物（例えばボロン）を導入することにより、電荷障
壁領域となるＮ- 型半導体領域を形成する方法について
記述したが、埋め込みチャンネルとなるＮ型半導体領域
に同一導電型の不純物（例えばリン）を導入することに
より、電荷蓄積領域となるＮ+ 型半導体領域を形成する
方法においても、同様に適用できることは言うまでもな
い。
め込みチャンネルとなるＮ型半導体領域に反対導電型の
不純物（例えばボロン）を導入することにより、電荷障
壁領域となるＮ- 型半導体領域を形成する方法について
記述したが、埋め込みチャンネルとなるＮ型半導体領域
に同一導電型の不純物（例えばリン）を導入することに
より、電荷蓄積領域となるＮ+ 型半導体領域を形成する
方法においても、同様に適用できることは言うまでもな
い。
【００６３】また、上述した本発明の実施の形態では、
埋め込み型チャンネルを有する電荷転送装置について記
述したが、表面型の電荷転送装置に於いても、同様に適
用できることは言うまでもない。
埋め込み型チャンネルを有する電荷転送装置について記
述したが、表面型の電荷転送装置に於いても、同様に適
用できることは言うまでもない。
【００６４】
【発明の効果】以上説明したように、本発明は、２相駆
動単層電極構造の電荷転送装置において、導電性電極の
一端とＮ- 型半導体領域が自己整合的に形成されるた
め、導電性電極端部位置における、電位のくぼみや電位
の特記が防止でき、高い電荷転送高率が得られるという
効果がある。
動単層電極構造の電荷転送装置において、導電性電極の
一端とＮ- 型半導体領域が自己整合的に形成されるた
め、導電性電極端部位置における、電位のくぼみや電位
の特記が防止でき、高い電荷転送高率が得られるという
効果がある。
【図１】本発明の第１の実施の形態の電荷転送装置の製
造方法を工程順に示す断面図である。
造方法を工程順に示す断面図である。
【図２】本発明の第２の実施の形態の電荷転送装置の製
造方法を工程順に示す断面図である。
造方法を工程順に示す断面図である。
【図３】本発明の第３の実施の形態の電荷転送装置の製
造方法を工程順に示す断面図である。
造方法を工程順に示す断面図である。
【図４】本発明の第４の実施の形態の電荷転送装置の製
造方法を工程順に示す断面図である。
造方法を工程順に示す断面図である。
【図５】従来の２層電極構造の２相駆動方式電荷転送装
置の製造方法を工程順に示す断面図である。
置の製造方法を工程順に示す断面図である。
【図６】従来の単層電極構造の２層駆動方式電荷転送装
置の製造方法を工程順に示す断面図である。
置の製造方法を工程順に示す断面図である。
【図７】図６の従来の単層電極構造の２層駆動方式電荷
転送装置の製造方法の問題点を示す図である。
転送装置の製造方法の問題点を示す図である。
１０１ Ｐ型半導体基板 １０２ Ｎ型半導体領域 １０３（１０３ａ，１０３ｂ） シリコン酸化膜 １０４ シリコン窒化膜 １０５ フォトレジスト １０６ フォトレジスト １０７ Ｎ- 型半導体領域 １０８ 多結晶シリコン １０９ 導電性電極 １１０ 層間絶縁膜 １１１ 金属配線 ２０１ Ｐ型半導体基板 ２０２ Ｎ型半導体領域 ２０３（２０３ａ，２０３ｂ） シリコン酸化膜 ２０４ シリコン窒化膜 ２０５ フォトレジスト ２０７ Ｎ- 型半導体領域 ２０８ 多結晶シリコン ２０９ 導電性電極 ２１０ 層間絶縁膜 ２１１ 金属配線 ３０１ Ｐ型半導体基板 ３０２ Ｎ型半導体領域 ３０３ シリコン酸化膜 ３０４ ＬＰＤ法によるシリコン酸化膜 ３０５ フォトレジスト ３０６ フォトレジスト ３０７ Ｎ- 型半導体領域 ３０８ 多結晶シリコン ３０９ 導電性電極 ３１０ 層間絶縁膜 ３１１ 金属配線 ４０１ Ｐ型半導体基板 ４０２ Ｎ型半導体領域 ４０３ シリコン酸化膜 ４０４ ＬＰＤ法によるシリコン酸化膜 ４０５ フォトレジスト ４０７ Ｎ- 型半導体領域 ４０８ 多結晶シリコン ４０９ 導電性電極 ４１０ 層間絶縁膜 ４１１ 金属配線 ５０１ Ｐ型半導体基板 ５０２ Ｎ型半導体領域 ５０３ 第１の絶縁膜 ５０４ ＬＰＤ法によるシリコン酸化膜 ５０７ Ｎ- 型半導体領域 ５０９ 第１の導電性電極 ５１０ 層間絶縁膜 ５１１ 金属配線 ５１２ 第２の絶縁膜 ５１３ 第２の導電性電極 ６０１ Ｐ型半導体基板 ６０２ Ｎ型半導体領域 ６０３ シリコン酸化膜 ６０４ ＬＰＤ法によるシリコン酸化膜 ６０５ フォトレジスト ６０７ Ｎ- 型半導体領域 ６０８ 多結晶シリコン ６０９ 導電性電極 ６１０ 層間絶縁膜 ６１１ 金属配線 ６１４ フォトレジスト
Claims (7)
- 【請求項１】 第１導電型半導体基板内に第１の第２導
電型半導体領域を形成する工程と、 前記第１の第２導電型半導体領域の表面に第１の絶縁膜
を形成する工程と、 前記第１の絶縁膜の表面に選択的に第２の絶縁膜を形成
する工程と、 前記第２の絶縁膜の一端と自己整合的に第２の第２導電
型半導体領域を前記第１の第２導電型半導体領域内に選
択的に形成する工程と、 前記第１の絶縁膜の表面にたがいに前記第２の絶縁膜で
分離する導電性電極を形成する工程と、 前記導電性電極を１つ置きに結線する工程を有すること
を特徴とする電荷転送装置の製造方法。 - 【請求項２】 前記第２の絶縁膜と写真食刻法を用い
て、前記第２の絶縁膜とフォトレジストをマスクに第１
導電型不純物をイオン注入することにより、前記第２の
絶縁膜の一端と自己整合的に前記第２の第２導電型半導
体領域を形成する工程を有することを特徴とする請求項
１記載の電荷転送装置の製造方法。 - 【請求項３】 前記第２の絶縁膜をマスクに第１導電型
不純物を斜め方向からイオン注入することにより、前記
第２の絶縁膜の一端と自己整合的に前記第２の第２導電
型半導体領域を形成する工程を有することを特徴とする
請求項１記載の電荷転送装置の製造方法。 - 【請求項４】 前記導電性電極をエッチバック法によ
り、分離する工程を有することを特徴とする請求項１記
載の電荷転送装置の製造方法。 - 【請求項５】 前記導電性電極を化学的機械的研磨法に
より、分離する工程を有することを特徴とする請求項１
記載の電荷転送装置の製造方法。 - 【請求項６】 前記第２の絶縁膜がシリコン窒化膜であ
ることを特徴とする特許請求の範囲第１項記載の電荷転
送装置の製造方法。 - 【請求項７】 前記第２の絶縁膜が液相成長法によるシ
リコン酸化膜であることを特徴とする請求項１記載の電
荷転送装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8257179A JP2874665B2 (ja) | 1996-09-27 | 1996-09-27 | 電荷転送装置の製造方法 |
| KR1019970049422A KR100269198B1 (ko) | 1996-09-27 | 1997-09-27 | 전하전송장치의제조방법 |
| US08/940,114 US5943556A (en) | 1996-09-27 | 1997-09-29 | Method for manufacturing an electric charge transfer device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8257179A JP2874665B2 (ja) | 1996-09-27 | 1996-09-27 | 電荷転送装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10107254A JPH10107254A (ja) | 1998-04-24 |
| JP2874665B2 true JP2874665B2 (ja) | 1999-03-24 |
Family
ID=17302785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8257179A Expired - Fee Related JP2874665B2 (ja) | 1996-09-27 | 1996-09-27 | 電荷転送装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5943556A (ja) |
| JP (1) | JP2874665B2 (ja) |
| KR (1) | KR100269198B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004006671A (ja) * | 2002-03-22 | 2004-01-08 | Sanyo Electric Co Ltd | 電荷結合素子およびその製造方法 |
| KR100443082B1 (ko) * | 2002-10-18 | 2004-08-04 | 삼성전자주식회사 | 반도체 장치의 트랜지스터 제조 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4065847A (en) * | 1974-01-04 | 1978-01-03 | Commissariat A L'energie Atomique | Method of fabrication of a charge-coupled device |
| US4216574A (en) * | 1978-06-29 | 1980-08-12 | Raytheon Company | Charge coupled device |
| US4742016A (en) * | 1987-03-30 | 1988-05-03 | Eastman Kodak Company | Method of manufacture of a two-phase CCD |
| JPH05182992A (ja) * | 1991-12-26 | 1993-07-23 | Mitsubishi Electric Corp | 固体撮像素子の製造方法 |
| KR100192328B1 (ko) * | 1996-04-03 | 1999-06-15 | 구본준 | 양방향 수평전하 전송소자 |
-
1996
- 1996-09-27 JP JP8257179A patent/JP2874665B2/ja not_active Expired - Fee Related
-
1997
- 1997-09-27 KR KR1019970049422A patent/KR100269198B1/ko not_active IP Right Cessation
- 1997-09-29 US US08/940,114 patent/US5943556A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100269198B1 (ko) | 2000-10-16 |
| US5943556A (en) | 1999-08-24 |
| KR19980025087A (ko) | 1998-07-06 |
| JPH10107254A (ja) | 1998-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7026688B2 (en) | Field effect transistors having multiple stacked channels | |
| US7229884B2 (en) | Phosphorous doping methods of manufacturing field effect transistors having multiple stacked channels | |
| US7309635B2 (en) | Phosphorous doping methods of manufacturing field effect transistors having multiple stacked channels | |
| CN100524655C (zh) | 自动对准镶嵌栅极 | |
| JP2707977B2 (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JPH0831569B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP2970307B2 (ja) | 固体撮像装置の製造方法 | |
| JP2874665B2 (ja) | 電荷転送装置の製造方法 | |
| JP2907133B2 (ja) | 半導体装置の製造方法 | |
| JPH0974189A (ja) | 半導体装置の製造方法 | |
| JPH113993A (ja) | 半導体装置及びその製造方法 | |
| JPS6217861B2 (ja) | ||
| JP2742432B2 (ja) | 半導体装置の製造方法 | |
| JP2830215B2 (ja) | 電荷転送装置の製造方法 | |
| JP2004006671A (ja) | 電荷結合素子およびその製造方法 | |
| JP2570996B2 (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
| JP3006521B2 (ja) | 電荷転送装置及びその製造方法 | |
| JP2001284557A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH05267683A (ja) | 半導体不揮発性記憶装置の製造方法 | |
| JP2904107B2 (ja) | 電荷転送装置の製造方法 | |
| JPS62224077A (ja) | 半導体集積回路装置 | |
| JPH0744274B2 (ja) | 半導体装置及びその製造方法 | |
| JP3184389B2 (ja) | バイポーラ素子の埋込み層形成方法 | |
| JP2812279B2 (ja) | 電荷転送装置の製造方法 | |
| JPS62132363A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981215 |
|
| LAPS | Cancellation because of no payment of annual fees |