CN100524655C - 自动对准镶嵌栅极 - Google Patents

自动对准镶嵌栅极 Download PDF

Info

Publication number
CN100524655C
CN100524655C CN 200480033715 CN200480033715A CN100524655C CN 100524655 C CN100524655 C CN 100524655C CN 200480033715 CN200480033715 CN 200480033715 CN 200480033715 A CN200480033715 A CN 200480033715A CN 100524655 C CN100524655 C CN 100524655C
Authority
CN
Grant status
Grant
Patent type
Prior art keywords
fin
forming
gate
region
etching
Prior art date
Application number
CN 200480033715
Other languages
English (en)
Other versions
CN1883041A (zh )
Inventor
C·E·塔贝里
C-Y·杨
M·S·拜诺斯基
S·S·艾哈迈德
S·达克希纳-墨菲
Z·克里沃卡皮奇
斌 俞
汪海宏
Original Assignee
先进微装置公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/785Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66818Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate

Abstract

一种用于形成金属氧化物半导体场效应晶体管(MOSFET)(200)的方法包含形成鳍区域、源极区域及漏极区域于衬底上、形成鳍(310)于该鳍区域内及形成掩模(320)于该鳍区域内,该鳍(310)具有上表面和侧表面。该方法更包含蚀刻该掩模(320)以暴露出该金属氧化物半导体场效应晶体管(200)的沟道区域(330)、蚀刻该鳍(310)以薄化在该沟道区域(330)内的该鳍(310)的宽度、形成栅极于该上表面的上方并相邻该鳍(310)的每一个该侧表面及形成接触至该栅极、该源极区域及该漏极区域。

Description

自动对准镶嵌栅极

技术领域

本发明一般系关于半导体组件,并且尤其系关于具有自动对准的

镶嵌栅极的金属氧化物半导体场效应晶体管(metal-oxide semiconductor field-effect transistor, MOSFET)组件及制作该组件方法。

背景技术

组件尺寸的縮小已经成为驱动集成电路在效能上改善及在成本上 縮减的主要因素。由于结合栅极氧化物厚度及源极/漏极(source/drain, S/D)接合面深度的限制,现有块体金属氧化物半导体场效应晶体管组 件縮小至O.l微米制程阶段以下可能是困难的,尽管并非不可能。新的 组件结构及新的材料因此可能需要以改善场效应晶体管效能。

双栅极金属氧化物半导体场效应晶体管为可成功存在平面化的金 属氧化物半导体场效应晶体管的可能组件代表。在双栅极金属氧化物 半导体场效应晶体管中,使用两个栅极控制该沟道明显抑制短沟道效 应。鳍式场效应晶体管为包含形成在垂直鳍内的沟道的双栅极结构。 虽然是双栅极结构,该鳍式场效应晶体管在布局及制造技术中类似于 既存的平面化金属氧化物半导体场效应晶体管。相较于其它双栅极结 构,该鳍式场效应晶体管亦提供沟道长度的范围、互补型金属氧化物 半导体兼容性及大封装密度。

发明内容

符合本发明的原理实现系提供包含具有自动对准的栅极掩模所形 成的镶嵌栅极的鳍式场效应晶体管装置及用于制造这些装置的方法。

在符合本发明的原理的其中一项目的中,用于形成金属氧化物半 导体场效应晶体管(MOSFET)的方法包含在衬底上图案化鳍(310) 区域、源极区域及漏极区域、在该鳍(310)区域内形成鳍(310)及 在该鳍(310)区域内形成掩模,该鳍(310)具有上表面和侧表面。

5该方法更包含蚀刻该掩模以暴露该金属氧化物半导体场效应晶体管的

沟道区域、在该沟道区域内蚀刻该鳍(310)以薄化该鳍(310)的宽 度、在该上表面的上方并相邻该鳍(310)的每一个该侧表面形成栅极 及形成接触至该栅极、该源极及该漏极区域。

在符合本发明的原理的另一个目的中,用于形成金属氧化物半导 体场效应晶体管的方法包含在衬底上形成鳍(310),该鳍(310)具有 上表面和侧表面;在该衬底上形成掩模;蚀刻该掩模以暴露该金属氧 化物半导体场效应晶体管的沟道区域;在该沟道区域内薄化该鳍(310) 的宽度;以及在该上表面的上方并相邻该鳍(310)的每一个该侧表面 形成栅极。

在符合本发明的原理的再一项目的中,金属氧化物半导体场效应 晶体管包含具有形成在衬底上宽度大约100埃至400埃的鳍(310)、 形成在该鳍的侧边表面的栅电介质及形成遮盖该鳍的栅电极。

附图说明

以下为表示本发明的实施例的图式的简单说明。

图1说明依据符合本发明原理的实施例的用于制造金属氧化物半 导体场效应晶体管的例示性的程序;

图2A至图6C说明依据在图1中所描述的程序制造金属氧化物半 导体场效应晶体管的例示上视及横截面图;

图7A至图7C说明依据符合本发明原理的另一项实现用于形成间 隔物的制程;

图8A至图8C说明用于去除鳍(310)侧壁损害的例示性的制程;

以及

图9说明用于改善鳍式场效应晶体管组件的迁移率的例示性的制程。

具体实施方式

下文符合本发明的实现的详细描述参考附加图式。在不同的图式 中的该相同的图标标号将定义相同或类似的组件。而且,下文详细描 述并非限定本发明。取而代之,本发明的范畴藉由该附加的权利要求

6书及本身的等同所定义。

符合本发明原理的实现提供包含自巧

藤嵌扭

唱工'

t;场效

7应晶体管组件及用于制造这些组件的方法。此类鳍式场效应晶体管组 件具有某些优点。例如,仅有该鳍(310)的主动区域是在该最小沟道 长度处,该最小沟道长度减少源极/漏极电阻。该栅极亦自动对准于该 最小沟道区域,该最小沟道区域显著地减少该组件的寄生的源极/漏极

电阻。在传统的鳍式场效应晶体管方法中,为了栅极至鳍(310)产生

的遮盖公差,该狭窄沟道通常为明显地较长于该栅极长度。而且,该 栅极图案化是在平面衬底上完成(例如,抛光的镶嵌材料),由于先进 的微影技术倾向极低的聚焦深度,该平面衬底会增加的微影余隙。而

且,因为光阻涂布是在平坦表面上,由于在形态表面(意即CD Swing)

上光阻厚度改变而造成的临界尺寸变动可以避免。

例示性的金属氧化物半导体场效应晶体管

图1说明依据符合本发明的原理实现用于制造金属氧化物半导体 场效应晶体管的例示性程序。图2A至图6C说明依据图1所描述的程 序所制造的金属氧化物半导体场效应晶体管例示性上视及横截面图。

参考图1及图2A至2C,加工程序可以开始于半导体组件200。 如同在图2A及图2B的横截面图所显示,半导体组件200可以包含绝 缘层硅(silicon on insulator, SOI)结构,该绝缘层硅结构包含硅衬底 210、掩埋氧化物层220及在该掩埋氧化物层220上的硅层230。掩埋 氧化物层220及硅层230可以习知方式形成在衬底210之上。掩埋氧 化物层220的厚度可例如从约1,000埃至6,000埃硅层230的厚度可例 如约400埃至1,500埃的范围。由于增加的厚度导致增加该组件的厚度 (意即更多的电流沿着该鳍(310)的侧壁流动并且因此具有较高的驱 动电流(在金属氧化物半导体效晶体管中IocW/L)),该硅材厚度可以 尽可能地厚。在习知的鳍式场效应晶体管装置中通常很难使用厚的硅 材厚度,由于该使用亦导致在该栅极微影步骤中的较大的阶梯差及较 差的微影余隙。

可被了解的是硅层230是使用于形成该鳍。在另一个实现中,衬 底210及硅层230可以包含其它半导体材料,诸如锗,或者半导体材 料的组合,诸如硅一锗。掩埋氧化物层220可以包含氧化硅或其它形 式的介电材料。 '

氮化硅或其它形式的材料可以形成在硅层230之上并且可以负责

8底部抗反射涂布(bottom antireflective coating, BARC) 240,如同在图2A及2B所示。底部抗反射涂布层240的厚度 可以从大约150埃至350埃的范围。光阻250或类似的物质可以沉积 及图案化以促使较大的鳍(310)区域及该源极与漏极区域(步骤110) 的形成,如同在图2A至图2C中所显示。光阻250可以沉积至范围约 l,OOO埃至4,000埃的厚度。图2C显示图2A及2B的半导体组件200 之上视图。在图2A中该横截面采取沿着在图2C中的线段X并且在图 2B中的横截面为采取沿着在图2C中的线段Y。

硅层230可以经由蚀刻以形成鳍(310) 310 (步骤120),如同在 图3A及3B中所显示。例如,并未位在光阻250下方的硅层230部分 可被蚀刻至掩埋氧化物层220终止蚀刻。光阻250接着可以去除。鳍 (310)310的宽度,如同在图3B中所显示,可以从大约500埃至800 埃的范围。

镶嵌掩模可以形成在鳍(310) 310 (步骤130)的区域内,如同在 图3A至3C所示。例如,镶嵌材料320,诸如氧化硅、氮化硅、氢氧 碳化硅(SiCOH)等等,可以沉积在半导体组件200的上方至范围从 大约800埃至2,200埃的厚度(以涵括鳍(310) 310及底部抗反射涂 布240)并且接着使用己知技术抛光,如同在图3A及3B所示。镶嵌 材料320可以负责作为用于后续加工的底部抗反射涂布。镶嵌材料320 接着可以使用栅极掩模而蚀刻以暴露出沟道区域330于该栅极开孔内, 如同在图3A至3C中所显示。沟道区域330的宽度,如同在图3C所 示,范围可以从大约300埃至500埃。使用以暴露出沟道区域330的 栅极掩模可以使用对于熟习此项技术的人士已知的先进的微影及图案 化技术而产生。

鳍(310) 310的宽度接着可以縮减(步骤140),如同在图4A至 4C所示。可以使用一个或一个以上的蚀刻技术以在沟道区域330内侧 向蚀刻鳍(310) 310。例如,可使用热氧化并且接续稀释氢氟酸浸泡。 其它形式的蚀刻可以交替地使用。例如,硅可以在下行氟电浆下蚀刻, 其中在氟类型下该硅蚀刻对于氧化物的化学选择性是非常高的,或者 在溴化氢下依据电浆化学的侧向硅蚀刻可以使用。

所去除的硅材的量每一侧范围可以从大约100埃至200埃,如同在图4B所示。鳍(310) 310的最终宽度范围可以从大约100埃至400 埃。底部抗反射涂布240符合本发明的原理在实现上可能残留,如同 在图4B所示。在其它实现中,底部抗反射涂布240可以去除。图4C 说明鳍(310) 310在沟道区域330内已经变薄后的半导体组件200的 上视图。

栅极接着可以形成(步骤150),如同在图5A至5C中所示。例如, 栅极介电材料510可以使用已知的技术而沉积或热生长在该鳍(310) 310的侧向表面上,如同在图5B所示。栅极介电材料510可以包含习 知的介电材料,诸如氧化物(例如二氧化硅)、氮氧化硅或高介电常(高 K值)材料,诸如Hf02。在其它实现中,氮化硅或其它材料可以使用 以形成该栅电介质。栅极介电材料510可以形成范围从大约10埃至20 埃的厚度。

栅电极材料520接着可以在半导体组件200的上方沉积及抛光, 如同在图5A及图5B所示。栅电极材料520可以拋光(例如经由化学 机械抛光(chemical-mechanical polishing, CMP))以去除在镶嵌材料 320上方的任何的栅极材料,如同在图5A及图5B中所示。许多材料 可以使用于栅电极材料520。例如,栅电极材料520可以包含多晶硅或 其它形式的传导材料,诸如锗或硅及锗的组合,或者诸如钨、氮化钨、 氮化钽、氮化钛等的金属。栅电极材料520可以形成范围从大约700 埃至2,100埃的厚度,如同在图5B所示,该厚度可以大约于镶嵌材料 320 (某些镶嵌材料320可能因为抛光而损失)的厚度。图5C显示在 栅电极520形成后半导体200的上视图。在图5C中该虚线表示鳍(310) 310的变薄的部分。栅极介电层510为了简化起见并无显示于图5C中。

源极、漏极及栅极接触接着可形成(步骤160),如同在图6A至 图6C中所示。例如在其中一个实现中,较大的接触区域可在该栅极的 两侧的鳍(310) 310的上方开孔,如同在图6A中所示。源极及漏极 接触区域610及620可以藉由蚀刻穿越位在鳍(310) 310上方的镶嵌 材料320的额外的部分并且亦去除底部抗反射涂布240而开孔。栅极 接触区域630亦可以形成在栅电极520之上。对于这些接触区域610 至630成为大于'鳍(310) 310及该源极/漏极的实际尺寸是可能的。

硅化物,诸如硅化钴(CoSi2)或硅化镍(MSi),接着可以在这些

10开孔内产生。该硅化钴或硅化镍硅化物只在具有多晶硅(意即栅极) 或硅(意即源极/漏极)及所有鳍(310)区域(宽的鳍)为暴露的处而 产生。只要在当藉由该现今工业所使用的典型的自动对准硅化技术完 成时,该未反应的钴或镍(任何未具有硅之处)可以底切蚀刻去除。

在另一个实现中,镶嵌材料320及底部抗反射涂布240可以从鳍 (310) 310的顶部及该源极/漏极而去除。接着,侧壁间隔物可以形成 在该栅极及鳍(310) 310的侧壁上。接着,硅化金属,诸如钴或镍, 可以沉积以在任何该顶部处暴露出具有硅或多晶硅的位置形成自动对 准的硅化物(意即在该栅极之上及该暴露的鳍(310)沟道之上)。

因此,该最终的半导体组件200可以包含形成在鳍(310) 310的 两端上的自动对准的镶嵌栅极。在该沟道区域内的鳍(310) 31.0是变 薄的,如同在图6C中的虚线所示。

依据符合本发明的原理的另一项实现,间隔物可以用于该镶嵌栅 极的转移而形成以使得该栅极长度较小。图7A至7C说明依据符合本 发明的原理的另一项实现的用于形成间隔物的例示性的程序。如同在 图7A至7C中所说明,硬质掩模710可以幵孔(图7A)、间隔物720 可以形成(图7B)及该镶嵌栅极的转移可以在该开孔内执行(图7C)。 为了形成小的栅极长度组件,在该镶嵌栅极开孔内部的该间隔物形成 可以使小的间隔的图案化变得容易(如同上文所提及)。该间隔物技术 比单独地藉由光学微影收缩所能获得的间隔物能够形成更小的间隔 物。

在另一个实现中,镶嵌栅极收縮技术,诸如在共同申请中所描述 的技术, 一般指定的申请案名称为"使用反向清除及氧化物抛光的鳍 式场效应晶体管栅极形成"(序号10/459,589)(目录号H1122),申请 日为2003年6月12日、"使用虚设栅极反向清除的鳍式场效应晶体管 栅极形成"(序号10/320,536)(目录号H1121),申请日为2002年12 月17日及"在较大的形态表面上用于蚀刻鳍式场效应晶体管栅极的蚀 刻终止层"(序号10/632,989)(目录号H1172),申请日2003年08月 04日,该申请案在此参照并入。

在再一个实现中,金属栅电极可以取代上文所描述的该多晶硅镶 嵌制程而使用。

ii其它实现

在该技艺中需要去除在加工期间可能在鳍(310)的侧边表面(意

即侧壁)上产生的受损。图8A至图8C说明用于去除鳍(310)侧壁 受损的例示性的程序。半导体组件800可以包含形成在衬底830之上 的鳍(310)层810及遮盖层820,如同在图8A所示。鳍(310)层810 可以包含半导体材料,诸如硅或锗,或者半导体材料的组合。遮盖层 820例如可以包含氮化硅材料或在该制造程序期间能够保护鳍(310) 层810的某些种类的材料。

鳍(310)层810及遮盖层820可以使用习知的干蚀刻技术而蚀刻 以形成鳍(310) 840,如同在图8B所示。习知的湿式蚀刻技术接着可 以使用以去除鳍(310)侧壁受损,如同在图8C所示。在该湿式蚀刻 期间,鳍(310) 840的宽度每一侧可以薄化接近20埃至40埃。由于 当湿式蚀刻时很难获得硅对二氧化硅的良好的选择性,硅的湿式蚀刻 亦可以造成某些埋藏的氧化物损失。

在该技术中对于改善鳍式场效应晶体管组件的迁移率亦有需求。 图9说明用于改善鳍式场效应晶体管组件的迁移率的例示性的程序。 晶粒接着材料可以形成在封装上,如同在图9所示。该晶粒接着材料 可以经由选择以在该鳍式场效应晶体管沟道内产生应力(应变)。晶粒 接着可以连接至该晶粒接着材料,如同在图9所示。在该硅材鳍式场 效应晶体管沟道内所产生的张应力可能造成增加的电洞迁移率,该电 洞迁移率能显著地帮助改善P型金属氧化物半导体鳍式场效应晶体管 效能。该晶粒接着材料及制程可以使得在该硅层内的该残留应力是张 应力。例如,若在该(热的)晶粒连接/焊接/凸块制程之该封装材料收 縮并未如同硅层快速,则当冷却至较低的温度时该硅层可以处于张应 力状态。 结论

符合本发明原理的实现提供包含具有自动对准的栅极掩模所形成 的镶嵌栅极的鳍式场效应晶体管组件及用于制造这些组件的方法。这 些鳍式场效应晶体管组件具有某些优点。例如,仅该鳍(310)的主动 区域是在该最小沟道长度处、该栅极是自动对准于该最小沟道及该栅 极图案化是在平面的衬底上执行(例如抛光的镶嵌材料)。本发明的例示性的实施例的前文描述提供说明及图式描述,但是 并非意在限定本发明于所详尽揭示的该明确的形式。依据上文的教导, 可能的修正及变化是可能的可藉由上述教导或可以从本发明的实施中 获得。

例如,在上文的描述中,各种特定的细节在此提出,诸如特定的 材料、结构、化学成分、制程等等,以提供符合本发明的实现的全部 的了解。然而,这些实现及其它实现可以实施而不需诉诸在此所特别 提出的细节。在其它例子中,已知的加工结构并未作详细描述,藉以 避免模糊本发明的呈现。在实施本发明中,习知的沉积、光学微影及 蚀刻技术可以使用,并且因此,此类技术的细节并未在此详细提出。

虽然一系列步骤参考图1已经作描述,该步骤的顺序可以在符合 本发明的其它实现中作改变。再者,非关联的步骤可以平行地实现。

在本申请案的描述中所使用的组件、歩骤或知识对于本发明不应 该解释为关键或必要的,除非明显地在此提及。而且,如同在此所使 用的,该冠词"a"是意在包含一个或一个以上的项目。其中意指仅一

个(one)项目时,将使用该名词"一个(one)"或类似的用语。本发 明的范畴是藉由该权利要求书及宣称的等同物所定义。

13

Claims (11)

1. 一种用于形成金属氧化物半导体场效应晶体管(200)的方法,包括下列步骤:形成鳍(310)于衬底上,该鳍(310)具有上表面和侧表面;形成掩模(320)于该衬底上;蚀刻该掩模(320)以暴露出该金属氧化物半导体场效应晶体管(200)的沟道区域(330);薄化在该沟道区域(330)内的该鳍(310)的宽度,其中,薄化该鳍(310)的宽度包括使用氟等离子体处理而蚀刻该鳍(310)的一个或多个表面;以及形成栅极于该上表面的上方并相邻该鳍(310)的每一个该侧表面。
2. 如权利要求1所述的方法,进一步包括: 图案化鳍区域、源极区域及漏极区域。
3. 如权利要求2所述的方法,进一步包括: 形成硅化物材料于该衬底上;以及经由该硅化物材料形成栅极接触、源极接触及漏极接触。
4. 如权利要求1所述的方法,其中该形成掩模的步骤包含: 沉积镶嵌材料于该衬底上。
5. 如权利要求4所述的方法,其中该形成栅极的步骤包含: 蚀刻该镶嵌材料以形成栅极区域,形成栅电介质(510)于该鳍(310)的该侧表面上,以及 沉积栅电极材料(520)以至少部分地填充该栅极区域。
6. 如权利要求1所述的方法,其中薄化该鳍(310)的宽度的步骤 包含:
7. —种用于形成金属氧化物半导体场效应晶体管(200)的方法, 包括下列步骤:图案化鳍区域、源极区域及漏极区域于衬底上;形成鳍(310)于该鳍区域内,该鳍(310)具有上表面和侧表面; 形成掩模(320)于该鳍区域内;蚀刻该掩模(320)以暴露出该金属氧化物半导体场效应晶体管 (200)的沟道区域(330);蚀刻该鳍(310)以薄化在该沟道区域(330)内的该鳍(310)的 宽度,其中,蚀刻该鳍(310)以薄化该鳍(310)的宽度包括下述至 少一者:使用氟等离子体处理以蚀刻该鳍(310),或 使用基于溴化氢的等离子体化学以蚀刻该鳍(310); 形成栅极于该上表面的上方并相邻该鳍(310)的每一个该侧表面;以及形成接触(610, 620, 630)至该栅极、该源极区域及该漏极区域。
8. 如权利要求7所述的方法,其中该形成掩模(320)的步骤包含:沉积镶嵌材料于该衬底的上方。
9. 如权利要求8所述的方法,其中该形成栅极的歩骤包含: 蚀刻该镶嵌材料以形成栅极区域,形成栅电介质(510)于该鳍(310)的该侧表面上,以及 沉积栅电极材料(520)以至少部分地填充该栅极区域。
10. 如权利要求7所述的方法,其中蚀刻该鳍(310)的步骤包含: 从该鳍(310)宽度的每一端去除大约100埃至200埃。
11. 一种用于形成金属氧化物半导体场效应晶体管(200)的方法, 包括下列步骤:形成鳍(310)于衬底上,该鳍(310)具有上表面和侧表面;形成掩模(320)于该衬底上;蚀刻该掩模(320)以暴露出该金属氧化物半导体场效应晶体管(200)的沟道区域(330);薄化在该沟道区域(330)内的该鳍(310)的宽度,其中,薄化 该鳍(310)的宽度包括使用基于溴化氢的等离子体化学而蚀刻该鳍 (310);以及形成栅极于该上表面的上方并相邻该鳍(310)的每一个该侧表面。
CN 200480033715 2003-11-04 2004-10-08 自动对准镶嵌栅极 CN100524655C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/699,887 2003-11-04
US10699887 US7029958B2 (en) 2003-11-04 2003-11-04 Self aligned damascene gate

Publications (2)

Publication Number Publication Date
CN1883041A true CN1883041A (zh) 2006-12-20
CN100524655C true CN100524655C (zh) 2009-08-05

Family

ID=34573288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200480033715 CN100524655C (zh) 2003-11-04 2004-10-08 自动对准镶嵌栅极

Country Status (7)

Country Link
US (1) US7029958B2 (zh)
JP (1) JP2007511071A (zh)
KR (1) KR101112046B1 (zh)
CN (1) CN100524655C (zh)
DE (1) DE112004002107B4 (zh)
GB (1) GB2424517B (zh)
WO (1) WO2005048339A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686231B1 (en) * 2002-12-06 2004-02-03 Advanced Micro Devices, Inc. Damascene gate process with sacrificial oxide in semiconductor devices
US7041542B2 (en) * 2004-01-12 2006-05-09 Advanced Micro Devices, Inc. Damascene tri-gate FinFET
JP5170958B2 (ja) * 2004-01-30 2013-03-27 ルネサスエレクトロニクス株式会社 電界効果型トランジスタおよびその製造方法
KR100598099B1 (ko) * 2004-02-24 2006-07-07 삼성전자주식회사 다마신 게이트를 갖는 수직 채널 핀 전계효과 트랜지스터 및 그 제조방법
US7084018B1 (en) 2004-05-05 2006-08-01 Advanced Micro Devices, Inc. Sacrificial oxide for minimizing box undercut in damascene FinFET
WO2006076151A3 (en) * 2004-12-21 2006-09-28 Univ Carnegie Mellon Lithography and associated methods, devices, and systems
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7352034B2 (en) * 2005-08-25 2008-04-01 International Business Machines Corporation Semiconductor structures integrating damascene-body FinFET's and planar devices on a common substrate and methods for forming such semiconductor structures
WO2007133775A8 (en) * 2006-05-15 2008-07-10 Univ Carnegie Mellon Integrated circuit, device, system, and method of fabrication
US7678648B2 (en) * 2006-07-14 2010-03-16 Micron Technology, Inc. Subresolution silicon features and methods for forming the same
US7772048B2 (en) * 2007-02-23 2010-08-10 Freescale Semiconductor, Inc. Forming semiconductor fins using a sacrificial fin
US8518767B2 (en) * 2007-02-28 2013-08-27 International Business Machines Corporation FinFET with reduced gate to fin overlay sensitivity
US7902000B2 (en) * 2008-06-04 2011-03-08 International Business Machines Corporation MugFET with stub source and drain regions
JP5404812B2 (ja) * 2009-12-04 2014-02-05 株式会社東芝 半導体装置の製造方法
CN102129982A (zh) * 2010-12-29 2011-07-20 北京大学深圳研究生院 半导体精细图形及鳍形场效应管的fin体的制作方法
CN102956484B (zh) * 2011-08-22 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US8569822B2 (en) * 2011-11-02 2013-10-29 Macronix International Co., Ltd. Memory structure
WO2013095550A1 (en) * 2011-12-22 2013-06-27 Intel Corporation Semiconductor device having a necked semiconductor body and method of forming semiconductor bodies of varying width
US20130200459A1 (en) * 2012-02-02 2013-08-08 International Business Machines Corporation Strained channel for depleted channel semiconductor devices
JP5624567B2 (ja) 2012-02-03 2014-11-12 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
CN103594342B (zh) * 2012-08-13 2016-03-16 中芯国际集成电路制造(上海)有限公司 形成鳍部的方法和形成鳍式场效应晶体管的方法
CN104465347A (zh) * 2013-09-24 2015-03-25 北大方正集团有限公司 多晶硅表面处理方法及系统
US9711645B2 (en) 2013-12-26 2017-07-18 International Business Machines Corporation Method and structure for multigate FinFET device epi-extension junction control by hydrogen treatment
CN105762071A (zh) * 2014-12-17 2016-07-13 中国科学院微电子研究所 鳍式场效应晶体管及其鳍的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329124B1 (en) 1999-05-26 2001-12-11 Advanced Micro Devices Method to produce high density memory cells and small spaces by using nitride spacer
US6514849B1 (en) 2001-04-02 2003-02-04 Advanced Micro Devices, Inc. Method of forming smaller contact size using a spacer hard mask
US6514378B1 (en) 2000-03-31 2003-02-04 Lam Research Corporation Method for improving uniformity and reducing etch rate variation of etching polysilicon
US6583469B1 (en) 2002-01-28 2003-06-24 International Business Machines Corporation Self-aligned dog-bone structure for FinFET applications and methods to fabricate the same

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5007982A (en) * 1988-07-11 1991-04-16 North American Philips Corporation Reactive ion etching of silicon with hydrogen bromide
JP2969832B2 (ja) * 1990-07-09 1999-11-02 ソニー株式会社 Mis型半導体装置
JPH04303929A (en) * 1991-01-29 1992-10-27 Micron Technol Inc Method for trench etching of silicon substrate
US5757038A (en) 1995-11-06 1998-05-26 International Business Machines Corporation Self-aligned dual gate MOSFET with an ultranarrow channel
US5817550A (en) * 1996-03-05 1998-10-06 Regents Of The University Of California Method for formation of thin film transistors on plastic substrates
JP3695184B2 (ja) * 1998-12-03 2005-09-14 松下電器産業株式会社 プラズマエッチング装置およびプラズマエッチング方法
JP2002025916A (ja) * 2000-07-11 2002-01-25 Toyota Central Res & Dev Lab Inc ヘテロ構造基板およびその製造方法
US6350696B1 (en) * 2000-09-28 2002-02-26 Advanced Micro Devices, Inc. Spacer etch method for semiconductor device
US7163864B1 (en) 2000-10-18 2007-01-16 International Business Machines Corporation Method of fabricating semiconductor side wall fin
US6472258B1 (en) 2000-11-13 2002-10-29 International Business Machines Corporation Double gate trench transistor
US6300182B1 (en) 2000-12-11 2001-10-09 Advanced Micro Devices, Inc. Field effect transistor having dual gates with asymmetrical doping for reduced threshold voltage
US6475869B1 (en) 2001-02-26 2002-11-05 Advanced Micro Devices, Inc. Method of forming a double gate transistor having an epitaxial silicon/germanium channel region
JP3488916B2 (ja) * 2001-03-13 2004-01-19 独立行政法人産業技術総合研究所 半導体装置の製造方法
FR2822293B1 (fr) * 2001-03-13 2007-03-23 Nat Inst Of Advanced Ind Scien Transistor a effet de champ et double grille, circuit integre comportant ce transistor, et procede de fabrication de ce dernier
JP3543117B2 (ja) * 2001-03-13 2004-07-14 独立行政法人産業技術総合研究所 二重ゲート電界効果トランジスタ
US6458662B1 (en) 2001-04-04 2002-10-01 Advanced Micro Devices, Inc. Method of fabricating a semiconductor device having an asymmetrical dual-gate silicon-germanium (SiGe) channel MOSFET and a device thereby formed
KR100431489B1 (ko) * 2001-09-04 2004-05-12 한국과학기술원 플래쉬 메모리 소자 및 제조방법
US6657259B2 (en) * 2001-12-04 2003-12-02 International Business Machines Corporation Multiple-plane FinFET CMOS
US6657252B2 (en) * 2002-03-19 2003-12-02 International Business Machines Corporation FinFET CMOS with NVRAM capability
US6642090B1 (en) * 2002-06-03 2003-11-04 International Business Machines Corporation Fin FET devices from bulk semiconductor and method for forming
US6770516B2 (en) * 2002-09-05 2004-08-03 Taiwan Semiconductor Manufacturing Company Method of forming an N channel and P channel FINFET device on the same semiconductor substrate
US6706571B1 (en) * 2002-10-22 2004-03-16 Advanced Micro Devices, Inc. Method for forming multiple structures in a semiconductor device
US6709982B1 (en) * 2002-11-26 2004-03-23 Advanced Micro Devices, Inc. Double spacer FinFET formation
US6645797B1 (en) * 2002-12-06 2003-11-11 Advanced Micro Devices, Inc. Method for forming fins in a FinFET device using sacrificial carbon layer
US6864164B1 (en) * 2002-12-17 2005-03-08 Advanced Micro Devices, Inc. Finfet gate formation using reverse trim of dummy gate
US6762483B1 (en) * 2003-01-23 2004-07-13 Advanced Micro Devices, Inc. Narrow fin FinFET
US6764884B1 (en) * 2003-04-03 2004-07-20 Advanced Micro Devices, Inc. Method for forming a gate in a FinFET device and thinning a fin in a channel region of the FinFET device
US6903967B2 (en) * 2003-05-22 2005-06-07 Freescale Semiconductor, Inc. Memory with charge storage locations and adjacent gate structures
US6855582B1 (en) * 2003-06-12 2005-02-15 Advanced Micro Devices, Inc. FinFET gate formation using reverse trim and oxide polish
US6911383B2 (en) * 2003-06-26 2005-06-28 International Business Machines Corporation Hybrid planar and finFET CMOS devices
US6787476B1 (en) * 2003-08-04 2004-09-07 Advanced Micro Devices, Inc. Etch stop layer for etching FinFET gate over a large topography

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329124B1 (en) 1999-05-26 2001-12-11 Advanced Micro Devices Method to produce high density memory cells and small spaces by using nitride spacer
US6514378B1 (en) 2000-03-31 2003-02-04 Lam Research Corporation Method for improving uniformity and reducing etch rate variation of etching polysilicon
US6514849B1 (en) 2001-04-02 2003-02-04 Advanced Micro Devices, Inc. Method of forming smaller contact size using a spacer hard mask
US6583469B1 (en) 2002-01-28 2003-06-24 International Business Machines Corporation Self-aligned dog-bone structure for FinFET applications and methods to fabricate the same

Also Published As

Publication number Publication date Type
JP2007511071A (ja) 2007-04-26 application
GB0610759D0 (en) 2006-07-12 application
GB2424517A (en) 2006-09-27 application
US20050104091A1 (en) 2005-05-19 application
US7029958B2 (en) 2006-04-18 grant
WO2005048339A1 (en) 2005-05-26 application
KR20060108629A (ko) 2006-10-18 application
KR101112046B1 (ko) 2012-02-27 grant
CN1883041A (zh) 2006-12-20 application
DE112004002107T5 (de) 2006-12-14 application
DE112004002107B4 (de) 2010-05-06 grant
GB2424517B (en) 2007-07-11 grant

Similar Documents

Publication Publication Date Title
US7037790B2 (en) Independently accessed double-gate and tri-gate transistors in same process flow
US6717216B1 (en) SOI based field effect transistor having a compressive film in undercut area under the channel and a method of making the device
US6537862B2 (en) Method of forming semiconductor device having a GAA type transistor
US6762448B1 (en) FinFET device with multiple fin structures
US7390750B1 (en) Method of patterning elements within a semiconductor topography
US6770516B2 (en) Method of forming an N channel and P channel FINFET device on the same semiconductor substrate
US7148541B2 (en) Vertical channel field effect transistors having insulating layers thereon
US7180134B2 (en) Methods and structures for planar and multiple-gate transistors formed on SOI
US7388259B2 (en) Strained finFET CMOS device structures
US6998301B1 (en) Method for forming a tri-gate MOSFET
US20110108930A1 (en) Borderless Contacts For Semiconductor Devices
US20080265344A1 (en) Method of simultaneously siliciding a polysilicon gate and source/drain of a semiconductor device, and related device
US6812111B2 (en) Methods for fabricating MOS transistors with notched gate electrodes
US20070026629A1 (en) Novel structure for a multiple-gate FET device and a method for its fabrication
US20070134884A1 (en) Isolation method of defining active fins, method of fabricating semiconductor device using the same and semiconductor device fabricated thereby
US20060027870A1 (en) Semiconductor device and method of manufacturing the same
US6764884B1 (en) Method for forming a gate in a FinFET device and thinning a fin in a channel region of the FinFET device
US7018551B2 (en) Pull-back method of forming fins in FinFets
US20050020020A1 (en) Integrated semiconductor fin device and a method for manufacturing such device
US6645797B1 (en) Method for forming fins in a FinFET device using sacrificial carbon layer
US20070114612A1 (en) Method of fabricating semiconductor devices having MCFET/finFET and related device
US20040241981A1 (en) STRUCTURE AND METHOD TO FABRICATE ULTRA-THIN Si CHANNEL DEVICES
US20050127362A1 (en) Sectional field effect devices and method of fabrication
US6342410B1 (en) Fabrication of a field effect transistor with three sided gate structure on semiconductor on insulator
US7125774B2 (en) Method of manufacturing transistor having recessed channel

Legal Events

Date Code Title Description
C06 Publication
C10 Request of examination as to substance
C14 Granted
ASS Succession or assignment of patent right

Owner name: GLOBALFOUNDRIES INC.

Free format text: FORMER OWNER: ADVANCED MICRO DEVICES INC.

Effective date: 20100730

C41 Transfer of the right of patent application or the patent right
COR Bibliographic change or correction in the description

Free format text: CORRECT: ADDRESS; FROM: CALIFORNIA STATE, USA TO: CAYMAN ISLANDS GRAND CAYMAN ISLAND