CN103594342B - 形成鳍部的方法和形成鳍式场效应晶体管的方法 - Google Patents
形成鳍部的方法和形成鳍式场效应晶体管的方法 Download PDFInfo
- Publication number
- CN103594342B CN103594342B CN201210287328.7A CN201210287328A CN103594342B CN 103594342 B CN103594342 B CN 103594342B CN 201210287328 A CN201210287328 A CN 201210287328A CN 103594342 B CN103594342 B CN 103594342B
- Authority
- CN
- China
- Prior art keywords
- fin
- plasma
- field effect
- formation
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 75
- 230000005669 field effect Effects 0.000 title claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 230000004888 barrier function Effects 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims description 63
- 239000007792 gaseous phase Substances 0.000 claims description 31
- 239000000126 substance Substances 0.000 claims description 31
- 239000007789 gas Substances 0.000 claims description 30
- 230000015572 biosynthetic process Effects 0.000 claims description 29
- 239000012071 phase Substances 0.000 claims description 15
- 239000003085 diluting agent Substances 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 238000002513 implantation Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- 239000011261 inert gas Substances 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- 230000008569 process Effects 0.000 description 11
- 230000007547 defect Effects 0.000 description 9
- 230000006378 damage Effects 0.000 description 7
- 239000000243 solution Substances 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- High Energy & Nuclear Physics (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
Abstract
形成鳍部的方法和形成鳍式场效应晶体管的方法。其中，形成鳍部的方法包括：半导体衬底，所述半导体衬底表面具有绝缘层，所述半导体衬底表面还具有第一鳍部，所述第一鳍部贯穿所述绝缘层，绝缘层高度低于第一鳍部高度；在所述第一鳍部的表面形成等离子体掺杂层，所述等离子体掺杂层为均匀的非晶相层；刻蚀掉所述等离子体掺杂层，形成第二鳍部，所述第二鳍部的尺寸小于第一鳍部的尺寸。本发明的技术方案可以进一步减薄鳍式场效应晶体管的鳍部尺寸，形成高性能的鳍式场效应晶体管。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种形成鳍部的方法和形成鳍式场效应晶体管的方法。
背景技术
众所周知，晶体管是集成电路中的关键元件。为了提高晶体管的工作速度，需要提高晶体管的驱动电流。又由于晶体管的驱动电流正比于晶体管的栅极宽度，要提高驱动电流，需要增加栅极宽度。但是，增加栅极宽度与半导体本身尺寸的按比例缩小相冲突，于是发展出了鳍式场效应晶体管(FinFET)。
与传统的二维CMOS晶体管的发展相似，鳍式场效应管的特征尺寸也在进一步的缩小，制备如此小的尺寸的FinFET对于现有技术例如光刻和刻蚀等来说相当困难。这就需要探索一种新的方法，可以进一步缩小FinFET的尺寸。
图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14，鳍部14一般是通过对半导体衬底10刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；栅极结构12，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，栅极结构12包括栅介质层（未示出）和位于栅介质层上的栅电极（未示出）。对于FinFET，鳍部14的顶部以及两侧的侧壁与栅极结构12相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。由于现有技术中，在形成鳍部后就直接在衬底和鳍的上面形成栅结构，由于现有工艺的局限例如光刻分辨率的限制，很难在FinFET的尺寸上获得技术节点的突破，晶体管的性能也有待进一步的提高。
更多关于鳍式场效应晶体管的结构及形成方法请参考专利号为“US7868380B2”的美国专利。
发明内容
本发明解决的问题是提供一种形成鳍部的方法和形成鳍式场效应晶体管的方法，进一步缩小鳍式晶体管的鳍部尺寸，形成高性能的鳍式场效应晶体管。
为解决上述问题，本发明提供一种形成鳍部的方法，包括：半导体衬底，所述半导体衬底表面具有绝缘层，所述半导体衬底表面还具有第一鳍部，所述第一鳍部贯穿所述绝缘层，绝缘层高度低于第一鳍部高度；在所述第一鳍部的表面形成等离子体掺杂层，所述等离子体掺杂层为均匀的非晶相层；刻蚀掉所述等离子体掺杂层，形成第二鳍部，所述第二鳍部的尺寸小于第一鳍部的尺寸。
可选的，所述第一鳍部的材料包括硅、锗或砷化镓。
可选的，所述在第一鳍部的表面形成均匀等离子体掺杂层的工艺是等离子体注入。
可选的，所述等离子体注入的等离子体源包括Si、C、Ge、B或Ar。
可选的，用于产生等离子体束的设备功率范围为20W～3000W，等离子体注入能量范围为1eV~5000eV，注入剂量范围为1×1014atom/cm2~2×1016atom/cm2。
可选的，所述等离子体掺杂层的厚度范围为
可选的，所述刻蚀掉等离子体掺杂层的工艺是化学气相刻蚀，所述化学气相刻蚀的温度范围为600℃~900℃，压力范围为2托~100托。
可选的，所述化学气相刻蚀的刻蚀气体是HCl，流速范围为5标况毫升/分~100标况毫升/分。
可选的，所述刻蚀气体通过稀释气体进行稀释，所述稀释气体是H2或者惰性气体，流速范围为5标况升/分~50标况升/分。
本发明还提供一种形成鳍式场效应晶体管的方法，包括：半导体衬底，所述半导体衬底表面具有绝缘层，所述半导体衬底表面还具有第一鳍部，所述第一鳍部贯穿所述绝缘层，绝缘层高度低于第一鳍部高度；在所述第一鳍部的表面形成等离子体掺杂层，所述等离子体掺杂层为均匀的非晶相层；刻蚀掉所述等离子体掺杂层，形成第二鳍部，所述第二鳍部的尺寸小于第一鳍部的尺寸；在第二鳍部表面形成栅极结构，所述栅极结构横跨第二鳍部顶部和侧壁；在第二鳍部两端形成源极和漏极，所述源极和漏极位于栅极结构的两侧。
可选的，所述第一鳍部的材料包括硅、锗或砷化镓。
可选的，所述在第一鳍部的表面形成均匀等离子体掺杂层的工艺是等离子体注入。
可选的，所述等离子体注入的等离子体源包括Si、C、Ge、B或Ar。
可选的，用于产生等离子体束的设备功率范围为20W～3000W，等离子体注入能量范围为1eV~5000eV，注入剂量范围为1×1014atom/cm2~2×1016atom/cm2。
可选的，所述等离子体掺杂层的厚度范围为
可选的，所述刻蚀掉等离子体掺杂层的工艺是化学气相刻蚀，所述化学气相刻蚀的温度范围为600℃~900℃，压力范围为2托~100托。
可选的，所述化学气相刻蚀的刻蚀气体是HCl，流速范围为5标况毫升/分~100标况毫升/分。
可选的，所述刻蚀气体通过稀释气体进行稀释，所述稀释气体是H2或者惰性气体，流速范围为5标况升/分~50标况升/分。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案在第一鳍部的表面形成均匀非晶相的等离子体掺杂层，所述掺杂层是后续工艺中被刻蚀掉的部分。采用等离子体注入工艺能有效控制所述等离子体掺杂层的深度和掺杂浓度，保证掺杂层的均匀性，使得后续刻蚀过程中各个方向的刻蚀速率一致
进一步的，本发明的技术方案采用化学气相刻蚀的方法刻蚀所述等离子体掺杂层。一方面，化学气相刻蚀与干法刻蚀相比能有效降低对刻蚀表面的物理损伤；另一方面，化学气相刻蚀对等离子体掺杂层和第一鳍部的未掺杂层具有良好的选择性，可以有效去除第一鳍部表面的等离子掺杂层。同时，由于等离子体掺杂层是均匀非晶相的，采用化学气相刻蚀过程中各个方向刻蚀速率是相同的，使得形成的第二鳍部的表面平整。
进一步的，本发明的技术方案在所述形成鳍部的方法的基础上形成鳍式场效应晶体管，实现了对鳍式场效应管尺寸的进一步缩小，并且使得鳍部表面和栅极之间紧密贴合，减少缺陷，可以有效的减少漏电流，提高鳍式场效应管的性能。
附图说明
图1是现有技术的鳍式场效应管的立体结构示意图；
图2至图4是本发明的实施例中形成鳍部的剖面示意图；
图5是本发明的实施例中形成鳍式场效应晶体管的剖面示意图。
具体实施方式
如背景技术中所述，现有技术形成鳍部的方法很难进一步缩小鳍部尺寸的技术节点，而且制备的鳍式场效应晶体管性能也不够稳定。
经过研究发现，现有技术例如单一的光刻或刻蚀等工艺由于受到本身技术例如光刻分辨率的限制，很难实现对鳍式场效应管的鳍部尺寸的进一步缩小。进一步的，现有技术中鳍部与栅极之间存在间隙，存在漏电流，影响器件的性能和稳定性。
进一步研究发现，造成鳍部与栅极之间存在间隙的原因是现有技术在形成鳍部的时候采用化学刻蚀或反应离子刻蚀的工艺会对鳍部表面造成损伤，导致鳍部表面存在例如凹陷、晶格错位等缺陷。所述缺陷会影响后续栅极结构的形成，使得栅极结构内部也产生缺陷，并且鳍部表面与栅极之间贴合不紧密，造成大的栅极漏电流，导致器件的性能不稳定。
为了解决上述问题，本发明的实施例提出了一种形成鳍部和鳍式场效应管的方法，在现有技术形成鳍部之后，在所述鳍部上形成栅极之前，在所述鳍部表面形成等离子体掺杂层后再刻蚀去除所述掺杂层。利用所述形成鳍部和鳍式场效应管的方法，可以在前期形成的鳍部结构基础上进一步缩小所述鳍部的尺寸，并减少前期工艺对鳍部表面造成的损伤，提高后续形成的栅极结构的质量，进而提高鳍式场效应管的性能。
下面结合附图，通过具体实施例，对本发明的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明的可实施方式的一部分，而不是其全部。根据所述实施例，本领域的普通技术人员在无需创造性劳动的前提下可获得的所有其它实施方式，都属于本发明的保护范围。
具体的，请参考图2至图4，图2至图4是本发明实施例中形成鳍部的剖面示意图。
请参考图2，提供半导体衬底101，所述半导体衬底表面具有第一鳍部102和绝缘层103，所述鳍部102贯穿所述绝缘层103，绝缘层103的高度低于第一鳍部102的高度。
具体的，所述半导体衬底101用于为后续工艺提供工作平台，所述半导体衬底101可以是硅、锗、砷化镓或绝缘体上硅。本实施例中，所述半导体衬底101材料为硅。
本实施例中，采用反应离子刻蚀的工艺在衬底上直接形成第一鳍部102。在本发明的其他实施例中，也可以利用外延生长的方法，在衬底上沉积外延层之后对外延层进行刻蚀形成第一鳍部102
本发明在形成第一鳍部102之后、形成栅极之前，对第一鳍部102进行后续工艺处理，实现对其尺寸的缩小。本实施例中，第一鳍部的形成工艺是反应离子刻蚀。
所述绝缘层103在后续掺杂和刻蚀工艺中为衬底提供保护，也是后续形成的栅极与衬底之间的隔离层。本实施例中，所述绝缘层材料为SiO2。
请参考图3，在所述第一鳍部102的表面形成等离子体掺杂层104，所述等离子体掺杂层为均匀的非晶相层。
具体的，本实施例采用等离子体注入工艺，对第一鳍部102的表面进行等离子体掺杂，所述表面包括第一鳍部的侧壁和顶部。采用等离子体注入工艺，可以对掺杂的位置、浓度和深度进行很好的控制。本发明的实施例中，等离子体注入的离子源包括Si、C、Ge、B或Ar，较佳的是Si、C或Ge。在本实例中，等离子注入源是Ge。
进一步的，在第一鳍部102侧壁和顶部形成的等离子体掺杂层104为均匀的非晶相层。由于注入离子具有很高的能量，会破坏第一鳍部102表面的晶格，所以在第一鳍部102的表面会形成非晶相层，所述非晶相层不具有单晶结构。通过控制离子注入的能量、剂量等参数，可以控制所述非晶相层的厚度及掺杂离子的浓度。本发明的实施例中，形成等离子体束的设备功率范围为20W～3000W，所述等离子体的注入能量范围为1eV~5000eV，剂量范围为1×1014atom/cm2~2×1016atom/cm2。本发明的实施例中，所形成的等离子体掺杂层的厚度范围为所述等离子体掺杂层的厚度大小即是后续工艺对第一鳍部尺寸减薄的大小。
请参考图4，刻蚀掉所述等离子体掺杂层104（请参考图3），形成第二鳍部105，所述第二鳍部105的尺寸小于第一鳍部102（请参考2）的尺寸。
具体的，刻蚀掉等离子体掺杂层104（请参考图3）之后所形成的第二鳍部105为第一鳍部的一部分，所述第二鳍部105的宽度和高度都小于第一鳍部102（请参考2），并且第二鳍部105的形状与第一鳍部102（请参考2）的形状相同，并且与第一鳍部102（请参考2）相比，第二鳍部105的表面损伤更少。
具体的，本实施例中，刻蚀掉等离子体掺杂层104的工艺是化学气相刻蚀（ChemicalVaporEtch，CVE），将半导体衬底暴露在刻蚀气体的蒸气中，在一定温度压力条件下对等离子体掺杂进行刻蚀，通过反应的温度，压力等条件，可以有效的控制刻蚀的速率。所述化学气相刻蚀的刻蚀气体是HCl，所述刻蚀气体的流速范围为5标况毫升/分~100标况毫升/分，刻蚀温度范围为600℃~900℃，刻蚀压力范围为2托~100托。与湿法刻蚀相比，采用化学气相刻蚀工艺刻蚀过程中所述第一鳍部不用与刻蚀液体充分接触，只形成气相的刻蚀，工艺更为简单，且对刻蚀剩余部位的损伤更小。同样与干法刻蚀相比，化学气相刻蚀也有效降低了对最终形成的第二鳍部105表面的损伤。
由于现有技术中由于反应离子刻蚀造成的物理损伤或者外延生长工艺过程中形成的表面缺陷，都会使得第一鳍部的表面存在如空穴、位错等缺陷，影响后续形成的栅极结构的质量，进而影响最终形成的晶体管的性能。本发明的实施例中采用离子注入工艺形成等离子体掺杂层后，再采用化学气相刻蚀的方法刻蚀掉该掺杂层，这样就能有效去除第一鳍部表面的缺陷以及这些缺陷对后续工艺造成的影响。并且，对于单晶硅而言，化学气相刻蚀在各个晶向的刻蚀速率是不一样的，如果不形成等离子体掺杂层104（请参考图3）而直接对第一鳍部102（请参考图2）进行刻蚀的话，会形成各向异性的刻蚀，对鳍部的形状造成一定的破坏。由于本发明的实施例中在第一鳍部表面进行等离子体掺杂之后，形成的等离子体掺杂层104（请参考图3）为均匀的非晶相层，所以在化学气相刻蚀过程中，各个方向的刻蚀速率一致，形成各向同性的刻蚀，所以形成的第二鳍部的形状与第一鳍部的形状相同，仅仅是尺寸有了减小。同时通过调节化学气相刻蚀的各项参数如温度、压力气体流速等条件，可以实现对于等离子体掺杂层和第一鳍部的未掺杂的部分之间的选择性刻蚀，在有效去除等离子体掺杂层的同时使形成的第二鳍部的表面不受损伤。
具体的，在本发明的实施例中，采用稀释气体对刻蚀气体进行稀释，通过控制刻蚀气体的浓度来调节化学气相刻蚀的速率。所述稀释气体可以是H2或者惰性气体，较佳的是H2。所述稀释气体的流速范围为5标况升/分~50标况升/分。本实施例中，采用H2作为稀释气体，一方面能对刻蚀气体起到稀释作用，调整刻蚀气体的浓度，从而实现对刻蚀速率的控制；另一方面H2与其他惰性气体相比，更有助于将刻蚀过程中产生的产物携带出去。
另外，请参考图4，在实施例的具体实施过程中，由于化学气相刻蚀气体流动的关系，形成的第二鳍部105与半导体衬底101及绝缘层103交接的边缘位置实际呈现圆弧状连接，与后续沉积的栅极介质层之间的贴合更加紧密。
本发明的技术方案的优点在于在前期形成的第一鳍部的表面形成均匀的等离子体掺杂层，通过对所述等离子体掺杂层的刻蚀，可以在形成的第一鳍部基础上进一步缩小鳍部的尺寸，形成第二鳍部，并减少前期工艺对鳍部表面造成的损伤，从而提高鳍式场效应管的性能。
本发明的技术方案采用等离子体注入工艺在第一鳍部的表面形成等离子体掺杂层时，会破坏第一鳍部表面的晶向结构，形成均匀非晶相的掺杂层，避免在后续刻蚀过程中出现各向异性的刻蚀。同时，采用等离子体注入的工艺，能有效控制所述等离子体掺杂层的深度和掺杂浓度，保证等离子体掺杂层的均匀性。
采用化学气相刻蚀的方法去除所述等离子体掺杂层，一方面由于化学气相刻蚀与干法刻蚀相比能有效降低对刻蚀表面的物理损伤，减少形成的第二鳍部的表面缺陷；另一方面，化学气相刻蚀对等离子体掺杂层和第一鳍部的未掺杂层具有良好的选择性，可以有效去除第一鳍部表面的等离子掺杂层；同时，由于等离子体掺杂层是均匀非晶相的，采用化学气相刻蚀过程中各个方向刻蚀速率是相同的，使得形成的第二鳍部的表面平整，实现对鳍部尺寸的进一步减薄。
本发明的实施例还提供一种形成鳍式场效应晶体管的方法。
请参考图5，采用上述实施例对第一鳍部102进行等离子体掺杂和化学气相刻蚀形成第二鳍部105之后，在第二鳍部105和绝缘层103表面形成栅极结构，所述栅极结构位于绝缘层103表面、且横跨所述第二鳍部105顶部和侧壁。所述栅极结构包括位于所述鳍部105表面的栅介质层106和覆盖所述栅介质层106的栅电极层107。所述栅介质层106的材料为绝缘材料，例如SiO2、SiON或高K介质。所述栅电极层107的材料为多晶硅或金属。以所述栅极结构为掩膜，在所述栅极结构两侧的鳍部内掺杂形成源/漏极（未示出）。
由于采用本发明技术方案中形成鳍部的方法形成的鳍部与直接刻蚀形成的鳍部相比，尺寸有了进一步的缩小。如果一个衬底上具有多个鳍部的话，不同鳍部之间的间距相应变大，有利于后期薄膜的沉积，不容易产生缺陷。而且本发明的技术方案形成的鳍部表面更为平整，缺陷少，提高了鳍部与栅极之间接触面的界面质量，所以在此基础上形成的鳍式场效应晶体管的鳍部与栅介质层之间贴合更紧密，能有效减少漏电流的产生，提高晶体管的性能。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (18)
1.一种形成鳍部的方法，其特征在于，包括：
半导体衬底，所述半导体衬底表面具有绝缘层，所述半导体衬底表面还具有第一鳍部，所述第一鳍部贯穿所述绝缘层，绝缘层高度低于第一鳍部高度；
在所述第一鳍部的表面形成等离子体掺杂层，所述等离子体掺杂层为均匀的非晶相层；
采用化学气相刻蚀工艺刻蚀掉所述等离子体掺杂层，形成第二鳍部，所述第二鳍部的尺寸小于第一鳍部的尺寸，且第二鳍部与半导体衬底以及绝缘层交接的边缘位置呈圆弧状连接。
2.根据权利要求1所述的形成鳍部的方法，其特征在于，所述第一鳍部的材料包括硅、锗或砷化镓。
3.根据权利要求1所述的形成鳍部的方法，其特征在于，所述在第一鳍部的表面形成均匀等离子体掺杂层的工艺是等离子体注入。
4.根据权利要求3所述的形成鳍部的方法，其特征在于，所述等离子体注入的等离子体源包括Si、C、Ge、B或Ar。
5.根据权利要求3或4所述的形成鳍部的方法，其特征在于，用于产生等离子体束的设备功率范围为20W～3000W，等离子体注入能量范围为1eV～5000eV，注入剂量范围为1×1014atom/cm2～2×1016atom/cm2。
6.根据权利要求1所述的形成鳍部的方法，其特征在于，所述等离子体掺杂层的厚度范围为
7.根据权利要求1所述的形成鳍部的方法，其特征在于，所述化学气相刻蚀的温度为600℃～900℃，压力是2托～100托。
8.根据权利要求7所述的形成鳍部的方法，其特征在于，所述化学气相刻蚀的刻蚀气体是HCl，流速范围为5标况毫升/分～100标况毫升/分。
9.根据权利要求7所述的形成鳍部的方法，其特征在于，所述刻蚀气体通过稀释气体进行稀释，所述稀释气体是H2或者惰性气体，流速范围为5标况升/分～50标况升/分。
10.一种形成鳍式场效应晶体管的方法，其特征在于，包括：
半导体衬底，所述半导体衬底表面具有绝缘层，所述半导体衬底表面还具有第一鳍部，所述第一鳍部贯穿所述绝缘层，绝缘层高度低于第一鳍部高度；
在所述第一鳍部的表面形成等离子体掺杂层，所述等离子体掺杂层为均匀的非晶相层；
采用化学气相刻蚀工艺刻蚀掉所述等离子体掺杂层，形成第二鳍部，所述第二鳍部的尺寸小于第一鳍部的尺寸，且第二鳍部与半导体衬底以及绝缘层交接的边缘位置呈圆弧状连接；
在第二鳍部表面形成栅极结构，所述栅极结构横跨第二鳍部顶部和侧壁；
在第二鳍部两端形成源极和漏极，所述源极和漏极位于栅极结构的两侧。
11.根据权利要求10所述的形成鳍式场效应晶体管的方法，其特征在于，所述第一鳍部的材料包括硅、锗或砷化镓。
12.根据权利要求10所述的形成鳍式场效应晶体管的方法，其特征在于，所述在第一鳍部的表面形成均匀等离子体掺杂层的工艺是等离子体注入。
13.根据权利要求12所述的形成鳍式场效应晶体管的方法，其特征在于，所述等离子体注入的等离子体源包括Si、C、Ge、B或Ar。
14.根据权利要求12或13所述的形成鳍式场效应晶体管的方法，其特征在于，用于产生等离子体束的设备功率范围为20W～3000W，等离子体注入能量范围为1eV～5000eV，注入剂量范围为1×1014atom/cm2～2×1016atom/cm2。
15.根据权利要求10所述的形成鳍式场效应晶体管的方法，其特征在于，所述等离子体掺杂层的厚度范围为
16.根据权利要求10所述的形成鳍式场效应晶体管的方法，其特征在于，所述化学气相刻蚀的温度范围为600℃～900℃，压力范围为2托～100托。
17.根据权利要求16所述的形成鳍式场效应晶体管的方法，其特征在于，所述化学气相刻蚀的刻蚀气体是HCl，流速范围为5标况毫升/分～100标况毫升/分。
18.根据权利要求16所述的形成鳍式场效应晶体管的方法，其特征在于，所述刻蚀气体通过稀释气体进行稀释，所述稀释气体是H2或者惰性气体，流速范围为5标况升/分～50标况升/分。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210287328.7A CN103594342B (zh) | 2012-08-13 | 2012-08-13 | 形成鳍部的方法和形成鳍式场效应晶体管的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210287328.7A CN103594342B (zh) | 2012-08-13 | 2012-08-13 | 形成鳍部的方法和形成鳍式场效应晶体管的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103594342A CN103594342A (zh) | 2014-02-19 |
| CN103594342B true CN103594342B (zh) | 2016-03-16 |
Family
ID=50084434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210287328.7A Active CN103594342B (zh) | 2012-08-13 | 2012-08-13 | 形成鳍部的方法和形成鳍式场效应晶体管的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103594342B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097437A (zh) * | 2014-05-22 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 形成应变硅层的方法、pmos器件的制作方法及半导体器件 |
| CN105261566B (zh) * | 2014-07-16 | 2019-03-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| WO2016109958A1 (zh) * | 2015-01-08 | 2016-07-14 | 上海凯世通半导体有限公司 | FinFET的掺杂方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1883041A (zh) * | 2003-11-04 | 2006-12-20 | 先进微装置公司 | 自动对准镶嵌栅极 |
| CN101256959A (zh) * | 2007-02-28 | 2008-09-03 | 国际商业机器公司 | 鳍型场效应晶体管及其制造方法 |
| CN103050533A (zh) * | 2011-10-14 | 2013-04-17 | 台湾积体电路制造股份有限公司 | 用于三维晶体管应用的采用等离子体掺杂和蚀刻的选择性鳍成形工艺 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100539449B1 (ko) * | 2004-07-12 | 2005-12-27 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
-
2012
- 2012-08-13 CN CN201210287328.7A patent/CN103594342B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1883041A (zh) * | 2003-11-04 | 2006-12-20 | 先进微装置公司 | 自动对准镶嵌栅极 |
| CN101256959A (zh) * | 2007-02-28 | 2008-09-03 | 国际商业机器公司 | 鳍型场效应晶体管及其制造方法 |
| CN103050533A (zh) * | 2011-10-14 | 2013-04-17 | 台湾积体电路制造股份有限公司 | 用于三维晶体管应用的采用等离子体掺杂和蚀刻的选择性鳍成形工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103594342A (zh) | 2014-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7528072B2 (en) | Crystallographic preferential etch to define a recessed-region for epitaxial growth | |
| CN105448917B (zh) | 半导体结构及其形成方法 | |
| CN103311305B (zh) | 硅基横向纳米线多面栅晶体管及其制备方法 | |
| CN101770974B (zh) | 浅沟槽隔离结构的制造方法 | |
| JP2012516555A5 (zh) | ||
| CN104900521A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN105226021A (zh) | 半导体结构及其形成方法 | |
| CN103594342B (zh) | 形成鳍部的方法和形成鳍式场效应晶体管的方法 | |
| CN106847698B (zh) | 半导体器件以及改善半导体器件性能的方法 | |
| CN105097525B (zh) | 半导体器件的形成方法 | |
| CN103165425B (zh) | 一种形成鳍式场效应管栅极侧壁层的方法 | |
| CN105632926B (zh) | 鳍式场效应晶体管的形成方法 | |
| US20140227878A1 (en) | Method for Manufacturing Small-Size Fin-Shaped Structure | |
| CN103426757B (zh) | Ω形鳍式场效应晶体管的形成方法 | |
| CN105826232B (zh) | 半导体结构的形成方法 | |
| CN109309004A (zh) | 半导体结构及其形成方法 | |
| CN103915344B (zh) | 半导体器件及其形成方法 | |
| CN103367432B (zh) | 多栅极场效应晶体管及其制造方法 | |
| CN106856191B (zh) | 半导体结构及其形成方法 | |
| CN106449761B (zh) | 半导体器件的形成方法 | |
| CN103915335B (zh) | 半导体器件的形成方法 | |
| CN106856167B (zh) | 半导体结构的形成方法 | |
| CN104241128A (zh) | 一种垂直SiGe FinFET的制备方法 | |
| CN103187285B (zh) | 半导体结构及其形成方法 | |
| CN112928023B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |