CN103915335B - 半导体器件的形成方法 - Google Patents
半导体器件的形成方法 Download PDFInfo
- Publication number
- CN103915335B CN103915335B CN201310006513.9A CN201310006513A CN103915335B CN 103915335 B CN103915335 B CN 103915335B CN 201310006513 A CN201310006513 A CN 201310006513A CN 103915335 B CN103915335 B CN 103915335B
- Authority
- CN
- China
- Prior art keywords
- layer
- ion
- nanotube
- dielectric layer
- intrinsic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 109
- 239000004065 semiconductor Substances 0.000 title claims abstract description 84
- 239000002071 nanotube Substances 0.000 claims abstract description 135
- 239000000463 material Substances 0.000 claims abstract description 89
- 230000008569 process Effects 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 150000002500 ions Chemical class 0.000 claims description 77
- 229910052732 germanium Inorganic materials 0.000 claims description 38
- 229910052710 silicon Inorganic materials 0.000 claims description 34
- 239000010703 silicon Substances 0.000 claims description 34
- 238000005468 ion implantation Methods 0.000 claims description 32
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 27
- 238000000137 annealing Methods 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 238000001039 wet etching Methods 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 239000007789 gas Substances 0.000 claims description 17
- -1 silicon ion Chemical class 0.000 claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 10
- 239000003989 dielectric material Substances 0.000 claims description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052756 noble gas Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 4
- 206010019909 Hernia Diseases 0.000 claims description 3
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 3
- 229910001449 indium ion Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 13
- 230000005669 field effect Effects 0.000 description 11
- 239000012212 insulator Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 125000004429 atom Chemical group 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000012876 topography Methods 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 239000002253 acid Substances 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000002070 nanowire Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- XNPAKGMQCVYQAO-UHFFFAOYSA-N [F].CC(O)=O Chemical compound [F].CC(O)=O XNPAKGMQCVYQAO-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- LVXIMLLVSSOUNN-UHFFFAOYSA-N fluorine;nitric acid Chemical compound [F].O[N+]([O-])=O LVXIMLLVSSOUNN-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
Abstract
一种半导体器件的形成方法，包括：半导体衬底表面具有第一介质层，第一介质层表面具有本征层，本征层内具有若干相互平行、且暴露出第一介质层的沟槽；在沟槽内形成第二介质层，第二介质层的表面等于或高于本征层表面；对位于相邻第二介质层之间的本征层进行离子注入，在本征层内形成掺杂层，所注入的离子包括与所述本征层材料对应的半导体离子，离子注入的方向朝本征层与第二介质层相接触的两侧侧壁倾斜，位于相邻第二介质层之间、且由掺杂层所覆盖的剩余的本征层形成纳米管，纳米管的剖面呈三角形，三角形的顶角向掺杂层表面延伸；去除掺杂层；在去除掺杂层之后，去除第二介质层。所述半导体器件的形成工艺简单，所形成的半导体器件的尺寸精确。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的形成方法。
背景技术
随着半导体器件的元件密度和集成度的提高，晶体管的栅极尺寸也越来越短，而晶体管的栅极尺寸变短会使晶体管产生短沟道效应，进而产生漏电流，最终影响半导体器件的电学性能。
为了克服晶体管的短沟道效应，抑制漏电流，三维晶体管技术得到了发展，例如纳米管场效应管(NanotubeFET)和鳍式场效应管(FinFET)。所述三维晶体管能够在减小晶体管尺寸的同时，克服短沟道效应，抑制漏电流。图1至图5是现有技术形成纳米管场效应管的过程的剖面结构示意图。
请参考图1，提供半导体衬底100，所述半导体衬底100为绝缘体上硅(SOI)衬底，所述半导体衬底100包括：基底110、位于基底110表面的绝缘层111、以及位于绝缘层111表面的硅层112。
请参考图2，在所述硅层112和绝缘层111内形成暴露出基底110的若干平行排列的开口102。
请参考图3和图4，图4是图3在AA’方向上的剖面示意图，去除相邻开口102(如图2所示)之间的绝缘层111(如图2所示)，形成悬空于基底110上方的纳米管112a，且所述纳米线112a两端由未形成开口102的硅层112(如图4所示)支撑。
请参考图5，在去除相邻开口102(如图2所示)之间的绝缘层111(如图2所示)之后，进行热退火，使所述纳米管112a的剖面为圆形。
在形成纳米管后，在所述纳米管112a表面形成栅介质层(未示出)，在所述栅介质层表面形成栅电极层(未示出)；以所述栅电极层为掩膜，在所述纳米线两端的硅层112(如图4所示)内进行离子注入形成源区和漏区(未示出)。
然而，现有技术所形成的纳米管场效应管的尺寸较大，且难精确控制，不利于半导体器件的集成。
更多纳米管晶体管的相关资料请参考公开号为US2011/0133162的美国专利文件。
发明内容
本发明解决的问题是提供一种半导体器件的形成方法，简化纳米管场效应管的形成工艺，且使所形成的纳米管场效应管的尺寸更精确易控。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有第一介质层，所述第一介质层表面具有本征层，所述本征层内具有若干相互平行、且暴露出第一介质层的沟槽；在所述沟槽内形成第二介质层，所述第二介质层的表面等于或高于所述本征层表面；对位于相邻第二介质层之间的本征层进行离子注入，在所述本征层内形成掺杂层，所注入的离子包括与所述本征层材料对应的半导体离子，所述离子注入的方向朝所述本征层与第二介质层相接触的两侧侧壁倾斜，位于相邻第二介质层之间、且由所述掺杂层所覆盖的剩余的本征层形成纳米管，所述纳米管的剖面呈三角形，所述三角形的顶角向所述掺杂层表面延伸；去除所述掺杂层；在去除所述掺杂层之后，去除所述第二介质层。
可选的，所述离子注入工艺的参数包括：离子注入的方向相对于本征层表面的角度为15度～60度，离子注入剂量为1e15atoms/cm2～2e16atoms/cm2，注入能量为5千电子伏特～100千电子伏特。
可选的，当所述半导体离子与所述本征层的材料相同时，所形成的掺杂层为非晶态。
可选的，所述本征层的材料为单晶硅、多晶硅、单晶锗或多晶锗；当所述本征层的材料为单晶硅或多晶硅时，所注入的离子包括硅离子；当所述本征层的材料为单晶锗或多晶锗时，所注入的离子包括锗离子。
可选的，所述去除掺杂层的工艺为干法刻蚀工艺，所述干法刻蚀工艺刻蚀本征层相对于刻蚀掺杂层的刻蚀速率选择比为1:3～1:10。
可选的，所述干法刻蚀工艺为等离子体干法刻蚀工艺，工艺参数包括：刻蚀气体包括CF4、CHF和Ar的混合气体，CF4和O2的混合气体，或SF6和O2的混合气体，离子能量为20eV～100eV。
可选的，对所述本征层注入的离子还包括：疝离子、铟离子或氩离子。
可选的，当所述半导体离子与所述本征层的材料不同时，还包括：在所述离子注入工艺之后，去除掺杂层之前，进行第一次热退火，使所述掺杂层成为单晶态或多晶态。
可选的，所述本征层的材料为单晶硅、多晶硅、单晶锗或多晶锗；当所述本征层的材料为单晶硅或多晶硅时，所注入的离子包括锗离子；当所述本征层的材料为单晶锗或多晶锗时，所注入的离子包括硅离子；而且，在所述第一次热退火之后，所述掺杂层的材料为硅锗晶体。
可选的，所述去除掺杂层的工艺为湿法刻蚀工艺，所述湿法刻蚀工艺的刻蚀液包括醋酸。
可选的，所述第一次热退火的为900摄氏度～1200摄氏度，时间为10秒～40秒，气压为0.5个大气压～1.5个大气压，气体为氮气或惰性气体。。
可选的，还包括：在去除所述第二介质层之后，在所述纳米管表面形成栅介质层；在所述栅介质层表面形成栅电极层；在所述栅介质层和栅电极层两侧的纳米管或本征层内形成源区和漏区。
可选的，还包括：在去除所述第二介质层之后，去除所述第一介质层，使所述纳米管悬空于半导体衬底上方；在去除所述第一介质层之后，进行第二次热退火，使所述纳米管的剖面呈圆形；在所述第二次热退火之后，在所述纳米管表面覆盖栅介质层；在所述栅介质层表面形成栅电极层；在所述栅介质层和栅电极层两侧的纳米管或本征层内形成源区和漏区。
可选的，所述栅介质层的材料包括氧化硅或高K介质材料；当所述介质层的材料为氧化硅时，所述栅电极层的材料为多晶硅；当所述介质层的材料为高K介质材料时，所述栅电极层的材料为金属。
可选的，所述栅介质层的厚度为10埃～30埃，所述栅电极层的厚度为30纳米～800纳米。
可选的，所述第一介质层的材料为氧化硅，第二介质层的材料为氧化硅、氮化硅或氮氧化硅。
与现有技术相比，本发明的技术方案具有以下优点：
位于第一介质层表面的本征层内具有若干第二介质层，对相邻第二介质层之间的本征层进行离子注入之后，能够在所述本征层内形成掺杂层、以及由所述掺杂层覆盖的纳米管；首先，由于所述离子注入的方向朝所述本征层与第二介质层相接触的两侧侧壁倾斜，所形成的掺杂层的边界也向本征层两侧的侧壁倾斜，因此所形成的纳米管的剖面呈三角形；所述剖面为三角形的纳米管易于通过热退火工艺形成剖面为圆形的纳米管，而剖面为圆形的纳米管所形成的纳米管场效应管的性能稳定；其次，由于所述掺杂层采用离子注入工艺形成，因此通过控制所述离子注入工艺的角度、以及深度等工艺参数，能够精确控制所形成的掺杂层的形状，进而使所述纳米管的尺寸也更为精确易控；而且，通过控制所述离子注入工艺，能够进一步缩小所述纳米管的尺寸，避免了在形成纳米管时，因受到现有光刻工艺及对准工艺精确度的限制，使所形成的纳米管的尺寸无法进一步缩小的问题；进而，在后续采用所形成的纳米管形成晶体管时，所形成的晶体管尺寸能够进一步缩小且更为精确，改善了所形成的半导体器件的性能。
进一步的，当所注入的离子内含有与所述本征层的材料相同的半导体离子时，所形成的掺杂层为非晶态，能够通过干法刻蚀工艺被去除；由于所述干法刻蚀工艺对于非晶态的掺杂层、以及由本征层形成的纳米管具有较高的刻蚀选择性，因此所述掺杂层能够通过所述干法刻蚀工艺彻底被去除；所述形成以及去除掺杂层的工艺简单，使形成所述纳米管的工艺更为简单；而且，所形成的纳米管的尺寸精确，采用所述纳米管所形成的晶体管性能更为优良。
进一步的，当所注入的离子内含有与所述本征层的材料不同的半导体离子时，在所述离子注入工艺之后，去除掺杂层之前，进行第一次热退火；第一次热退火能够使所述掺杂层成为单晶态或多晶态；由于所述单晶态和多晶态的掺杂层材料与纳米管的材料之间具有刻蚀选择性，因此采用高刻蚀选择性的湿法刻蚀工艺能够彻底去除所述掺杂层；所述湿法刻蚀工艺能够更彻底地去除所述掺杂层，使所形成的纳米管的表面形貌更为优良，所形成的纳米管尺寸更为精确；进而，采用所述纳米管所形成的晶体管性能更为稳定。
附图说明
图1至图5是现有技术形成纳米管场效应管的过程的剖面结构示意图；
图6、图8、图9、图11和图12是本发明第一实施例的半导体器件的形成过程的剖面结构示意图；
图7是图6的俯视结构示意图；
图10是图9的俯视结构示意图；
图13至图17是本发明第二实施例的半导体器件的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，现有技术所形成的纳米管场效应管的尺寸较大，且难精确控制，不利于半导体器件的集成。
经过本发明的发明人研究发现，由于现有技术所形成的纳米管112a(如图5所示)的尺寸由相邻开口102(如图2所示)之间的尺寸决定，而所述相邻开口102之间的尺寸由现有的光刻工艺精度、以及刻蚀对准精度决定；具体的，为了形成所述开口102，需要在如图1所示的硅层表面形成若干定义所述开口的掩膜层，而所述掩膜层的尺寸受到光刻工艺精度以及刻蚀对准精度的限制，使所形成的掩膜层尺寸较大且精确度较差，导致相邻开口102之间的尺寸较大且精确度较低；进而使所形成的纳米线的尺寸不良，导致所形成的半导体器件的集成度无法进一步提高。
经过本发明的发明人进一步研究，提出了一种半导体器件的形成方法，在位于第一介质层表面的本征层内形成若干第二介质层，对位于相邻第二介质层之间的本征层进行离子注入，在所述本征层内形成掺杂层、以及由所述掺杂层所覆盖的纳米管；其中，由于所述离子注入的方向朝所述本征层与第二介质层相接触的两侧侧壁倾斜，能够形成剖面为三角形的纳米管；所述剖面为三角形的纳米管更易于通过热退火工艺形成剖面为圆形的纳米管，采用所述剖面为圆形的纳米管形成的晶体管性能更为稳定；此外，由于所述掺杂层采用离子注入工艺形成，因此能够通过控制所述离子注入工艺参数，精确控制所形成的掺杂层的形状，进而能够使所形成的纳米管的尺寸也更为精确；而且，通过控制所述离子注入工艺的参数，还能够使所形成的纳米管的尺寸进一步缩小；所形成的纳米管形貌更良好，能够改善半导体器件的性能。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
第一实施例
图6、图8、图9、图11和图12是本发明第一实施例的半导体器件的形成过程的剖面结构示意图，图7是图6的俯视结构示意图，图10是图9的俯视结构示意图。
请参考图6和图7，图7是图6的俯视结构示意图，提供半导体衬底200，所述半导体衬底200表面具有第一介质层201，所述第一介质层201表面具有本征层202，所述本征层202内具有若干相互平行、且暴露出第一介质层的沟槽203。
所述半导体衬底200用于为后续工艺提供工作平台；所述半导体衬底200为硅衬底、硅锗衬底、碳化硅衬底、玻璃衬底或III-V族化合物衬底(例如氮化硅或砷化镓等)；所述第一介质层201的材料为氧化硅，用于隔离本征层202和半导体衬底200，有利于后续以所述本征层202形成悬空于半导体衬底200上方、或与所述半导体衬底200之间通过绝缘材料隔离的纳米管，而所述纳米管能够用于作为晶体管的沟道区，进而能够抑制漏电流的产生，晶体管的性能良好；所述本征层202的材料为硅或锗，且所述硅或锗为单晶态或多晶态。
在一实施例中，提供绝缘体上硅(SOI)衬底或绝缘体上锗(GOI)衬底，所述绝缘体上硅衬底或绝缘体上锗衬底包括半导体衬底200、第一介质层201和本征层202；其中，所述半导体衬底200的材料为单晶硅，本征层202的材料为单晶硅或单晶锗；直接采用绝缘体上硅衬底或绝缘体上锗衬底能够简化工艺。
在另一实施例中，所述第一介质层201和本征层202的形成工艺为沉积工艺，较佳的是化学气相沉积工艺；采用所述沉积工艺形成的本征层202的材料为多晶硅或多晶锗，而所述半导体衬底200能够采用常规的较为廉价的衬底，例如硅衬底，从而能够节约工艺成本。
位于相邻沟槽203之间的本征层202后续工艺用于形成纳米管，因此所述沟槽203的数量至少为2个；所述沟槽203的形成工艺为：在所述本征层202表面形成掩膜层，所述掩膜层暴露出需要形成沟槽203的对应位置的本征层202表面，所述掩膜层的材料为光刻胶、氧化硅、氮化硅和氮氧化硅中的一种或多种组合；所述掩膜层不仅能够用于定义所述沟槽203的对应位置，还能在后续形成第二介质层的过程中保护本征层202表面；以所述掩膜层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述本征层202，直至暴露出第一介质层201的表面为止，形成沟槽203。
在其他实施例中，在刻蚀所述本征层202之后，还能够继续以所述掩膜层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述第一介质层201，直至暴露出半导体衬底200为止；继而，在后续形成纳米管之后，更易于去除纳米管与半导体衬底200之间的第一介质层201。
在本实施例中，所述掩膜层在形成沟槽203之后被保留，并在后续形成第二介质层之后被去除；在其他实施例中，所述掩膜层能够被去除，使后续形成的第二介质层与本征层202齐平。
请参考图8，在所述沟槽203(如图6所示)内形成第二介质层204，所述第二介质层204的表面等于或高于所述本征层202表面。
所述第二介质层204的材料为氧化硅、氮化硅或氮氧化硅；所述第二介质层204表面的高度，配合后续离子注入工艺的角度和深度，能够控制离子注入所形成的掺杂层的形状；具体的，后续倾斜注入相邻第二介质层204之间的本征层202内的离子受到所述第二介质层204的阻挡，仅能够自所述第二介质层204的顶部的顶角，沿倾斜注入的方向进入本征层202内，因此能够形成具有一定剖面形状的掺杂层，进而定义了由所述掺杂层所覆盖的纳米管的形状；较佳的，所述第二介质层204的表面高于所述本征层202的表面，使所述第二介质层204更易于阻挡所注入离子，从而，所述第二介质层204用于控制注入离子工艺的效果更佳。
本实施例中，所述第二介质层204的形成工艺为：在所述沟槽203内、以及掩膜层表面沉积第二介质薄膜，较佳的是化学气相沉积工艺；采用化学机械抛光工艺抛光所述第二介质薄膜，直至暴露出掩膜层为止，形成第二介质层204；在所述化学机械抛光工艺之后，去除所述掩膜层。由于所述第二介质薄膜形成于掩膜层表面，因此在化学机械抛光工艺之后的第二介质层204的表面高于本征层202表面，更有利于控制后续所形成的掺杂层的形状。
在其他实施例中，在去除沟槽203之后即去除所述掩膜层，则第二介质薄膜形成于沟槽203和本征层202表面，所形成的第二介质层204的表面与所述本征层202齐平。所述第二介质层204表面的高度能够根据具体所需形成的掺杂层以及离子注入工艺进行调整，以满足具体的工艺需求。
请参考图9和图10，图10是图9的俯视结构示意图，对位于相邻第二介质层204之间的本征层202进行离子注入，在所述本征层202内形成掺杂层202a，所述离子注入的方向朝所述本征层202与第二介质层204相接触的两侧侧壁倾斜，位于相邻第二介质层204之间且由所述掺杂层202a所覆盖的剩余的本征层202形成纳米管202b，所述纳米管202b的剖面呈三角形，所述三角形的顶角向所述掺杂层202a表面延伸。
本实施例中，所注入的离子包括与所述本征层202材料对应的，所述半导体离子与所述本征层202的材料相同，在经过所述离子注入工艺之后，所述本征层202内形成的掺杂层202a被掺杂为非晶态，其晶格呈无序松散的状态；具体的，当所述本征层202的材料为单晶硅或多晶硅时，所注入的离子包括硅离子，所形成的掺杂层202a的材料为非晶硅；当所述本征层的材料为单晶锗或多晶锗时，所注入的离子包括锗离子，所形成的掺杂层202a的材料为非晶锗。
由于所述掺杂层202a与纳米管202b的材料的晶格结构不同，因此，在后续的干法刻蚀工艺中，所述非晶态的掺杂层202a与单晶态或多晶态的纳米管202b之间存在刻蚀选择性，从而能够依靠所述干法刻蚀工艺去除所述掺杂层202a，而保留所述纳米管202b。
在本实施例中，在注入半导体离子的同时，还能够注入疝离子、铟离子或氩离子，从而进一步提高后续干法刻蚀过程中，掺杂层202a与纳米管202b之间的刻蚀选择性。
其次，所述离子注入相对于本征层202的表面倾斜，且所注入的离子倾斜的方向朝所述本征层202与第二介质层204相接触的两侧侧壁倾斜，因而，未被注入离子的剩余本征层202的剖面能够呈三角形，即形成纳米管202b；而所述纳米管202b能够作为后续形成的晶体管的沟道区，由于所述纳米管202b的三角形的剖面易于通过热退火工艺形成圆形剖面，从而形成性能良好的纳米管晶体管。
由于所述离子注入工艺易于控制，因此能够通过控制所述离子注入工艺的参数，例如注入角度、注入能量或注入剂量等，以达到精确控制所形成的掺杂层202a的形状的目的；由于所述掺杂层202a的形状能够通过所述离子注入工艺精确控制，因此由所述掺杂层202a所覆盖的纳米管202b的尺寸也更为精确；而且，所述纳米管202b的尺寸能够通过调整所述离子注入工艺而进一步缩小；因此，后续所形成的晶体管的尺寸更为精确，且能够进一步减小尺寸，使所形成的半导体器件的性能改善。
所述离子注入工艺的参数包括：离子注入的方向相对于本征层表面的角度为15度～60度，离子注入剂量为1e15atoms/cm2～2e16atoms/cm2，注入能量为5千电子伏特～100千电子伏特。
请参考图11，采用干法刻蚀工艺去除所述掺杂层202a(如图10所示)。
在所述干法刻蚀工艺中，刻蚀气体轰击所述掺杂层202a，能够去除结构无序松散的非晶态的掺杂层202a；而所述纳米管202b的材料为单晶态或多晶态，其晶格结构排列整齐紧密，相较于非晶态的掺杂层202a，难以被轰击去除；因此，所述干法刻蚀工艺中，所述掺杂层202a与纳米管202b之间具有刻蚀选择性；本实施例中，所述干法刻蚀的刻蚀深度范围为10纳米～200纳米，且刻蚀所述纳米管202b的速率相对于刻蚀掺杂层速率的选择比为1:3～1:10。
所述干法刻蚀工艺较佳的为等离子体干法刻蚀工艺，例如非对称磁镜场电子回旋共振(ECR)等离子体刻蚀；所述等离子体干法刻蚀工艺参数包括：刻蚀气体包括CF4、CHF和Ar的混合气体，CF4和O2的混合气体，或SF6和O2的混合气体，离子能量为20eV～100eV。
本实施例采用离子注入工艺形成掺杂层202a，再以干法刻蚀工艺去除所述掺杂层202a，形成所述纳米管202b，其工艺过程简单，且所形成的纳米管的尺寸精确易控。
请参考图12，在去除所述掺杂层202a(如图10所示)之后，去除所述第二介质层204(如图11所示)。
所述去除第二介质层204的工艺为刻蚀工艺，较佳的是湿法刻蚀工艺；所述湿法刻蚀的刻蚀液为酸性溶液，包括：氢氟酸、磷酸、氢氟硝酸或氢氟醋酸等；在去除所述第二介质层204之后，位于第一介质层201表面的纳米管202b能够用于作为后续所形成的晶体管的沟道区。
需要说明的是，在一实施例中，所述纳米管202b用于形成鳍式晶体管(FinFET)中的鳍部；在去除所述第二介质层204之后，在所述纳米管202b表面、以及第一介质层201表面形成横跨所述纳米管202b的栅介质层；在所述栅介质层表面形成栅电极层；在所述栅介质层和栅电极层两侧的纳米管202b或本征层202内形成源区和漏区；其中，所述纳米管202b与栅介质层相接触的部分形成晶体管的沟道区。
所述栅介质层的材料包括氧化硅或高K介质材料；当所述介质层的材料为氧化硅时，所述栅电极层的材料为多晶硅；当所述栅介质层的材料为高K介质材料时，所述栅电极层的材料为金属；所述栅介质层的厚度为10埃～30埃，所述栅电极层的厚度为30纳米～800纳米。
当所述栅介质层为氧化硅，栅电极层为多晶硅时，所述栅介质层和栅电极层的形成工艺包括沉积工艺、以及沉积工艺之后的刻蚀工艺；当所述栅介质层的材料为高K介质材料，所述栅电极层的材料为金属时，所述栅介质层和栅电极层的形成工艺为后栅(GateLast)工艺，所述后栅工艺为本领域技术人员所熟知，在此不作赘述。
在另一实施例中，所述纳米管202b用于形成纳米管晶体管(NanotubeFET)；在去除所述第二介质层204之后，去除所述第一介质层201，使所述纳米管202b悬空于半导体衬底200上方；在去除所述第一介质层201之后，进行第二次热退火，使所述纳米管202b的剖面呈圆形；在所述第二次热退火之后，在所述纳米管202b表面覆盖栅介质层；在所述栅介质层表面形成栅电极层；在所述栅介质层和栅电极层两侧的器件层或本征层内形成源区和漏区。
所述第二次热退火的退火温度为650℃～1150℃，所述的热退火时间为5秒至5小时，气压为0～760Torr，所述热退火的保护气体为惰性气体或氢气中的一种，且所述惰性气体为氩气、氦气或氖气；经过热退火，所述纳米管202b的表面光滑，纳米管202b内的原子自由能降到最低，剖面的形状变为圆形；而且，所述圆形剖面的直径为5-100纳米，所述圆形剖面的纳米管202b的尺寸由之前的离子注入工艺和干法刻蚀工艺控制，所形成的纳米管202b的尺寸精确易控。
所述栅介质层的材料包括氧化硅或高K介质材料；当所述介质层的材料为氧化硅时，所述栅电极层的材料为多晶硅；当所述介质层的材料为高K介质材料时，所述栅电极层的材料为金属；所述栅介质层的厚度为10埃～30埃，所述栅电极层的厚度为30纳米～800纳米。
当所述栅介质层为氧化硅，栅电极层为多晶硅时，所述栅介质层的形成方法为具有良好阶梯覆盖性的化学气相沉积工艺、原子层沉积工艺、热氧化工艺或热氮化工艺，所述栅电极层的形成方法为具有良好阶梯覆盖性的化学气相沉积工艺或原子层沉积工艺。
当所述栅介质层的材料为高K介质材料，栅电极层的材料为金属时所述栅介质层和所述栅电极层的形成方法均为具有良好阶梯覆盖性的化学气相沉积工艺或原子层沉积工艺。
本实施例中，对相邻第二介质层之间的本征层进行离子注入，在本征层内形成掺杂层，所述掺杂层所覆盖的本征层形成纳米管；其中，所注入的离子内含有与本征层的材料相同的半导体离子时，能够使所形成的掺杂层为非晶态；由于在干法刻蚀工艺中，非晶态的掺杂层相对于本征层具有刻蚀选择性，因此所述掺杂层能够通过干法刻蚀工艺被直接去除；其次，所述离子注入的方向朝所述本征层与第二介质层相接触的两侧侧壁倾斜，因此能够形成剖面为三角形的纳米管，所述三角形的纳米管易于通过热退火工艺形成剖面为圆形的纳米管，有利于形成纳米管场效应管；而所述掺杂层采用离子注入工艺形成，因此能够通过控制注入角度和注入能量等工艺参数精确控制所形成的掺杂层的形状，进而能够使所述纳米管的尺寸也能够精确控制，并使所形成的纳米管的尺寸能够进一步缩小，进而改善所形成的半导体器件的性能。
第二实施例
图13至图17是本发明第二实施例的半导体器件的形成过程的剖面结构示意图。
请参考图13，所述提供半导体衬底300，所述半导体衬底300表面具有第一介质层301，所述第一介质层301表面具有本征层302，所述本征层302内具有若干相互平行、且暴露出第一介质层的沟槽(未示出)；在所述沟槽内形成第二介质层304，所述第二介质层304的表面等于或高于所述本征层302表面。
所述半导体衬底300、第一介质层301、本征层302和第二介质层304如第一实施例所述，在此不作赘述。
请参考图14，对位于相邻第二介质层304之间的本征层302进行离子注入，在所述本征层302内形成掺杂层302a，所述离子注入的方向朝所述本征层302与第二介质层304相接触的两侧侧壁倾斜，位于相邻第二介质层304之间且由所述掺杂层302a所覆盖的剩余的本征层302形成纳米管302b，所述纳米管302b的剖面呈三角形，所述三角形的顶角向所述掺杂层302a表面延伸。
本实施例中，所注入的离子包括与所述本征层302材料对应的半导体离子，所述半导体离子与所述本征层302的材料不同，在经过所述离子注入工艺之后，所述本征层302内形成的掺杂层302a被掺杂为非晶态，其晶格呈无序松散的状态；具体的，当所述本征层302的材料为单晶硅或多晶硅时，所注入的离子包括锗离子，所形成的掺杂层302a的材料为非晶硅锗；当所述本征层的材料为单晶锗或多晶锗时，所注入的离子包括硅离子，所形成的掺杂层302a的材料为非晶硅锗。
所述离子注入工艺与第一实施例所述相同，在此不作赘述。
请参考图15，在所述离子注入工艺之后，进行第一次热退火，使所述掺杂层302a成为单晶态或多晶态。
所述第一次热退火的为900摄氏度～1200摄氏度，时间为10秒～40秒，气压为0.5个大气压～1.5个大气压，气体为氮气或惰性气体。
在经过离子注入工艺之后的掺杂层为非晶态，而经过所述第一次热退火工艺之后，能够使所述掺杂层302a成为单晶态或多晶态的半导体材料；具体的，当所述本征层的材料为单晶硅或多晶硅时，所注入的离子包括锗离子；当所述本征层的材料为单晶锗或多晶锗时，所注入的离子包括硅离子；因此，在所述第一次热退火之后，所述掺杂层302a的材料为硅锗晶体，而所述硅锗晶体相对于纳米管302b的材料在湿法刻蚀工艺中具有较大的选择性，因此后续能够通过湿法刻蚀工艺彻底去除所述掺杂层302a；而且，湿法刻蚀工艺对于纳米管302b的损伤较小，能够使所形成的纳米管302a的表面形貌良好，且尺寸更为精确。
请参考图16，采用湿法刻蚀工艺去除所述掺杂层302a(如图15所示)。
由于在所述第一次热退火之后，所述掺杂层302a的材料为硅锗晶体，而所述纳米管302b的材料为单晶态或多晶态的硅或锗，因此所述掺杂层302a和纳米管302b之间在湿法刻蚀工艺中具有较大的选择性，在去除所述掺杂层302a时，对于所述纳米管的损伤较小；因此能够使刻蚀后的纳米管302a的表面形貌良好，且尺寸更为精确。
所述去除掺杂层302a的工艺为湿法刻蚀工艺，所述湿法刻蚀工艺的刻蚀液为酸性溶液，包括醋酸。
请参考图17，在去除所述掺杂层302a(如图15所示)之后，去除所述第二介质层304(如图16所示)。
所述去除第二介质层304的工艺，以及后续形成纳米管晶体管或鳍式晶体管的工艺与第一实施例所述相同，在此不作赘述。
本实施例中，对相邻第二介质层之间的本征层进行离子注入，在本征层内形成掺杂层，所述掺杂层所覆盖的本征层形成纳米管；其中，所注入的离子内含有与本征层的材料不同的半导体离子时，所形成的掺杂层为非晶态；在第一次热退火之后，能够使所述掺杂层的材料成为单晶态或多晶态，而且所述单晶态或多晶态的材料与纳米管的材料之间具有刻蚀选择性，因此能够通过高刻蚀选择性的湿法刻蚀工艺彻底去除所述掺杂层，同时，对所述纳米管的表面损伤较小，使其形貌更为优良，且尺寸更为精确。
综上所述，位于第一介质层表面的本征层内具有若干第二介质层，对相邻第二介质层之间的本征层进行离子注入之后，能够在所述本征层内形成掺杂层、以及由所述掺杂层覆盖的纳米管；首先，由于所述离子注入的方向朝所述本征层与第二介质层相接触的两侧侧壁倾斜，所形成的掺杂层的边界也向本征层两侧的侧壁倾斜，因此所形成的纳米管的剖面呈三角形；所述剖面为三角形的纳米管易于通过热退火工艺形成剖面为圆形的纳米管，而剖面为圆形的纳米管所形成的纳米管场效应管的性能稳定；其次，由于所述掺杂层采用离子注入工艺形成，因此通过控制所述离子注入工艺的角度、以及深度等工艺参数，能够精确控制所形成的掺杂层的形状，进而使所述纳米管的尺寸也更为精确易控；而且，通过控制所述离子注入工艺，能够进一步缩小所述纳米管的尺寸，避免了在形成纳米管时，因受到现有光刻工艺及对准工艺精确度的限制，使所形成的纳米管的尺寸无法进一步缩小的问题；进而，在后续采用所形成的纳米管形成晶体管时，所形成的晶体管尺寸能够进一步缩小且更为精确，改善了所形成的半导体器件的性能。
进一步的，当所注入的离子内含有与所述本征层的材料相同的半导体离子时，所形成的掺杂层为非晶态，能够通过干法刻蚀工艺被去除；由于所述干法刻蚀工艺对于非晶态的掺杂层、以及由本征层形成的纳米管具有较高的刻蚀选择性，因此所述掺杂层能够通过所述干法刻蚀工艺彻底被去除；所述形成以及去除掺杂层的工艺简单，使形成所述纳米管的工艺更为简单；而且，所形成的纳米管的尺寸精确，采用所述纳米管所形成的晶体管性能更为优良。
进一步的，当所注入的离子内含有与所述本征层的材料不同的半导体离子时，在所述离子注入工艺之后，去除掺杂层之前，进行第一次热退火；第一次热退火能够使所述掺杂层成为单晶态或多晶态；由于所述单晶态和多晶态的掺杂层材料与纳米管的材料之间具有刻蚀选择性，因此采用高刻蚀选择性的湿法刻蚀工艺能够彻底去除所述掺杂层；所述湿法刻蚀工艺能够更彻底地去除所述掺杂层，使所形成的纳米管的表面形貌更为优良，所形成的纳米管尺寸更为精确；进而，采用所述纳米管所形成的晶体管性能更为稳定。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (16)
1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底表面具有第一介质层，所述第一介质层表面具有本征层，所述本征层内具有若干相互平行、且暴露出第一介质层的沟槽；
在所述沟槽内形成第二介质层，所述第二介质层的表面等于或高于所述本征层表面；
对位于相邻第二介质层之间的本征层进行离子注入，在所述本征层内形成掺杂层，所注入的离子包括与所述本征层材料相同或不同的半导体离子，所述离子注入的方向朝所述本征层与第二介质层相接触的两侧侧壁倾斜，位于相邻第二介质层之间、且由所述掺杂层所覆盖的剩余的本征层形成纳米管，所述纳米管的剖面呈三角形，所述三角形的顶角向所述掺杂层表面延伸；
去除所述掺杂层；
在去除所述掺杂层之后，去除所述第二介质层。
2.如权利要求1所述半导体器件的形成方法，其特征在于，所述离子注入工艺的参数包括：离子注入的方向相对于本征层表面的角度为15度～60度，离子注入剂量为1e15atoms/cm2～2e16atoms/cm2，注入能量为5千电子伏特～100千电子伏特。
3.如权利要求1所述半导体器件的形成方法，其特征在于，当所述半导体离子与所述本征层的材料相同时，所形成的掺杂层为非晶态。
4.如权利要求3所述半导体器件的形成方法，其特征在于，所述本征层的材料为单晶硅、多晶硅、单晶锗或多晶锗；当所述本征层的材料为单晶硅或多晶硅时，所注入的离子包括硅离子；当所述本征层的材料为单晶锗或多晶锗时，所注入的离子包括锗离子。
5.如权利要求4所述半导体器件的形成方法，其特征在于，对所述本征层注入的离子还包括：疝离子、铟离子或氩离子。
6.如权利要求3所述半导体器件的形成方法，其特征在于，所述去除掺杂层的工艺为干法刻蚀工艺，所述干法刻蚀工艺刻蚀本征层相对于刻蚀掺杂层的刻蚀速率选择比为1:3～1:10。
7.如权利要求6所述半导体器件的形成方法，其特征在于，所述干法刻蚀工艺为等离子体干法刻蚀工艺，工艺参数包括：刻蚀气体包括CF4、CHF和Ar的混合气体，CF4和O2的混合气体，或SF6和O2的混合气体，离子能量为20eV～100eV。
8.如权利要求1所述半导体器件的形成方法，其特征在于，当所述半导体离子与所述本征层的材料不同时，还包括：在所述离子注入工艺之后，去除掺杂层之前，进行第一次热退火，使所述掺杂层成为单晶态或多晶态。
9.如权利要求8所述半导体器件的形成方法，其特征在于，所述本征层的材料为单晶硅、多晶硅、单晶锗或多晶锗；当所述本征层的材料为单晶硅或多晶硅时，所注入的离子包括锗离子；当所述本征层的材料为单晶锗或多晶锗时，所注入的离子包括硅离子；而且，在所述第一次热退火之后，所述掺杂层的材料为硅锗晶体。
10.如权利要求8所述半导体器件的形成方法，其特征在于，所述去除掺杂层的工艺为湿法刻蚀工艺，所述湿法刻蚀工艺的刻蚀液包括醋酸。
11.如权利要求8所述半导体器件的形成方法，其特征在于，所述第一次热退火的温度为900摄氏度～1200摄氏度，时间为10秒～40秒，气压为0.5个大气压～1.5个大气压，气体为氮气或惰性气体。
12.如权利要求1所述半导体器件的形成方法，其特征在于，还包括：在去除所述第二介质层之后，在所述纳米管表面形成栅介质层；在所述栅介质层表面形成栅电极层；在所述栅介质层和栅电极层两侧的纳米管或本征层内形成源区和漏区。
13.如权利要求1所述半导体器件的形成方法，其特征在于，还包括：在去除所述第二介质层之后，去除所述第一介质层，使所述纳米管悬空于半导体衬底上方；在去除所述第一介质层之后，进行第二次热退火，使所述纳米管的剖面呈圆形；在所述第二次热退火之后，在所述纳米管表面覆盖栅介质层；在所述栅介质层表面形成栅电极层；在所述栅介质层和栅电极层两侧的纳米管或本征层内形成源区和漏区。
14.如权利要求12或13所述半导体器件的形成方法，其特征在于，所述栅介质层的材料包括氧化硅或高K介质材料；当所述介质层的材料为氧化硅时，所述栅电极层的材料为多晶硅；当所述介质层的材料为高K介质材料时，所述栅电极层的材料为金属。
15.如权利要求12或13所述半导体器件的形成方法，其特征在于，所述栅介质层的厚度为10埃～30埃，所述栅电极层的厚度为30纳米～800纳米。
16.如权利要求1所述半导体器件的形成方法，其特征在于，所述第一介质层的材料为氧化硅，第二介质层的材料为氧化硅、氮化硅或氮氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310006513.9A CN103915335B (zh) | 2013-01-08 | 2013-01-08 | 半导体器件的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310006513.9A CN103915335B (zh) | 2013-01-08 | 2013-01-08 | 半导体器件的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103915335A CN103915335A (zh) | 2014-07-09 |
| CN103915335B true CN103915335B (zh) | 2016-08-03 |
Family
ID=51040933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310006513.9A Active CN103915335B (zh) | 2013-01-08 | 2013-01-08 | 半导体器件的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103915335B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11164867B2 (en) * | 2019-08-07 | 2021-11-02 | Globalfoundries U.S. Inc. | Fin-type field-effect transistors over one or more buried polycrystalline layers |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101692151A (zh) * | 2009-09-17 | 2010-04-07 | 复旦大学 | 一种基于软模板纳米压印技术的硅纳米线制作方法 |
| CN102398893A (zh) * | 2011-09-30 | 2012-04-04 | 中国科学院上海微系统与信息技术研究所 | 一种在（110）型硅片表面自上而下制备纳米结构的方法 |
| CN102398889A (zh) * | 2011-09-30 | 2012-04-04 | 中国科学院上海微系统与信息技术研究所 | 一种在（100）型soi硅片表面自上而下制备纳米结构的方法 |
| CN102427023A (zh) * | 2011-12-06 | 2012-04-25 | 上海集成电路研发中心有限公司 | 一种硅纳米线的制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0215675A (ja) * | 1988-07-01 | 1990-01-19 | Fujitsu Ltd | 電界効果トランジスタ及びその製造方法 |
| US6864520B2 (en) * | 2002-04-04 | 2005-03-08 | International Business Machines Corporation | Germanium field effect transistor and method of fabricating the same |
| US8384065B2 (en) * | 2009-12-04 | 2013-02-26 | International Business Machines Corporation | Gate-all-around nanowire field effect transistors |
-
2013
- 2013-01-08 CN CN201310006513.9A patent/CN103915335B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101692151A (zh) * | 2009-09-17 | 2010-04-07 | 复旦大学 | 一种基于软模板纳米压印技术的硅纳米线制作方法 |
| CN102398893A (zh) * | 2011-09-30 | 2012-04-04 | 中国科学院上海微系统与信息技术研究所 | 一种在（110）型硅片表面自上而下制备纳米结构的方法 |
| CN102398889A (zh) * | 2011-09-30 | 2012-04-04 | 中国科学院上海微系统与信息技术研究所 | 一种在（100）型soi硅片表面自上而下制备纳米结构的方法 |
| CN102427023A (zh) * | 2011-12-06 | 2012-04-25 | 上海集成电路研发中心有限公司 | 一种硅纳米线的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103915335A (zh) | 2014-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11380589B2 (en) | Selective removal of semiconductor fins | |
| US20150162190A1 (en) | Method for forming spacers for a transistor gate | |
| CN105448841B (zh) | 半导体结构的形成方法 | |
| CN107958873A (zh) | 鳍式场效应管及其形成方法 | |
| CN106847683B (zh) | 提高鳍式场效应管性能的方法 | |
| CN104658897A (zh) | 半导体器件的形成方法 | |
| TW201135816A (en) | Method of making a semiconductor structure useful in making a split gate non-volatile memory cell | |
| US8643123B2 (en) | Method of making a semiconductor structure useful in making a split gate non-volatile memory cell | |
| US10153349B2 (en) | Methods and structures for a split gate memory cell structure | |
| CN106449404B (zh) | 半导体结构及其形成方法 | |
| CN108155231A (zh) | 绝缘栅双极晶体管及其栅极制作方法、ipm模块及空调器 | |
| CN103377928B (zh) | 半导体结构的形成方法、晶体管的形成方法 | |
| CN106328694B (zh) | 半导体结构的形成方法 | |
| CN105097525B (zh) | 半导体器件的形成方法 | |
| TW201135852A (en) | Structure and method for post oxidation silicon trench bottom shaping | |
| CN104465376B (zh) | 晶体管及其形成方法 | |
| CN103681275B (zh) | 一种具有高度可控鳍片的半导体器件以及制备方法 | |
| CN103165425B (zh) | 一种形成鳍式场效应管栅极侧壁层的方法 | |
| CN103915335B (zh) | 半导体器件的形成方法 | |
| CN106328503B (zh) | 半导体结构的形成方法 | |
| CN105374680A (zh) | 半导体结构的形成方法 | |
| CN103594342B (zh) | 形成鳍部的方法和形成鳍式场效应晶体管的方法 | |
| CN104064469A (zh) | 半导体器件制造方法 | |
| CN109309004A (zh) | 半导体结构及其形成方法 | |
| WO2023108784A1 (zh) | 一种半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |