CN105448841B - 半导体结构的形成方法 - Google Patents

Abstract

一种半导体结构的形成方法，包括：提供衬底；在所述衬底表面形成复合层，所述复合层包括交错重叠的若干层绝缘层和若干层牺牲层，且所述复合层的顶层和底层均为绝缘层；在所述复合层表面形成掩膜层，所述掩膜层暴露出部分复合层表面；以所述掩膜层为掩膜，刻蚀部分所述复合层，在所述复合层内形成第一开口；在所述第一开口的侧壁表面形成保护层；以所述掩膜层和保护层为掩膜，刻蚀所述第一开口底部，在所述第一开口底部形成第二开口；刻蚀所述第二开口的侧壁，使所述第二开口的牺牲层侧壁顶部与所述第一开口的牺牲层侧壁顶部齐平。所形成的半导体结构形貌良好、性能稳定。

Description

半导体结构的形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。

背景技术

近年来，闪存(flash memory)存储器的发展尤为迅速。闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。为了进一步提高闪存存储器的位密度(bit density)，同时减少位成本(bit cost)，提出了一种三维与非门(3DNAND)的闪存存储器。

请参考图1，图1是现有的三维与非门的闪存存储单元的结构示意图，包括：衬底100；位于所述衬底100表面的隔离层103；位于隔离层103表面的底层选择栅104；位于所述底层选择栅104上的若干层重叠的控制栅107；位于所述控制栅107上的顶层选择栅109；位于相邻两排重叠设置的底层选择栅104、控制栅107和顶层选择栅109之间的衬底内的源线掺杂区120；贯穿所述顶层选择栅109、控制栅107、底层选择栅104和隔离层103的沟道通孔(未标示)；位于所述沟道通孔侧壁表面的沟道层113；位于所述沟道通孔内的沟道层113表面的绝缘层115，所述绝缘层115填充满所述沟道通孔；位于所述若干沟道层113顶部表面的若干位线111；位于各层控制栅107表面的若干字线插塞117；位于若干字线插塞117顶部的若干字线119。

需要说明的是，相邻的底层选择栅104、控制栅107、顶层选择栅109和位线111之间均具有介质层相互隔离，而图1为忽略所述介质层的结构示意图。

然而，由于现有技术所形成的沟道通孔形貌不良，导致所形成的三维与非门的闪存存储单元的性能不稳定。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，所形成的半导体结构形貌良好、性能稳定。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底表面形成复合层，所述复合层包括交错重叠的若干层绝缘层和若干层牺牲层，且所述复合层的顶层和底层均为绝缘层；在所述复合层表面形成掩膜层，所述掩膜层暴露出部分复合层表面；以所述掩膜层为掩膜，刻蚀部分所述复合层，在所述复合层内形成第一开口；在所述第一开口的侧壁表面形成保护层；以所述掩膜层和保护层为掩膜，刻蚀所述第一开口底部，在所述第一开口底部形成第二开口；刻蚀所述第二开口的侧壁，使所述第二开口的牺牲层侧壁顶部与所述第一开口的牺牲层侧壁顶部齐平。

可选的，还包括：在刻蚀所述第二开口的侧壁之后，重复形成第一开口、形成保护层、形成第二开口、以及采用各向同性的刻蚀工艺刻蚀所述第二开口的侧壁的步骤，直至暴露出衬底表面为止，在所述复合层内形成通孔。

可选的，还包括：在刻蚀所述第二开口的侧壁之后，去除所述保护层；在去除所述保护层之后，重复所述形成第一开口、形成保护层、形成第二开口、以及采用各向同性的刻蚀工艺刻蚀所述第二开口的侧壁的步骤。

可选的，还包括：在所述通孔的侧壁表面形成沟道层；在形成所述沟道层之后，去除所述牺牲层，在相邻两侧绝缘层之间形成第三开口；在所述第三开口内形成栅极结构，所述栅极结构包括：位于第三开口的侧壁和底部表面的栅介质层、以及位于栅介质层表面且填充满第三开口的栅极层。

可选的，还包括：在若干层栅极结构上形成位于沟道层顶部的若干位线；形成与各栅极层连接的若干字线。

可选的，所述第一开口的数量大于或等于2个。

可选的，所述保护层在刻蚀所述复合层的同时形成。

可选的，所述保护层的材料为含碳的聚合物材料。

可选的，在刻蚀所述复合层并形成第一开口之后，在所述第一开口的侧壁表面形成保护层。

可选的，所述保护层的形成工艺包括：在掩膜层表面、以及第一开口的侧壁和底部表面形成保护膜；回刻蚀所述保护膜，直至暴露出所述掩膜层表面和第一开口的底部表面为止，形成保护层。

可选的，所述保护层的材料与牺牲层和绝缘层的材料不同，且所述保护层的材料为含硅材料。

可选的，形成所述第一开口的刻蚀工艺为各向异性的干法刻蚀工艺，所述各向异性的干法刻蚀工艺包括：刻蚀气体包括氧气、氩气和碳氟化合物气体，所述碳氟化合物气体包括CF₄、CHF₃、C₄F₈、C₄F6、CH₂F₂中的一种或多种，气压为2毫托～50毫托，功率大于100瓦，偏置电压大于100伏。

可选的，刻蚀所述第二开口的侧壁的工艺为各向同性的刻蚀工艺；所述各向同性的刻蚀工艺为湿法刻蚀工艺或干法刻蚀工艺。

可选的，所述各向同性的刻蚀工艺还使所述第二开口的绝缘层侧壁与所述第一开口的侧壁顶部齐平。

可选的，所述绝缘层的层数为2层～130层；所述牺牲层的数量为2层～130层。

可选的，所述第一开口通过刻蚀1层～32层绝缘层、以及1层～32层牺牲层形成；所述第二开口通过刻蚀1层～32层绝缘层、以及1层～32层牺牲层形成。

可选的，所述掩膜层的材料为无定形碳；所述绝缘层的材料为氧化硅；所述牺牲层的材料为氮化硅、多晶硅或硅锗。

可选的，所述第一开口的侧壁相对于衬底表面倾斜，所述第一开口的底部尺寸小于顶部尺寸，且所述第一开口的侧壁相对于衬底表面的倾斜角度为80°～89°；所述第二开口的侧壁相对于衬底表面倾斜，所述第二开口的底部尺寸小于顶部尺寸，且所述第二开口的侧壁相对于衬底表面的倾斜角度为80°～89°。

可选的，在刻蚀所述第二开口的侧壁之前，所述第二开口的尺寸小于第一开口的尺寸。

可选的，所述保护层顶部的厚度大于或等于所述第一开口侧壁与衬底表面之间的锐角夹角的反切值、乘以所述第一开口深度的值。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的方法中，以复合层表面的掩膜层为掩膜，刻蚀所述复合层并形成第一开口的过程中或刻蚀之后，在所述第一开口的侧壁表面形成保护层，所述保护层和掩膜层能够仅暴露出所述第一开口的底部；以所述保护层和掩膜层为掩膜，刻蚀所述第一开口底部的复合层，在第一开口底部形成第二开口。刻蚀形成的第二开口的宽度小于第一开口的宽度，而第一开口的侧壁表面具有保护层保护，因此能够对所暴露出所述第二开口的侧壁进行刻蚀，直至第二开口的牺牲层侧壁顶部与第一开口的牺牲层侧壁顶部保持齐平，从而能够减小各层牺牲层内的开口宽度的差异，且减小各层牺牲层内的开口周长的差异。由于各层牺牲层的尺寸以及各层牺牲层内的开口尺寸均匀，则后续以所述复合层形成的半导体器件，尤其是三维与非门闪存存储单元的性能稳定，所形成的半导体器件的可靠性提高。

进一步，重复形成第一开口、形成保护层、形成第二开口、以及采用各向同性的刻蚀工艺刻蚀所述第二开口的侧壁的步骤，直至暴露出衬底表面为止，在所述复合层内形成通孔。在所形成的通孔内，各牺牲层内的通孔周长差异较小，而且通孔内的各层牺牲层侧壁厚度尺寸差异较小，有利于保证以所述复合层形成的半导体器件的性能稳定。

进一步，在所述通孔的侧壁表面形成沟道层；在形成所述沟道层之后，去除所述牺牲层，在相邻两侧绝缘层之间形成第三开口；在所述第三开口内形成栅极结构，所述栅极结构包括：位于第三开口的侧壁和底部表面的栅介质层、以及位于栅介质层表面且填充满第三开口的栅极层。所述栅极结构替代了所述牺牲层，并包围所述位于通孔侧壁表面的沟道层，与所述栅极结构相接触的沟道层形成沟道区，由于各层牺牲层内的通孔形貌和尺寸差异较小，使得各层牺牲层内的通孔周长差异较小、且所述通孔内的各层牺牲层的厚度差异较小，即各层栅极结构包围所述沟道层的长度差异较小，且各层栅极结构包围所述沟道层的宽度差异较小，即各层栅极结构的栅长和栅宽差异较小，使各层栅极结构与沟道层所形成的半导体器件之前工作状态均衡稳定，因此，由若干层栅极结构和沟道层所构成的三维与非门闪存存储单元的性能稳定。

附图说明

图1是现有的三维与非门的闪存存储单元的结构示意图；

图2是形成贯穿底层选择栅、控制栅、顶层选择栅的沟道通孔后的结构示意图；

图3至图10是本发明实施例的半导体结构的形成过程的剖面结构示意图。

具体实施方式

如背景技术所述，所形成的沟道通孔形貌不良，导致所形成的三维与非门的闪存存储单元的性能不良。

经过研究发现，由于现有的刻蚀工艺的限制，使得刻蚀形成的沟道通孔的侧壁相对于衬底表面的方向倾斜，继而使得不同的控制栅与沟道层的接触面积不同，使得各层控制栅层的工作状态不一致，则所形成的闪存存储单元的性能不稳定。

具体的，请参考图2，图2是形成贯穿底层选择栅、控制栅、顶层选择栅的沟道通孔后的结构示意图，包括：衬底200；位于衬底200表面的复合层210，所述复合层210包括交错重叠的若干层介质层211和栅极层212；位于所述复合层210内的通孔220，所述通孔220暴露出衬底200表面。其中，所述栅极层212用于形成底层选择栅104、顶层选择栅109和控制栅107。

其中，所述通孔220采用各向异性的干法刻蚀工艺形成，在所述刻蚀工艺中，在刻蚀气体对复合层210进行刻蚀的同时，还会在刻蚀形成的通孔220侧壁时形成聚合物层，通过所述聚合物层的保护，能够使刻蚀气体对所暴露出的复合层210表面进行刻蚀，而对通孔220侧壁的损伤减少，从而调节所形成的通孔220侧壁相对于衬底200表面的倾斜角度θ。而且，通过调节刻蚀气体的成分，能够调节聚合物层的厚度，进而调节所形成的通孔220侧壁相对于衬底200表面的倾斜角度θ。然而，随着复合210的厚度增加，而通孔220的直径的尺寸缩小，所形成的通孔220深宽比较大，使得所述各向异性的干法刻蚀工艺受到挑战，无法保证所形成的通孔220侧壁与衬底200表面垂直，而所形成的通孔220侧壁通常倾斜于衬底200表面，且通孔220的顶部尺寸大于底部尺寸，而所述通孔220的侧壁相对于衬底200表面的倾斜角θ通常为75°～88°。

当所述通孔220的侧壁相对于衬底200表面倾斜时，所述通孔220在各层栅极层212内的直径不同，则贯穿各栅极层212的通孔周长具有差异，如图2中的周长W1和周长W2，且所述通孔220中各层栅极层212侧壁的厚度尺寸也具有差异，如图2中的厚度H1和厚度H2。而所述通孔220的侧壁表面用于形成沟道层，所述沟道层与所述栅极层212相接触并形成沟道区，而所述各层栅极层212内的通孔220周长即该层栅极层212的栅长(Gate Length)，而各层栅极层212内的通孔220侧壁的厚度为该层栅极层212的栅宽(Gate Width)。由于贯穿各层栅极层212的通孔220周长具有差异，且所述通孔220中各层栅极层212侧壁的厚度尺寸也具有差异，使得各层栅极层212的栅长和栅宽不相同，继而使得由各层栅极层212构成的器件性能存在差异，使得所形成的三维与非门的闪存存储单元的性能不稳定。

为了解决上述问题，本发明提出一种半导体结构的形成方法。其中，以复合层表面的掩膜层为掩膜，刻蚀所述复合层并形成第一开口之后，在所述第一开口的侧壁表面形成保护层，并以所述保护层和掩膜层为掩膜，刻蚀所述复合层，以在第一开口底部形成第二开口。刻蚀形成的第二开口的宽度小于第一开口的宽度，而第一开口的侧壁表面具有保护层保护，并暴露出所述第二开口的侧壁，因此能够对所述第二开口的侧壁进行刻蚀，直至第二开口的牺牲层侧壁顶部与第一开口的牺牲层侧壁顶部保持齐平，从而能够使第一开口的牺牲层侧壁与第二开口的牺牲层侧壁保持齐平，使得各层牺牲层内的开口宽度差异较小，且各层牺牲层内的开口周长差异较小，使得由所述复合层形成的三维与非门闪存存储单元的性能稳定可控。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图3至图10是本发明实施例的半导体结构的形成过程的剖面结构示意图。

请参考图3，提供衬底300；在所述衬底300表面形成复合层310，所述复合层310包括交错重叠的若干层绝缘层311和若干层牺牲层312，且所述复合层310的顶层和底层均为绝缘层311。

所述衬底300为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)。

在所述复合层310内，所述牺牲层312用于为后续形成的栅极结构占据空间位置，后续去除所述牺牲层，在相邻绝缘层211之间形成第三开口，并在所述第三开口内形成栅极结构，即能够形成环绕后续形成的通孔的栅极结构。所述绝缘层311位于相邻两层牺牲层312之间、牺牲层312与衬底300之间，以及覆盖于顶部的牺牲层312表面，使所述绝缘层311能够用于在相邻两层栅极结构之间、栅极结构与衬底300之间、以及栅极结构与后续形成的位线之间进行电隔离。

所述绝缘层311与牺牲层312的材料不同，使所述绝缘层311和牺牲层312之间具有较高的刻蚀选择性，在后续去除所述牺牲层312之后，能够保证所述绝缘层311的形貌良好、尺寸精确，从而保证了后续在相邻绝缘层211之间形成的栅极结构的形貌良好、尺寸精确；此外，所述牺牲层312需要选用易于被去除，且经过刻蚀工艺之后不易产生副产物残留的材料；所述绝缘层311的材料为氧化硅，所述牺牲层312的材料为氮化硅、多晶硅或硅锗。在本实施例中，所述绝缘层311的材料为氧化硅，所述牺牲层312的材料为氮化硅。

所述绝缘层311的厚度为10纳米～100纳米；所述牺牲层312的厚度为10纳米～100纳米。在所述复合层310内，具有若干层重叠的牺牲层312，而所述牺牲层312的层数，决定了后续形成的栅极结构的层数；所述绝缘层311的层数为2层～130层，所述牺牲层312的数量为2层～130层，即在所述复合层310内，所述绝缘层311和牺牲层312的总层数为4层～260层。在本实施例中，图3示出了4层牺牲层312、以及5层绝缘层311。

请参考图4，在所述复合层310表面形成掩膜层320，所述掩膜层320暴露出部分复合层310表面。

所述掩膜层320用于作为刻蚀复合层310的掩膜，所述掩膜层320暴露出的区域图形即所需形成的通孔投影于衬底300表面的图形。

所述掩膜层320的形成工艺包括：在复合层310表面形成掩膜薄膜；在所述掩膜薄膜表面形成光刻胶膜；对所述光刻胶膜进行曝光显影，使所述光刻胶层暴露出部分掩膜薄膜表面，形成图形化的光刻胶层；以所述光刻胶层为掩膜；刻蚀所述掩膜薄膜，直至暴露出复合层310表面为止，形成掩膜层320；在刻蚀形成所述掩膜层320之后，去除所述光刻胶层。其中，所述掩膜薄膜的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。

所述掩膜层320的材料与所述绝缘层311和牺牲层312的材料不同，使所述掩膜层320相对于绝缘层311和牺牲层312具有较高的刻蚀选择性，在后续以所述掩膜层320为掩膜刻蚀所述复合层310时，能够使所述掩膜层320的图形更为稳定；而且，由于所述复合层310由若干层绝缘层311和牺牲层312构成，所述复合层310的厚度较厚，因此需要使所述掩膜层320的厚度较厚，且所述掩膜层320的材料物理强度较大，以避免在后续形成通孔的刻蚀工艺中，所述掩膜层320被减薄甚至被去除。在本实施例中，所述掩膜层320的材料为无定形碳。

请参考图5，以所述掩膜层320为掩膜，刻蚀部分所述复合层310，在所述复合层310内形成第一开口330。

所述第一开口330用于形成贯穿所述复合层310的通孔，所述通孔内用于形成沟道层，后续以栅极结构替代所述牺牲层之后，所述栅极结构能够与所述沟道层相接触，并且在所述沟道层内形成沟道区。所述第一开口330的数量大于或等于2个；在本实施例中，若干所述第一开口330在呈矩形阵列排列。

形成所述第一开口330的刻蚀工艺为各向异性的干法刻蚀工艺，在所述各向异性的干法刻蚀工艺中，刻蚀气体的等离子以垂直于衬底300表面的方向朝所述复合层310暴露出的表面轰击，使掩膜层320暴露出的复合层310表面下降，以形成第一开口330。在所述刻蚀过程中，所述刻蚀气体会在所形成的第一开口330的侧壁和底部表面、以及掩膜层320的表面形成聚合物层，而且，由于所述掩膜层320的表面以及第一开口330的底部表面受到刻蚀气体的等离子体的轰击，因此所述聚合物层仅保留与第一开口330和掩膜层320的侧壁表面，所述聚合物层能够在刻蚀过程中防止刻蚀气体对第一开口330和掩膜层320的侧壁表面进行刻蚀，从而保证了掩膜层320所暴露出的区域图形稳定，而且所形成的第一开口330的侧壁相对于衬底300表面的倾斜角度能够被控制。具体的，通过调节刻蚀气体内的成分比例，能够控制所述聚合物层的形成速率和所述聚合物层的消耗速率，以此控制所述第一开口330的侧壁与衬底300表面的倾斜角度。

在本实施例中，需要使所述通孔内的各层牺牲层侧壁的周长和厚度差异较小。然而，由于所需形成的通孔深度较深，所述通孔的深宽比较大，若采用一次刻蚀工艺形成所述通孔，则随着刻蚀工艺的进行，通孔的深度逐渐加深，通孔的深宽比逐渐增大，使得刻蚀气体进入通孔底部的难度增加，对形成于通孔底部的聚合物层的消耗速率减慢，使得对通孔底部的侧壁刻蚀量减少，从而容易使所形成的通孔底部尺寸小于通孔顶部尺寸，容易造成所形成的通孔侧壁相对于衬底300表面倾斜，继而造成所述通孔内的各层牺牲层侧壁的厚度和周长存在差异，则后续以所述复合层形成的三维与非门闪存存储单元的性能不稳定。

在本实施例中，首先以所述掩膜层320为掩膜，在复合层310内刻蚀形成第一开口330，后续在所述第一开口330的侧壁表面形成保护层之后，再于所述第一开口330底部刻蚀形成第二开口，重复所述形成第一开口330、保护层和第二开口的步骤之至暴露出衬底300表面，即可形成通孔。

所述第一开口330的侧壁相对于衬底300表面倾斜或垂直；当所述第一开口330的侧壁相对于衬底300表面倾斜时，所述第一开口330的底部尺寸小于顶部尺寸；所述第一开口330的侧壁与衬底300表面之间的倾斜角度为80°～89°。

所述第一开口330的深度为1～32层交错重叠的绝缘层211和牺牲层312的厚度，即通过刻蚀交错重叠的1层～32层绝缘层311、以及1层～32层牺牲层312形成所述第一开口330。由于所述第一开口330的深度较小，因此所述第一开口330的深宽比较小，使得所述刻蚀工艺容易控制，刻蚀气体容易对第一开口330的底部进行处理，因此能够通过调整刻蚀工艺，使所述第一开口330的侧壁相对于衬底300表面的倾斜角度趋向于90°。

本实施例中，所述各向异性的干法刻蚀工艺为等离子体刻蚀工艺，所述各向异性的干法刻蚀工艺包括：刻蚀气体包括氧气、氩气和碳氟化合物气体，所述碳氟化合物气体包括CF₄、CHF₃、C₄F₈、C₄F₆、CH₂F₂中的一种或多种，气压为2毫托～50毫托，功率大于100瓦，偏置电压大于10伏。

其中，所述碳氟化合物气体用于刻蚀所述复合层310，且所述碳氟化合物气体在进行刻蚀的同时，能够在掩膜层320表面和第一开口330的内壁表面形成聚合物层，所述氧气用于消耗所述聚合物层，通过调节所述碳氟化合物气体和氧气的比例，能够调节所形成的聚合物层的厚度，从而调整所形成的第一开口330的侧壁与衬底300表面之间的角度。

请参考图6，在所述第一开口330的侧壁表面形成保护层331。

所述保护层331用于在后续形成第二开口的过程中保护所述第一开口330的侧壁，避免在后续形成第二开口的过程中，所述第一开口330的尺寸被扩大，并且，所述保护层331与掩膜层320共同作为后续刻蚀第二开口的掩膜，从而能够使后续形成的第二开口的尺寸精确控制。

本实施例中，在刻蚀所述复合层310并形成第一开口330之后，在所述第一开口330的侧壁表面形成保护层331，并且，在形成所述保护层331之前，需要去除所述第一开口330和掩膜层320侧壁表面残留的聚合物层，所述去除聚合物层的工艺为湿法清洗工艺或灰化工艺。在去除所述聚合物层之后，再形成所述保护层331，有利于使所述保护层331的厚度更为精确，能够使后续刻蚀形成的第二开口的尺寸精确。

所述保护层331的形成工艺包括：在掩膜层320表面、以及第一开口330的侧壁和底部表面形成保护膜；回刻蚀所述保护膜，直至暴露出所述掩膜层320表面和第一开口330的底部表面为止，形成保护层331；所述保护层331的材料与牺牲层312和绝缘层311的材料不同，且所述保护层331的材料为含硅材料。所述保护层331的材料与掩膜层320、绝缘层311和牺牲层312的材料不同，使所述保护层331与掩膜层320、绝缘层311和牺牲层312之间具有较高的刻蚀选择性，在后续刻蚀第二开口、以及去除所述保护层331的过程中，不会损伤所述掩膜层320、绝缘层311和牺牲层312；所述保护层331的材料为多晶硅、硅锗、氧化硅、氮化硅、氮氧化硅、或无定形碳；在本实施例中，所述保护层331的厚度为1纳米～50纳米。

在一实施例中，所述第一开口330的侧壁相对于衬底300表面倾斜，第一开口330的底部尺寸小于顶部尺寸，所述第一开口330的侧壁与衬底300表面之间的倾斜角度为80°～89°，则所述保护层331顶部的厚度大于或等于所述第一开口330侧壁与衬底300表面之间的锐角夹角的反切值、乘以所述第一开口330深度的值，即所述第一开口330的深度越深，所述保护层331顶部的厚度尺寸越厚。

在另一实施例中，所述保护层在刻蚀所述复合层的同时形成，所述保护层的材料为含碳的聚合物材料，所述保护层即刻蚀第一开口330使保留与所述掩膜层320和第一开口330侧壁表面的聚合物层，直接以所述聚合物层作为所述保护层刻蚀后续的第二开口，则无需额外去除所述聚合物层，且额外形成保护层，能够减少工艺步骤。

请参考图7，以所述掩膜层320和保护层331为掩膜，刻蚀所述第一开口330底部，在所述第一开口330底部形成第二开口332。

所述第二开口332与第一开口330用于形成贯穿所述复合层310的通孔。形成所述第二开口332的刻蚀工艺为各向异性的干法刻蚀工艺，在所述各向异性的干法刻蚀工艺中，刻蚀气体的等离子以垂直于衬底300表面的方向对第一开口330的底部表面进行轰击，使所述掩膜层320和保护层331暴露出的第一开口330的底部表面下降，以形成第二开口332。

在所述刻蚀过程中，刻蚀气体能够在掩膜层320的侧壁表面、保护层331表面和第二开口332的侧壁表面形成聚合物层，而且通过调节刻蚀气体内的成分比例，能够所述聚合物层的形成速率和所述聚合物层的消耗速率进行调控，从而控制形成于第二开口332侧壁表面的聚合物层厚度，以此控制所述第二开口332的侧壁与衬底300表面的倾斜角度。

所述第二开口332的侧壁相对于衬底300表面倾斜或垂直，当所述第二开口332的侧壁相对于衬底300表面倾斜时，所述第二开口332的底部尺寸小于顶部尺寸；所述第二开口332的侧壁与衬底300表面之间的倾斜角度为80°～89°。

所述第二开口332的深度为1～32层交错重叠的绝缘层211和牺牲层312的厚度，即通过刻蚀交错重叠的1层～32层绝缘层311、以及1层～32层牺牲层312形成所述第二开口332。由于所述掩膜层320和第一开口330的侧壁表面具有保护层331的保护，因此，即使所述第二开口332和第一开口330的深度较大，需要增强刻蚀气体的等离子体的能量，使所述等离子体具有足够的能力轰击到第一开口330底部，也不会造成第一开口330尺寸以及掩膜层320暴露出的区域尺寸扩大。而且，由于所述第二开口332的刻蚀深度较小，刻蚀所述第二开口332的时间较短，形成于掩膜层320和第一开口330侧壁表面的保护层具有足够的保护能力，因此能够使所形成的第二开口332的侧壁相对于衬底300表面的倾斜角度趋近90°。

本实施例中，所述各向异性的干法刻蚀工艺为等离子体刻蚀工艺，所述各向异性的干法刻蚀工艺包括：刻蚀气体包括氧气、氩气和碳氟化合物气体，所述碳氟化合物气体包括CF₄、CHF₃、C₄F₈、C₄F₆、CH₂F₂中的一种或多种，气压为2毫托～50毫托，功率大于100瓦，偏置电压大于10伏。

其中，所述碳氟化合物气体用于刻蚀所述复合层，且所述碳氟化合物气体在进行刻蚀的同时，能够在掩膜层320表面和第二开口332的内壁表面形成聚合物层，所述氧气用于消耗所述聚合物层，通过调节所述碳氟化合物气体和氧气的比例，能够调节所形成的聚合物层的厚度，从而调整第二开口332的侧壁与衬底300表面之间的角度。

本实施例中，所述第二开口由所述掩膜层320和保护层331为掩膜刻蚀形成，因此，所形成的第二开口332的尺寸小于第一开口的尺寸，为了使第二开口332的侧壁，尤其是牺牲层312的侧壁顶部，能够与第一开口330的牺牲层312侧壁顶部保持齐平，后续需要对所述第二开口332的侧壁进行刻蚀。

请参考图8，刻蚀所述第二开口332的侧壁，使所述第二开口332的牺牲层312侧壁顶部与所述第一开口310的牺牲层312侧壁顶部齐平。

在本实施例中，在刻蚀所述第二开口332的侧壁之前，需要去除刻蚀第二开口332的工艺在第二开口332的侧壁表面残留的聚合物层；去除所述聚合物层的工艺为湿法清洗工艺或灰化工艺。

刻蚀所述第二开口332的侧壁的工艺为各向同性的刻蚀工艺；所述各向同性的刻蚀工艺为湿法刻蚀工艺或干法刻蚀工艺。所述各向同性的刻蚀工艺在各方向上均具有较高的刻蚀速率，从而能够以平行于衬底300表面的方向对所述第二开口332暴露出的牺牲层312侧壁进行刻蚀。

在本实施例中，所述牺牲层312的材料为氮化硅；当所述各向同性的刻蚀工艺为湿法刻蚀工艺时，所述湿法刻蚀的刻蚀液包括磷酸；当所述各向同性的刻蚀工艺为干法刻蚀工艺时，所述干法刻蚀工艺包括：刻蚀气体包括CF₄、CHF₃、C₄F₈、C₄F₆、CH₂F₂中的一种或多种，功率小于100瓦，偏置电压小于10伏。

在本实施例中，所述各向同性的刻蚀工艺还使所述第二开口332的绝缘层311侧壁顶部与所述第一开口330的牺牲层312侧壁顶部齐平，即所述第二开口332的侧壁在经过所述各向同性的刻蚀工艺之后，依旧能够保持齐平。由于所述牺牲层312用于为后续形成的栅极结构占据空间位置，因此，所述牺牲层312的结构和尺寸决定了后续形成的栅极结构的结构和尺寸，使所述第二开口332内的牺牲层312侧壁顶部与第一开口330的牺牲层312顶部齐平时，能够使第一开口330和第二开口332内的各层牺牲层312的侧壁表面的差异减小，从而有利于使后续形成的栅极结构的形貌尺寸的差异减小，有利于使所形成的闪存存储单元的性能稳定。

请参考图9，在刻蚀所述第二开口332的侧壁之后，去除所述保护层331(如图8所示)。

在本实施例中，在后续对第二开口332底部继续刻蚀之前，需要在所形成的第一开口330、第二开口332和掩膜层320的侧壁表面再形成另一层保护层，为了保证后续以所述保护层和掩膜层320为掩膜刻蚀第二开口332底部所形成的开口尺寸精确，需要去除所述保护层331。

在本实施例中，所述保护层331在刻蚀形成第一开口330之后形成，去除所述保护层331的工艺为各向同性的干法刻蚀工艺或各向同性的湿法刻蚀工艺。在另一实施例中，所述保护层331为刻蚀形成第一开口330的过程中所形成的聚合物层，去除所述保护层331的工艺为湿法清洗工艺或灰化工艺。

在另一实施例中，在刻蚀形成所述第二开口332之后，所述保护层331的厚度被减薄，甚至被完全消耗，则能够不去除所述保护层331，后续直接在所述第一开口330和第二开口332的侧壁表面形成另一侧保护层。

请参考图10，在去除所述保护层331(如图8所示)之后，重复图6至图9所述的形成保护层331、形成第二开口332(如图9所示)、以及采用各向同性的刻蚀工艺刻蚀所述第二开口332的侧壁的步骤，直至暴露出衬底300表面为止，在所述复合层310内形成通孔333。

所述通孔333的形成工艺包括：在所述第一开口330和第二开口332的侧壁表面形成保护层；以所述保护层和掩膜层320为掩膜刻蚀第二开口332底部的牺牲层312或绝缘层311，在所述第二开口332底部形成开口；对所述开口的侧壁进行刻蚀，使所述开口的牺牲层312侧壁顶部与所述第一开口310的牺牲层312侧壁顶部齐平；重复上述形成保护层、形成开口、以及刻蚀开口侧壁的工艺，直至暴露出衬底300表面为止。

在一实施例中，在每一次刻蚀所述开口的侧壁之后，还能够去除形成于第一开口330、第二开口332、以及各开口侧壁表面的保护层之后，再重复形成保护层、形成开口、以及刻蚀开口侧壁的工艺步骤。在另一实施例中，还能够在刻蚀开口侧壁之后，不去除所述保护层，而在形成暴露出衬底300的通孔333之后，在一次去除所述保护层。

其中，形成所述保护层的工艺如图6所述的保护层331的形成工艺相同；形成所述开口的工艺与图7所述的形成第二开口332的工艺相同；对所述开口的侧壁进行刻蚀的工艺与图8所述的刻蚀第二开口332侧壁的工艺相同。经过重复形成保护层、形成开口、以及刻蚀开口侧壁的步骤，能够保证各层牺牲层312内的通孔333直径尺寸差异较小，各层牺牲层312内的通孔333周长差异较小，且所述通孔333内的各层牺牲层312的侧壁厚度尺寸差异较小。

在本实施例中，在所述通孔333的侧壁表面形成沟道层；在形成所述沟道层之后，去除所述牺牲层312，在相邻两侧绝缘层311之间形成第三开口；在所述第三开口内形成栅极结构，所述栅极结构包括：位于第三开口的侧壁和底部表面的栅介质层、以及位于栅介质层表面且填充满第三开口的栅极层。

由若干层栅极结构替代了重叠设置的若干层牺牲层312，而每一层栅极结构与所接触的部分沟道层构成一个与非门晶体管，则若干层栅极结构以及贯穿所述栅极结构的若干通孔333内的沟道层能够形成三维的与非门晶体管阵列，继而形成三维与非门闪存存储单元。

而每一层牺牲层312包围一通孔333内的沟道层的周长即所述与非门晶体管的栅长，而所述牺牲层312与一通孔333内的沟道层相接触的厚度尺寸及所述与非门晶体管的栅宽，由于在本实施例所形成的通孔333内，各层牺牲层312内的通孔333直径尺寸差异较小，各层牺牲层312内的通孔333周长差异较小，且所述通孔333内的各层牺牲层312的侧壁厚度尺寸差异较小，因此，在所形成的三维与非门晶体管阵列中，各与非门晶体管的性能差异较小，有利于使所形成的三维与非门闪存存储单元的性能稳定。

在本实施例中，在所述通孔333的侧壁表面形成沟道层之后，在所述通孔333内形成填充满所述通孔333的介质材料；在形成所述介质材料之后，在若干层栅极结构上形成位于沟道层顶部的若干位线，每一位线连接同一排通孔333内的沟道层；在各层栅极层表面形成导电插塞，且每一导电插塞仅与一层栅极层电连接，并与其它若干层栅极层电隔离；在所述导电插塞表面形成与各栅极层连接的若干字线。

本实施例中，以复合层表面的掩膜层为掩膜，刻蚀所述复合层并形成第一开口的过程中或刻蚀之后，在所述第一开口的侧壁表面形成保护层，所述保护层和掩膜层能够仅暴露出所述第一开口的底部；以所述保护层和掩膜层为掩膜，刻蚀所述第一开口底部的复合层，在第一开口底部形成第二开口。刻蚀形成的第二开口的宽度小于第一开口的宽度，而第一开口的侧壁表面具有保护层保护，因此能够对所暴露出所述第二开口的侧壁进行刻蚀，直至第二开口的牺牲层侧壁顶部与第一开口的牺牲层侧壁顶部保持齐平，从而能够使各层牺牲层内的开口宽度差异较小，且各层牺牲层内的开口周长差异较小，则后续以所述复合层形成的半导体器件，尤其是三维与非门闪存存储单元的性能稳定，所形成的半导体器件的可靠性提高。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：

提供衬底；

在所述衬底表面形成复合层，所述复合层包括交错重叠的若干层绝缘层和若干层牺牲层，且所述复合层的顶层和底层均为绝缘层；

在所述复合层表面形成掩膜层，所述掩膜层暴露出部分复合层表面；

以所述掩膜层为掩膜，刻蚀部分所述复合层，在所述复合层内形成第一开口；

在所述第一开口的侧壁表面形成保护层；

以所述掩膜层和保护层为掩膜，刻蚀所述第一开口底部，在所述第一开口底部形成第二开口；

刻蚀所述第二开口的侧壁，刻蚀所述第二开口的侧壁的工艺为各向同性的刻蚀工艺，使所述第二开口的牺牲层侧壁顶部与所述第一开口的牺牲层侧壁顶部齐平。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在刻蚀所述第二开口的侧壁之后，重复所述形成保护层、形成第二开口、以及采用各向同性的刻蚀工艺刻蚀所述第二开口的侧壁的步骤，直至暴露出衬底表面为止，在所述复合层内形成通孔。

3.如权利要求2所述的半导体结构的形成方法，其特征在于，还包括：在刻蚀所述第二开口的侧壁之后，去除所述保护层；在去除所述保护层之后，重复所述形成第一开口、形成保护层、形成第二开口、以及采用各向同性的刻蚀工艺刻蚀所述第二开口的侧壁的步骤。

4.如权利要求2所述的半导体结构的形成方法，其特征在于，还包括：在所述通孔的侧壁表面形成沟道层；在形成所述沟道层之后，去除所述牺牲层，在相邻两侧绝缘层之间形成第三开口；在所述第三开口内形成栅极结构，所述栅极结构包括：位于第三开口的侧壁和底部表面的栅介质层、以及位于栅介质层表面且填充满第三开口的栅极层。

5.如权利要求4所述的半导体结构的形成方法，其特征在于，还包括：在若干层栅极结构上形成位于沟道层顶部的若干位线；形成与各栅极层连接的若干字线。

6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一开口的数量大于或等于2个。

7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层在刻蚀所述复合层的同时形成。

8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述保护层的材料为含碳的聚合物材料。

9.如权利要求1所述的半导体结构的形成方法，其特征在于，在刻蚀所述复合层并形成第一开口之后，在所述第一开口的侧壁表面形成保护层。

10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述保护层的形成工艺包括：在掩膜层表面、以及第一开口的侧壁和底部表面形成保护膜；回刻蚀所述保护膜，直至暴露出所述掩膜层表面和第一开口的底部表面为止，形成保护层。

11.如权利要求9所述的半导体结构的形成方法，其特征在于，所述保护层的材料与牺牲层和绝缘层的材料不同，且所述保护层的材料为含硅材料。

12.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一开口的刻蚀工艺为各向异性的干法刻蚀工艺，所述各向异性的干法刻蚀工艺包括：刻蚀气体包括氧气、氩气和碳氟化合物气体，所述碳氟化合物气体包括CF₄、CHF₃、C₄F₈、C₄F₆、CH₂F₂中的一种或多种，气压为2毫托～50毫托，功率大于100瓦，偏置电压大于100伏。

13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述各向同性的刻蚀工艺为湿法刻蚀工艺或干法刻蚀工艺。

14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述各向同性的刻蚀工艺还使所述第二开口的绝缘层侧壁与所述第一开口的侧壁顶部齐平。

15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述绝缘层的层数为2层～130层；所述牺牲层的数量为2层～130层。

16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述第一开口通过刻蚀1层～32层绝缘层、以及1层～32层牺牲层形成；所述第二开口通过刻蚀1层～32层绝缘层、以及1层～32层牺牲层形成。

17.如权利要求1所述的半导体结构的形成方法，其特征在于，所述掩膜层的材料为无定形碳；所述绝缘层的材料为氧化硅；所述牺牲层的材料为氮化硅、多晶硅或硅锗。

18.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一开口的侧壁相对于衬底表面倾斜，所述第一开口的底部尺寸小于顶部尺寸，且所述第一开口的侧壁相对于衬底表面的倾斜角度为80°～89°；所述第二开口的侧壁相对于衬底表面倾斜，所述第二开口的底部尺寸小于顶部尺寸，且所述第二开口的侧壁相对于衬底表面的倾斜角度为80°～89°。

19.如权利要求1所述的半导体结构的形成方法，其特征在于，在刻蚀所述第二开口的侧壁之前，所述第二开口的尺寸小于第一开口的尺寸。

20.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层顶部的厚度大于或等于所述第一开口侧壁与衬底表面之间的锐角夹角的反切值、乘以所述第一开口深度的值。