CN110391251B - 三维存储器的形成方法 - Google Patents

Abstract

本发明实施例公开了一种三维存储器的形成方法，所述形成方法包括：沿遮罩层中的第一开口刻蚀堆叠结构，形成第一沟槽；在形成所述第一沟槽的同时，沿所述遮罩层中的第二开口刻蚀所述堆叠结构，形成第二沟槽；其中，所述第一沟槽的顶部开口宽度大于所述第二沟槽的顶部开口宽度，所述第一沟槽的深度大于所述第二沟槽的深度。

Description

三维存储器的形成方法

技术领域

本发明实施例涉及集成电路领域，特别涉及一种三维存储器的形成方法。

背景技术

通常在三维存储器的存储区设置有顶层选择栅切线(TSG CUT，top select gatecut)，用于将存储区的顶层选择栅(TSG，top select gate)分割为两部分。在顶层选择栅切线形成后，还具有阵列共源极的形成。在刻蚀用于形成阵列共源极的栅缝隙(GLS，gateline slit)的过程中，容易在顶层选择栅切线中造成凹陷等缺陷，影响三维存储器的性能。

发明内容

有鉴于此，本发明实施例提供一种三维存储器的形成方法，包括：

沿遮罩层中的第一开口刻蚀堆叠结构，形成第一沟槽；

在形成所述第一沟槽的同时，沿所述遮罩层中的第二开口刻蚀所述堆叠结构，形成第二沟槽；其中，所述第一沟槽的顶部开口宽度大于所述第二沟槽的顶部开口宽度，所述第一沟槽的深度大于所述第二沟槽的深度。

根据一种发明实施例，所述沿遮罩层中的第一开口刻蚀堆叠结构，包括：

沿所述遮罩层中的第一开口等离子体干法刻蚀所述堆叠结构；

所述沿所述遮罩层中的第二开口刻蚀所述堆叠结构，包括：

沿所述遮罩层中的第二开口等离子体干法刻蚀所述堆叠结构。

根据一种发明实施例，所述形成方法还包括：

在利用等离子体轰击所述堆叠结构时，产生气态的第一产物和固态的第二产物；其中，所述第二产物，与所述等离子体之间没有化学反应。

根据一种发明实施例，所述形成方法还包括：

将所述第一产物从所述第一沟槽和所述第二沟槽所在的区域抽离；其中，所述第二产物堆积在所述第二沟槽的侧壁和/或底部，以使所述第二沟槽的顶部开口宽度大于所述第二沟槽的底部宽度。

根据一种发明实施例，所述等离子体包括碳离子和卤素离子。

根据一种发明实施例，所述形成方法还包括：

去除所述遮罩层；

在所述堆叠结构表面、所述第一沟槽和所述第二沟槽中沉积第一介质；

第一次平坦化处理；其中，在所述第一次平坦化处理后，所述第二沟槽中所述第一介质的顶部与所述堆叠结构的顶部平齐。

根据一种发明实施例，所述形成方法还包括：

在衬底上形成所述堆叠结构；其中，所述堆叠结构包括依次交替设置的第一介质层和第二介质层，所述第一介质层为氧化物层，所述第二介质层为氮化物层。

根据一种发明实施例，所述形成方法还包括：

去除所述第二介质层，以在相邻的所述第一介质层之间形成间隙；

通过所述第一沟槽，将导电材料填充到所述间隙中，形成栅极层。

根据一种发明实施例，所述形成方法还包括：

在所述堆叠结构顶部形成所述遮罩层；

图像化处理所述遮罩层，在所述遮罩层中形成所述第一开口和所述第二开口的遮罩图案。

根据一种发明实施例，所述形成方法还包括：

在所述堆叠结构表面和所述第一沟槽中沉积导电材料；

第二次平坦化处理；其中，在所述第二次平坦化处理后，所述第一沟槽中所述导电材料的顶部与所述堆叠结构的顶部平齐。

通过本发明实施例提供的上述三维存储器的形成方法，第一沟槽与第二沟槽同时形成，相对于分开形成第一沟槽或第二沟槽的工艺流程，减少了对第二沟槽或第一沟槽中形成的结构的影响，保证了器件性能。此外，本发明实施例利用一个遮罩层同时形成了顶部开口宽度不同、深度不同的第一沟槽和第二沟槽，相对于利用两个遮罩层分别形成第一沟槽和第二沟槽的工艺流程，减少了三维存储器形成过程中的遮罩层数量与刻蚀次数，简化了工艺流程，降低了工艺成本，提高了生产效率。

附图说明

图1为本发明实施例提供的一种三维存储器的形成方法的流程图；

图2为本发明实施例中形成的一种第一沟槽和第二沟槽的示意图；

图3为本发明实施例中形成的另一种第一沟槽和第二沟槽的示意图；

图4为本发明实施例中形成的堆叠结构的示意图；

图5为本发明实施例中沉积第一介质的示意图；

图6为本发明实施例中经过第一次平坦化处理后的示意图。

具体实施方式

以下结合说明书附图及具体实施例对本发明的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

在下列段落中参照附图以举例方式更具体的描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施方式的目的。除非特别说明或者指出，否则本发明中的术语“第一”、“第二”等描述仅用于区分本发明中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

若本发明实施例中涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(诸如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变，则该方向性指示也相应的随之改变。

在本发明实施例中，术语“A在B之上/下”意味着包含A、B两者相互接触地一者在另一者之上/下的情形，或者A、B两者之间还间插有其他部件而一者非接触地位于另一者之上/下的情形。

在三维存储器中，通过在衬底上形成层叠设置的存储单元，来提高单位面积的存储密度和三维存储器的存储性能。在存储区，栅极可分为下层选择栅极(BSG，BottomSelect Gate)、中层控制栅极和顶层选择栅极(TSG，Top Select Gate)，通过将栅极信号分布在三组栅极中以减小信号之间的串扰。具体地，栅堆叠结构的上层和下层的器件用做选择晶体管，其栅极介质层为介电常数较高的材料；中层的器件用作存储单元，其栅极高度小于选择晶体管的栅极高度，其栅极介质层为沟道层、隧穿层、电荷存储层、势垒层等构成的多层结构。

通常，在存储区中设置有顶层选择栅切线，用于将存储区的顶层选择栅分割为两部分。顶层选择栅切线的形成方法可包括：采用顶层选择栅切线的刻蚀工艺，将衬底上的氧化物与氮化物堆叠结构顶层的2至3个堆叠单元层刻蚀掉，作为阻挡沟道，然后采用原子层沉积工艺在该阻挡沟道中沉积氧化物，形成顶层选择栅切线。此处，该堆叠单元层包括相邻设置的一个氧化物层和一个氮化物层。

在顶层选择栅切线形成后，还需要形成栅缝隙。栅缝隙的形成方法可包括：刻蚀上述堆叠结构，形成贯穿该堆叠结构、且与衬底相接触的沟槽。在刻蚀栅缝隙的过程中，容易在顶层选择栅切线中造成凹陷等缺陷，影响三维存储器的性能。

因此，本发明实施例提供一种三维存储器的形成方法，如图1所示，该形成方法包括：

步骤S10：沿遮罩层中的第一开口刻蚀堆叠结构，形成第一沟槽；

步骤S11：在形成第一沟槽的同时，沿遮罩层中的第二开口刻蚀堆叠结构，形成第二沟槽；其中，第一沟槽的顶部开口宽度大于第二沟槽的顶部开口宽度，第一沟槽的深度大于第二沟槽的深度。

在本发明实施例中，第一沟槽的顶部开口宽度与遮罩层中第一开口的宽度相同，第二沟槽的顶部开口宽度与遮罩层中第二开口的宽度相同。其中，第一沟槽的顶部开口宽度的方向，垂直于第一沟槽的深度的方向；第二沟槽的顶部开口宽度的方向，垂直于第二沟槽的深度的方向。

图2示出了本发明实施例中的一种第一沟槽与一种第二沟槽的截面示意图。如图2所示，第一沟槽30贯穿堆叠结构20，第一沟槽30的底部位于衬底10中；第二沟槽40的底部位于存储结构50中。其中，第一沟槽30的深度大于第二沟槽20的深度，第一沟槽30的顶部开口宽度，大于第二沟槽40的顶部开口宽度。

在一些实施例中，第二沟槽40的底部可位于存储结构50中，如图2所示；第二沟槽40的底部也可位于堆叠结构的预设层，如图3所示。此处，该预设层可以根据三维存储器结构的需要进行选择。需要说明的是，图2和图3中的虚线仅用于区分第一沟槽和第二沟槽所在的区域，并非将第一沟槽所在的区域和第二沟槽所在的区域隔离。

通过本发明实施例提供的三维存储器的形成方法，可同时形成该第一沟槽与第二沟槽，相对于分别形成第一沟槽或第二沟槽的工艺流程，减少了对第二沟槽或第一沟槽中形成的结构的影响，保证了器件性能。此外，本发明实施例利用一个遮罩层同时形成了顶部开口宽度不同、深度不同的第一沟槽和第二沟槽，相对于利用两个遮罩层分别形成第一沟槽和第二沟槽的工艺流程，减少了三维存储器形成过程中的遮罩层数量与刻蚀次数，简化了工艺流程，降低了工艺成本，提高了生产效率。

在一些发明实施例中，该形成方法还包括：

在衬底上形成堆叠结构；其中，堆叠结构包括依次交替设置的第一介质层和第二介质层，第一介质层为氧化物层，第二介质层为氮化物层。

在本发明实施例中，如图4所示，在衬底上形成该堆叠结构20时，可首先在衬底10上形成第一个第一介质层201，然后在第一个第一介质层201上方形成第一个第二介质层202，然后在第一个第二介质层202上方形成第二个第一介质层201，在第二个第一介质层201上方形成第二个第二介质层202，进而形成多个层叠设置的第一介质层和第二介质层。第一介质层和第二介质层的层数可以根据三维存储器的设计进行选择。此处，第一介质层201的材质可包括氧化硅，第二介质层202的材质可包括氮化硅。

在一些发明实施例中，该形成方法还包括：

形成贯穿堆叠结构的沟道孔；

在沟道孔中形成存储结构。

在本发明实施例中，形成贯穿堆叠结构的沟道孔的方法可包括：干法刻蚀和湿法刻蚀。例如，可通过等离子体与堆叠结构发生化学反应，形成该沟道孔。

如图2所示，该存储结构50可包括沟道层504、隧穿层503、电荷存储层502和势垒层501。在沟道孔中形成存储结构的方法可包括：沿沟道层侧壁形成势垒层，该势垒层与堆叠结构中的第一介质层以及第二介质层接触；沿势垒层形成电荷存储层；沿电荷存储层形成隧穿层；沿隧穿层形成沟道层。该存储结构50还可包括绝缘层505，该绝缘层505用于填充沟道孔。

在本发明实施例中，势垒层501的成分可包括氧化硅，用于减少或防止存储结构中的电荷进入到栅极层中。势垒层501可以包括单层结构或多层结构。例如，势垒层可以包括第一势垒层和第二势垒层；其中，第一势垒层与栅极层接触，基于第一势垒层的形貌形成第二势垒层。第一势垒层可包括介电常数较高(例如，介电常数大于7)的电介质金属氧化物，比如氧化镧、氧化铝、氧化钽等。第二势垒层可包括与第一势垒层不同的电介质材料，例如氧化硅、氮化硅等。

电荷存储层502的成分可包括电荷捕获材料。例如，电荷存储层502可包括导体材料和/或半导体材料，比如钨、钛、铂和/或多晶硅等。电荷存储层502还可包括一种或多种绝缘材料，例如氮化硅、氮氧化硅等。电荷存储层502可包括单层结构或多层结构。

隧穿层503的成分可包括满足预设条件的电介质材料。该预设条件可包括：电荷可在合适的偏置条件下通过该电介质材料发生隧穿。例如，隧穿层503的成分可包括氧化硅、氮化硅、氮氧化硅等。隧穿层503可包括单层结构或多层结构。

沟道层504用于进行电荷的传输，沟道层504的成分可包括一种或多种半导体材料，例如多晶硅、III-V族化合物半导体材料等。沟道层504可包括单层结构或多层结构。

在三维存储器的工作过程中，在进行写入操作时，存储结构利用隧穿效应将数据写入被选择的存储晶体管。具体地，通过控制电压，使得被选择的存储晶体管的栅极电压高于其隧穿电压，因此，被选择的存储晶体管的沟道层的电子经由隧穿层到达电荷存储层，从而将数据变成电荷存储在被选择的存储晶体管的电荷存储层。

在进行读取操作时，存储结构根据被选择的存储晶体管的导通状态判断电荷存储层中的电荷量，从而获得该电荷量表征的数据。具体地，被选择的存储晶体管的导通状态与其阈值电压相关，即与电荷存储层中的电荷量相关，从而可根据被选择的存储晶体管的导通状态，获取被选择的存储晶体管中存储的数据。

在一些发明实施例中，步骤S10可包括：沿遮罩层中的第一开口等离子体干法刻蚀堆叠结构；步骤S11可包括：沿遮罩层中的第二开口等离子体干法刻蚀堆叠结构。

在本发明实施例中，等离子体体干法刻蚀可包括：通过物理作用刻蚀堆叠结构，或通过物理与化学混合作用刻蚀堆叠结构。

当通过物理作用刻蚀堆叠结构时，等离子体中的带电离子在电场作用下向堆叠结构中未被遮罩层保护的区域加速运动，通过溅射作用去除堆叠结构中未被遮罩层保护的区域，形成第一沟槽和第二沟槽。此处，该堆叠结构中未被遮罩层保护的区域为通过第一开口和第二开口暴露出的堆叠结构的区域。

当通过物理与化学混合作用刻蚀堆叠结构时，一方面，带电离子通过溅射作用去除堆叠结构中未被遮罩层保护的区域的物质；另一方面，带电离子与堆叠结构中未被遮罩层保护的区域的物质发生反应，生成易于挥发的产物。该易于挥发的产物可包括：气态产物、或液态产物。例如，该气态产物可包括氟化硅，该液态产物包括氯化硅。

在本发明实施例中，由于第一开口的宽度大于第二开口的宽度，因此，在等离子体干法刻蚀过程中，通过第一开口刻蚀堆叠结构的等离子体的数量，大于通过第二开口刻蚀堆叠结构的等离子体的数量，使得等离子体对第一开口底部的堆叠结构的刻蚀速率，大于等离子体对第二开口底部的堆叠结构的刻蚀速率，进而可通过第一开口刻蚀出第一沟槽，同时通过第二开口刻蚀出第二沟槽，使得第一沟槽的深度大于第二沟槽的深度。

通过本发明实施例提供的形成方法，对原本需要两层遮罩层、通过两次刻蚀才能形成深度不同的两类沟槽的工艺方法进行改进，实现了基于一个遮罩层同时形成顶部开口宽度不同、深度不同的两种沟槽，简化了工艺流程，降低了工艺成本，提高了生产效率。

在一些发明实施例中，该形成方法还包括：

在利用等离子体轰击堆叠结构时，产生气态的第一产物和固态的第二产物；其中，第二产物，与等离子体之间没有化学反应。

在本发明实施例中，气态的第一产物可包括：氟化物或碳氧化合物。例如一氧化碳、二氧化碳等。固态的第二产物可包括：聚合物，例如包含碳氟基团的聚合物。

本发明实施例通过在利用等离子体轰击堆叠结构时，形成气态的第一产物，消耗掉堆叠结构表面的固体物质，在堆叠结构表面形成沟槽。

在一些发明实施例中，该形成方法还包括：

将第一产物从第一沟槽和第二沟槽所在的区域抽离；其中，第二产物堆积在第二沟槽的侧壁和/或底部，以使第二沟槽的顶部开口宽度大于第二沟槽的底部宽度。

在本发明实施例中，可通过气体抽取装置将气态的第一产物从第一沟槽和第二沟槽所在的区域抽离。

由于固态的第二产物与等离子体之间没有化学反应，因此，在刻蚀过程中，随着时间的推移，刻蚀过程中形成的第二产物逐渐堆积在刻蚀形成的沟槽的侧壁和/或底部，使得该沟槽的底部宽度小于该沟槽的顶部开口宽度。随着刻蚀过程的继续发生，堆积在沟槽侧壁和/或底部的第二产物逐渐增加，刻蚀形成的沟槽的底部宽度逐渐减小。当沟槽的侧壁与底部均被第二产物堆积时，堆积的第二产物阻止了等离子体对该沟槽继续进行刻蚀，即该沟槽的刻蚀停止。

因此，通过本发明实施例提供的形成方法，形成与等离子体之间没有化学反应的第二产物，在刻蚀的初期，该第二产物堆积在第二沟槽的侧壁，可对第二沟槽的侧壁起到保护作用，避免了等离子体对第二沟槽的侧壁进一步刻蚀，保证了第二沟槽的形貌。当第二沟槽的侧壁与底部均被第二产物堆积时，第二沟槽的刻蚀停止。此时，由于第一沟槽的顶部开口的宽度大于第二沟槽的顶部开口的宽度，因此，该第二产物对于第一沟槽的刻蚀深度的影响，小于第二产物对于第二沟槽的刻蚀深度的影响，第一沟槽的刻蚀仍旧继续进行，直至第一沟槽的深度达到预设深度。

在一些发明实施例中，等离子体包括碳离子和卤素离子。

在本发明实施例中，等离子体可通过碳元素与卤素元素组成的化合物形成。此处，卤素元素可包括：氟、氯、溴、碘。例如，可通过氟化碳(CF₄)形成等离子体。

当通过氟化碳形成等离子体时，在刻蚀过程中，一方面，等离子体中轰击堆叠结构中的未被遮罩层保护的区域而发生刻蚀；另一方面，碳离子和氟离子与堆叠结构中未被遮罩层保护的区域发生化学反应，形成碳氧化合物、硅氟化合物等易于挥发的产物，同时还形成与等离子体之间没有化学反应的聚合物。

在一些发明实施例中，该形成方法还包括：

去除遮罩层；

在堆叠结构表面、第一沟槽和第二沟槽中沉积第一介质；

第一次平坦化处理；其中，在第一次平坦化处理后，第二沟槽中第一介质的顶部与堆叠结构的顶部平齐。

图5示出了沉积第一介质60的示意图。图6示出了第一次平坦化处理后的示意图。经过第一次平坦化处理后，位于所述第一沟槽的侧壁和底部的第一介质被去除，位于堆叠结构表面的第一介质被去除，位于第二沟槽中的第一介质的顶部与堆叠结构的顶部平齐。

在本发明实施例中，可通过化学气相沉积的方法在第一沟槽和第二沟槽中沉积第一介质，其中，第一介质可包括氧化物，例如，第一介质可为氧化硅。

在一些发明实施例中，该形成方法还包括：

去除第二介质层，以在相邻的第一介质层之间形成间隙；

通过第一沟槽，将导电材料填充到间隙中，形成栅极层。

在本发明实施例中，去除第二介质层的方法可包括湿法刻蚀。例如，当第一介质层为氧化硅层，第二介质层为氮化硅层时，可使用氢氟酸(HF)溶液去除氧化硅层，使用热磷酸(H₃PO₄)溶液去除氮化硅层。

在本发明实施例中，形成栅极层的方法可包括：利用第一沟槽作为沉积物通道，采用原子层沉积方法，在该间隙中填充导电材料，形成栅极层。导电材料可包括钨。此处，原子层沉积的方法可包括：将六氟化钨与还原性气体分别通过第一沟槽通入间隙中，利用六氟化钨与还原性气体发生反应，获得钨，并通过化学吸附作用以使钨沉积在该间隙中。

在一些发明实施例中，该形成方法还包括：

在堆叠结构顶部形成遮罩层；

图像化处理遮罩层，在遮罩层中形成第一开口和第二开口的遮罩图案。

在本发明实施例中，遮罩层可包括氮氧化硅层和光刻胶层等。其中，氮氧化硅层与堆叠结构的顶部接触，且氮氧化硅层位于光刻胶层与堆叠结构之间。

在一些发明实施例中，该方法还包括：

在堆叠结构表面和第一沟槽中沉积导电材料；

第二次平坦化处理；其中，在第二次平坦化处理后，第一沟槽中导电材料的顶部与堆叠结构的顶部平齐。

在本发明实施例中，通过在第一沟槽中依次沉积阻挡层和导电材料，可形成三维存储器的阵列共源极，该阵列共源极与衬底中的源极区相连。在进行擦除操作时，通过向被选择的存储晶体管施加操作电压，使得被选择的存储晶体管的沟道层的电势大于其栅极层的电势，在该沟道层的电势与该栅极层的电势差的作用下，驱使被选择的存储晶体管的电荷存储层中的电子向沟道层运动。同时，空穴在电压作用下从阵列共源极注入沟道层中。注入沟道层中的空穴与从电荷存储层注入沟道层的电子复合，实现对于被选择的存储晶体管的数据擦除。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。

本申请所提供的几个方法实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种三维存储器的形成方法，其特征在于，包括：

沿遮罩层中的第一开口刻蚀堆叠结构，形成第一沟槽；其中，所述堆叠结构包括依次交替设置的第一介质层和第二介质层；

在形成所述第一沟槽的同时，沿所述遮罩层中的第二开口刻蚀所述堆叠结构，形成第二沟槽；其中，所述第一沟槽的顶部开口宽度大于所述第二沟槽的顶部开口宽度，所述第一沟槽的深度大于所述第二沟槽的深度；

去除所述第二介质层，以在相邻的所述第一介质层之间形成间隙；通过所述第一沟槽将导电材料填充到所述间隙中，以形成所述存储器的栅极层。

2.根据权利要求1所述的形成方法，其特征在于，所述沿遮罩层中的第一开口刻蚀堆叠结构，包括：

沿所述遮罩层中的第一开口等离子体干法刻蚀所述堆叠结构；

所述沿所述遮罩层中的第二开口刻蚀所述堆叠结构，包括：

沿所述遮罩层中的第二开口等离子体干法刻蚀所述堆叠结构。

3.根据权利要求2所述的形成方法，其特征在于，所述形成方法还包括：

在利用等离子体轰击所述堆叠结构时，产生气态的第一产物和固态的第二产物；其中，所述第二产物，与所述等离子体之间没有化学反应。

4.根据权利要求3所述的方法，其特征在于，所述形成方法还包括：

将所述第一产物从所述第一沟槽和所述第二沟槽所在的区域抽离；其中，所述第二产物堆积在所述第二沟槽的侧壁和/或底部，以使所述第二沟槽的顶部开口宽度大于所述第二沟槽的底部宽度。

5.根据权利要求2至4任一项所述的形成方法，其特征在于，

所述等离子体包括碳离子和卤素离子。

6.根据权利要求1所述的形成方法，其特征在于，所述形成方法还包括：

去除所述遮罩层；

在所述堆叠结构表面、所述第一沟槽和所述第二沟槽中沉积第一介质；

第一次平坦化处理；其中，在所述第一次平坦化处理后，所述第二沟槽中所述第一介质的顶部与所述堆叠结构的顶部平齐。

7.根据权利要求1所述的形成方法，其特征在于，所述形成方法还包括：

在衬底上形成所述堆叠结构；其中，所述第一介质层为氧化物层，所述第二介质层为氮化物层。

8.根据权利要求1所述的形成方法，其特征在于，所述形成方法还包括：

在所述堆叠结构顶部形成所述遮罩层；

图像化处理所述遮罩层，在所述遮罩层中形成所述第一开口和所述第二开口的遮罩图案。

9.根据权利要求1所述的方法，其特征在于，所述形成方法还包括：

在所述堆叠结构表面和所述第一沟槽中沉积导电材料；

第二次平坦化处理；其中，在所述第二次平坦化处理后，所述第一沟槽中所述导电材料的顶部与所述堆叠结构的顶部平齐。

Images