CN109216367B - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN109216367B
CN109216367B CN201810982981.2A CN201810982981A CN109216367B CN 109216367 B CN109216367 B CN 109216367B CN 201810982981 A CN201810982981 A CN 201810982981A CN 109216367 B CN109216367 B CN 109216367B
Authority
CN
China
Prior art keywords
etching
stage
layer
substrate
etching stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810982981.2A
Other languages
English (en)
Other versions
CN109216367A (zh
Inventor
苏界
徐融
顾立勋
杨永刚
蒋阳波
孙文斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201810982981.2A priority Critical patent/CN109216367B/zh
Publication of CN109216367A publication Critical patent/CN109216367A/zh
Application granted granted Critical
Publication of CN109216367B publication Critical patent/CN109216367B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels

Abstract

本发明涉及一种半导体结构的形成方法，所述半导体结构的形成方法包括：提供一衬底，所述衬底表面形成有堆叠结构，所述堆叠结构包括沿垂直衬底表面方向相互堆叠的牺牲层和绝缘层；刻蚀所述堆叠结构至衬底表面，形成栅线隔槽；采用湿法刻蚀工艺，沿所述栅线隔槽去除所述牺牲层；其中，所述湿法刻蚀工艺包括：第一刻蚀阶段和第二刻蚀阶段，所述第二刻蚀阶段位于所述第一刻蚀阶段之后，所述第一刻蚀阶段的刻蚀液中的Si浓度小于第二刻蚀阶段的刻蚀液中的Si浓度。上述半导体结构的形成方法有利于提高半导体结构的性能。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
在3D NAND存储器的形成过程中，首先会在衬底表面形成牺牲层和绝缘层的堆叠结构，然后形成贯穿所述堆叠结构的栅线隔槽之后，沿栅线隔槽去除所述牺牲层，形成控制栅极。
现有技术中，通常采用湿法刻蚀工艺去除所述牺牲层，在刻蚀过程中，会出很多刻蚀副产物，副产物容易聚集在绝缘层上，特别是绝缘层的端部，造成绝缘层的厚度不均匀，影响最终形成的3D NAND存储器的性能。
如何在去除牺牲层的过程中，避免副产物聚集，是目前亟待解决的问题。
发明内容
本发明所要解决的技术问题是，提供一种半导体结构的形成方法，能够提高半导体结构的性能。
为了解决上述问题，本发明提供了一种半导体结构的形成方法，包括：提供一衬底，所述衬底表面形成有堆叠结构，所述堆叠结构包括沿垂直衬底表面方向相互堆叠的牺牲层和绝缘层；刻蚀所述堆叠结构至衬底表面，形成栅线隔槽；采用湿法刻蚀工艺，沿所述栅线隔槽去除所述牺牲层；其中，所述湿法刻蚀工艺包括：第一刻蚀阶段和第二刻蚀阶段，所述第二刻蚀阶段位于所述第一刻蚀阶段之后，所述第一刻蚀阶段的刻蚀液中的Si的质量浓度小于第二刻蚀阶段的刻蚀液中的Si的质量浓度。
可选的，所述湿法刻蚀工艺的两个刻蚀阶段中，所述第一刻蚀阶段的刻蚀时间小于第二刻蚀阶段的刻蚀时间。
可选的，所述牺牲层的材料为氮化硅，所述湿法刻蚀工艺采用的刻蚀溶液为磷酸溶液。
可选的，所述第一刻蚀阶段采用的刻蚀液中，Si的质量浓度为5ppm～25ppm。
可选的，所述第一刻蚀阶段的刻蚀时间为20min～30min。
可选的，所述第二刻蚀阶段采用的刻蚀液中，Si的质量浓度为 35ppm～95ppm。
可选的，所述第二刻蚀阶段的刻蚀时间为80min～180min。
可选的，所述堆叠结构内还形成有沟道孔结构，所述沟道孔结构包括：贯穿所述堆叠结构至衬底表面的沟道孔、位于所述沟道孔底部的半导体外延层、覆盖所述沟道孔侧壁表面的功能侧墙、覆盖所述功能侧墙以及半导体外延层的沟道层、以及位于所述沟道层表面填充满所述沟道孔的沟道介质层。
可选的，所述堆叠结构顶部还堆叠有盖帽层。
本发明的半导体结构的形成方法中，采用湿法刻蚀工艺去除牺牲层包括第一刻蚀阶段和第二刻蚀阶段，在第一刻蚀阶段中采用的刻蚀溶液中的Si的质量浓度小于第二刻蚀阶段的刻蚀溶液中的Si的质量浓度，从而避免在去除牺牲层的过程中造成绝缘层表面形成副产物沉积，从而确保绝缘层宽度不发生变化，使得去除牺牲层后形成的开口宽度均匀。
附图说明
图1为本发明一具体实施方式的半导体结构的示意图；
图2至图4为本发明一具体实施方式的半导体结构的形成过程的结构示意图；
图5为第一刻蚀阶段与第二刻蚀阶段中刻蚀溶液的Si的质量浓度变化图。
具体实施方式
下面结合附图对本发明提供的半导体结构的形成方法的具体实施方式做详细说明。
请参考图1，为本发明一具体实施方式中，形成3D NAND存储器过程中，去除栅极牺牲层之后的结构示意图。
衬底100表面的堆叠结构包括牺牲层和绝缘层101，刻蚀堆叠结构形成贯穿所述堆叠结构的栅线隔槽110之后，沿第二刻蚀阶段刻蚀去除牺牲层，形成开口104。后续在所述开口104内填充栅极材料，形成控制栅极。所述衬底100 表面还具有栅氧层102，所述堆叠结构顶部还具有盖帽层103。
目前，在刻蚀去除牺牲层的过程中，会导致所述绝缘层101的端部沉积反应副产物，导致绝缘层101端部再生长，使得开口104的端部尺寸过小，不利于后续在开口104内形成控制栅极。
针对上述问题，本发明提供另一具体实施方式一解决上述问题。
请参考图2至图5，为本发明另一具体实施方式的半导体结构的形成过程的结构示意图。
请参考图2，提供一衬底200，所述衬底200表面形成有堆叠结构，所述堆叠结构包括沿垂直衬底200表面方向相互堆叠的牺牲层211和绝缘层212； 200刻蚀所述堆叠结构至衬底表面，形成栅线隔槽210。
所述衬底200可以为单晶硅衬底、Ge衬底、SiGe衬底、SOI或GOI等；根据器件的实际需求，可以选择合适的半导体材料作为所述衬底200，在此不作限定。该具体实施方式中，所述衬底200为单晶硅晶圆。
所述衬底200表面还具有一栅介质层201，所述堆叠结构形成于所述栅介质层201表面。所述栅介质层201的材料可以为氧化硅、氮氧化硅或有氧化铪等介电材料。
所述堆叠结构包括相互堆叠的牺牲层211和绝缘层212。在一个具体实施方式中，所述绝缘层212的材料为氧化硅，所述牺牲层211的材料为氮化硅；在其他具体实施方式中，所述绝缘层212和牺牲层211的还可以采用其他合适的材料。
所述堆叠结构顶部还具有一盖帽层202，所述盖帽层202的材料可以为氧化硅，与所述绝缘层212采用不同的材料和工艺形成，作为所述堆叠结构顶部的保护层。
所述堆叠结构内还形成有沟道孔结构，所述沟道孔结构包括：贯穿所述堆叠结构至衬底200表面的沟道孔、位于所述沟道孔底部的半导体外延层221、覆盖所述沟道孔侧壁表面的功能侧墙222、覆盖所述功能侧墙222以及半导体外延层221的沟道层223、以及位于所述沟道层223表面填充满所述沟道孔的沟道介质层224。该具体实施方式中，所述沟道孔结构还包括位于所述盖帽层 202内的所述沟道孔顶部与所述沟道层223连接的导电塞225。
通过干法刻蚀工艺，依次刻蚀所述盖帽层202、绝缘层212和牺牲层211 至衬底200表面，形成栅线隔槽210。图2中仅示出了所述栅线隔槽210的部分侧壁，以及位于相邻两个栅线隔槽210之间的堆叠结构。
后续采用湿法刻蚀工艺，沿所述栅线隔槽210去除所述牺牲层211。在去除所述牺牲层211之前，还可以包括对栅线隔槽210底部的衬底200进行N型或P型离子掺杂。
所述湿法刻蚀工艺包括依次进行的第一刻蚀阶段和第二刻蚀阶段，具体请参考图3和图4。
请参考图3，执行第一刻蚀阶段，沿所述栅线隔槽210刻蚀部分深度的牺牲层202。
第一刻蚀阶段中，采用湿法刻蚀工艺刻蚀所述牺牲层211。所述牺牲层211 的材料为SiN，相应的，湿法刻蚀工艺中采用的刻蚀溶液中也具有Si。目前的湿法刻蚀机台均采用循环利用的刻蚀溶液，刻蚀溶液中会具备一定浓度的Si，可以通过基台对刻蚀溶液中的Si的质量浓度进行调整。刻蚀溶液中Si的质量浓度越低，对牺牲层211的刻蚀速率越高，刻蚀过程产生的含Si的副产物越不容易从溶液中析出而沉积在绝缘层212端部。
该具体实施方式中，所述牺牲层211的材料为氮化硅，所述第一刻蚀阶段采用的刻蚀溶液为磷酸溶液。在刻蚀过程中，发生如下反应： Si3N4+4H3PO4+12H2O→4(NH4)H2PO4+3Si(OH)4；其中，副产物Si(OH)4容易分解形成氧化硅，具体反应如下：
Figure GDA0002622367330000041
溶液中，Si的质量浓度越高的情况下，Si(OH)4越容易分解出SiO2从溶液中析出，沉积于绝缘层212 表面，随着溶液的流动，堆积于所述绝缘层212的端部，造成相邻绝缘层212 端部之间的距离变小。特别是在刻蚀的初始阶段，绝缘层212周围的空间较小，刻蚀溶液与反应后产物的交换速率较低，导致在绝缘层212端部附近的刻蚀溶液内的Si的质量浓度较高，更易导致副产物沉积于所述绝缘层212的端部。
为了避免上述情况，该具体实施方式的第一刻蚀阶段中，采用的刻蚀溶液中Si的质量浓度较低。
并且，所述湿法刻蚀工艺采用的刻蚀溶液也会对所述绝缘层112具有一定的刻蚀能力。所述刻蚀溶液对于绝缘层212的刻蚀速率受到所述刻蚀溶液内 Si的质量浓度影响。刻蚀溶液对绝缘层212的刻蚀速率与刻蚀溶液内Si的质量浓度成反比。
因此，所述第一刻蚀阶段中，采用Si的质量浓度较低的刻蚀溶液，一方面使得刻蚀溶液中的副产物不容易以固态形式沉积；另一方面，对绝缘层212 也具备一定的刻蚀速率，能够消除副产物的沉积。该具体实施方式中，所述第一刻蚀阶段的磷酸溶液内Si的质量浓度为5ppm～25ppm，磷酸浓度为 86％～89％，温度为150℃～170℃。在所述第一刻蚀阶段中，随着牺牲层211的去除，在绝缘层212表面不会产生副产物堆积。
随着第一刻蚀阶段的进行，相邻绝缘层212之间形成开口，绝缘层212附近的空间增大，使得刻蚀溶液的交换速度提高，刻蚀产生的副产物更易随溶液的流动而向外扩散，使得副产物的浓度下降，因此不再会在绝缘层212表面沉积。如果继续保持较低Si的质量浓度的刻蚀溶液进行刻蚀，会导致对绝缘层 212的刻蚀过多，对半导体结构的性能造成不利影响。
该具体实施方式中，所述第一刻蚀阶段的刻蚀时间为20min～30min。在其他具体实施方式中，可以根据刻蚀溶液的刻蚀液浓度、Si的质量浓度对第一刻蚀阶段的刻蚀时间进行调整。
请参考图4，执行第二刻蚀阶段，沿所述栅线隔槽210刻蚀去除剩余的牺牲层211。
该具体实施方式中，所述第二刻蚀阶段采用的溶液与第一阶段中采用内的刻蚀溶液的刻蚀成分相同，均为磷酸溶液。由于第一刻蚀阶段以去除了部分牺牲层211，在后续刻蚀过程中，不易在绝缘层212表面形成副产物沉积，并且为了避免对绝缘层212造成过刻蚀，需要提高所述刻蚀溶液内的Si的质量浓度。因此，所述第二刻蚀阶段采用的刻蚀液浓度大于第一刻蚀阶段采用的刻蚀液浓度。
所述第二刻蚀阶段采用的刻蚀溶液为磷酸溶液，Si质量浓度为 35ppm～95ppm，磷酸浓度为87％～90％，温度为150℃～170℃。该具体实施方式中，所述第二刻蚀阶段和第一刻蚀阶段采用的刻蚀溶液中，磷酸的浓度一致，仅对Si的质量浓度进行了调整。在其他具体实施方式中，所述第二刻蚀阶段和第一刻蚀阶段采用的刻蚀溶液中，磷酸的浓度也可以不同。例如，在一个具体实施方式中，第二刻蚀阶段采用的刻蚀溶液中的磷酸浓度大于所述第一刻蚀阶段采用的刻蚀溶液中的磷酸浓度，从而使得第一刻蚀阶段的刻蚀速率小于第二刻蚀阶段的刻蚀速率，因此，减小第一刻蚀阶段中，刻蚀溶液内的副产物浓度，从而避免副产物在绝缘层212避免沉积。例如，第一刻蚀阶段中，刻蚀溶液内磷酸的质量浓度为86％～89％；第二刻蚀阶段中，刻蚀溶液内磷酸的质量浓度为87％～90％。在其他具体实施方式中，所述第二刻蚀阶段采用的刻蚀溶液温度与可以大于所述第一刻蚀阶段采用的刻蚀溶液温度，通过温度调整刻蚀速率，使得第一刻蚀阶段的刻蚀速率小于第二刻蚀阶段的刻蚀速率。
所述第二刻蚀阶段的刻蚀时间为80min～180min，以确保将所述牺牲层211 完全去除。所述第二刻蚀阶段的刻蚀时间可以根据实际情况进行调整。
去除所述牺牲层211之后，在相邻绝缘层212之间形成开口400，后续在所述开口400内形成控制栅结构。所述开口400的宽度均匀，有利于提高后续在开口400内形成的控制栅结构的质量。
请参考图5，为本发明一具体实施方式中，湿法刻蚀工艺的第一刻蚀阶段和第二刻蚀阶段中Si的质量浓度的变化示意图。
本发明的具体实施方式还提供过一种采用上述具体实施方式中的半导体结构形成方法所形成的半导体结构。
请参考图4，为本发明一具体实施方式的半导体结构的结构示意图。
所述半导体结构包括：衬底200，所述衬底200表面具有沿垂直衬底200 表面方向堆叠的若干层绝缘层212，以及贯穿所述若干层绝缘层212至衬底200 表面的沟道孔结构；相邻绝缘层212之间具有开口400，所述开口400的宽度均匀。
所述衬底200可以为单晶硅衬底、Ge衬底、SiGe衬底、SOI或GOI等；根据器件的实际需求，可以选择合适的半导体材料作为所述衬底200，在此不作限定。该具体实施方式中，所述衬底200为单晶硅晶圆。所述衬底200表面还具有一栅介质层201，所述栅介质层201的材料可以为氧化硅、氮氧化硅或有氧化铪等介电材料。所述顶层的绝缘层212表面还具有一盖帽层202，所述盖帽层202的材料可以为氧化硅，与所述绝缘层212采用不同的材料和工艺形成。
所述衬底200上还包括沟道孔结构，所述沟道孔结构包括：贯穿所述若干层绝缘层212至衬底200表面的沟道孔、位于所述沟道孔底部的半导体外延层 221、覆盖所述沟道孔侧壁表面的功能侧墙222、覆盖所述功能侧墙222以及半导体外延层221的沟道层223、以及位于所述沟道层223表面填充满所述沟道孔的沟道介质层224。该具体实施方式中，所述沟道孔结构还包括位于所述盖帽层202内的所述沟道孔顶部与所述沟道层223连接的导电塞225。
所述若干层绝缘层212通过所述沟道孔结构支撑，相邻绝缘层212之间的开口400宽度均匀，有利于提高后续在所述开口400内形成的栅极结构的质量，从而提高最终形成的存储器性能。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种半导体结构的形成方法，其特征在于，包括：
提供一衬底，所述衬底表面形成有堆叠结构，所述堆叠结构包括沿垂直衬底表面方向相互堆叠的牺牲层和绝缘层；
刻蚀所述堆叠结构至衬底表面，形成栅线隔槽；
采用湿法刻蚀工艺，沿所述栅线隔槽去除所述牺牲层，在相邻所述绝缘层之间形成开口；其中，
所述湿法刻蚀工艺包括：第一刻蚀阶段和第二刻蚀阶段，所述第二刻蚀阶段位于所述第一刻蚀阶段之后，所述第一刻蚀阶段的刻蚀液中的Si的质量浓度小于第二刻蚀阶段的刻蚀液中的Si的质量浓度，以避免副产物沉积于所述绝缘层的端部，从而形成宽度均匀的所述开口，在所述第一刻蚀阶段中，随着牺牲层的去除，在所述绝缘层表面不会产生副产物的堆积；
所述湿法刻蚀工艺的两个刻蚀阶段中，所述第一刻蚀阶段的刻蚀时间小于第二刻蚀阶段的刻蚀时间，避免对所述绝缘层过刻蚀。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料为氮化硅，所述湿法刻蚀工艺采用的刻蚀溶液为磷酸溶液。
3.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一刻蚀阶段采用的刻蚀液中，Si的质量浓度为5ppm～25ppm。
4.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一刻蚀阶段的刻蚀时间为20min～30min。
5.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第二刻蚀阶段采用的刻蚀液中，Si的质量浓度为35ppm～95ppm。
6.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第二刻蚀阶段的刻蚀时间为80min～180min。
7.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述堆叠结构内还形成有沟道孔结构，所述沟道孔结构包括：贯穿所述堆叠结构至衬底表面的沟道孔、位于所述沟道孔底部的半导体外延层、覆盖所述沟道孔侧壁表面的功能侧墙、覆盖所述功能侧墙以及半导体外延层的沟道层、以及位于所述沟道层表面填充满所述沟道孔的沟道介质层。
8.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述堆叠结构顶部还堆叠有盖帽层。
CN201810982981.2A 2018-08-27 2018-08-27 半导体结构的形成方法 Active CN109216367B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810982981.2A CN109216367B (zh) 2018-08-27 2018-08-27 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810982981.2A CN109216367B (zh) 2018-08-27 2018-08-27 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN109216367A CN109216367A (zh) 2019-01-15
CN109216367B true CN109216367B (zh) 2021-07-02

Family

ID=64985889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810982981.2A Active CN109216367B (zh) 2018-08-27 2018-08-27 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN109216367B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110391251B (zh) * 2019-06-26 2020-09-11 长江存储科技有限责任公司 三维存储器的形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017172533A1 (en) * 2016-03-30 2017-10-05 Tokyo Electron Limited Process and apparatus for processing a nitride structure without silica deposition

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100155818A1 (en) * 2008-12-24 2010-06-24 Heung-Jae Cho Vertical channel type nonvolatile memory device and method for fabricating the same
JP2010177652A (ja) * 2009-02-02 2010-08-12 Toshiba Corp 半導体装置の製造方法
KR101584113B1 (ko) * 2009-09-29 2016-01-13 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
JP2013214736A (ja) * 2012-03-07 2013-10-17 Toshiba Corp 半導体記憶装置の製造方法及び半導体記憶装置
KR102525050B1 (ko) * 2016-10-07 2023-04-26 삼성전자주식회사 습식 식각 방법 및 이를 이용한 반도체 소자의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017172533A1 (en) * 2016-03-30 2017-10-05 Tokyo Electron Limited Process and apparatus for processing a nitride structure without silica deposition

Also Published As

Publication number Publication date
CN109216367A (zh) 2019-01-15

Similar Documents

Publication Publication Date Title
US10680061B2 (en) Sacrificial layer for channel surface retention and inner spacer formation in stacked-channel FETs
US11114550B2 (en) Recessing STI to increase FIN height in FIN-first process
US10658461B2 (en) Nanowire with sacrificial top wire
CN109216195B (zh) 鳍状场效晶体管装置及其形成方法
US9406545B2 (en) Bulk semiconductor fins with self-aligned shallow trench isolation structures
US20130069128A1 (en) Semiconductor device and manufacturing method of the same
CN105225951A (zh) 鳍式场效应晶体管的形成方法
CN109427591B (zh) 半导体器件及其形成方法
US11791400B2 (en) Semiconductor device
TW201916122A (zh) 半導體元件的製造方法
CN106298472B (zh) 半导体结构的形成方法
CN109216367B (zh) 半导体结构的形成方法
US11295958B2 (en) Methods of forming a semiconductor device including active patterns on a bonding layer and semiconductor devices formed by the same
CN111834463A (zh) 屏蔽栅沟槽mosfet及其制备方法、电子设备
CN109755312B (zh) 纳米线晶体管及其制备方法
CN102456561A (zh) 沟槽式功率器件中沟槽底部厚栅氧化层的形成方法
CN112331662B (zh) 三维存储器及其制备方法
US11094579B2 (en) Method of forming shallow trench isolation structure
KR102432655B1 (ko) 반도체 장치 및 그 제조 방법
CN111463218A (zh) 一种3d nand存储器件及其制造方法
CN111244102A (zh) 三维存储器及其制备方法
CN112151449A (zh) 半导体结构及其形成方法
US20240136425A1 (en) Semiconductor device and method for manufacturing the same
KR102584045B1 (ko) 콘택 플러그를 위한 넓은 랜딩 에리어를 갖는 에피택시 영역
CN110349913A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant