CN110349913A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN110349913A
CN110349913A CN201810306062.3A CN201810306062A CN110349913A CN 110349913 A CN110349913 A CN 110349913A CN 201810306062 A CN201810306062 A CN 201810306062A CN 110349913 A CN110349913 A CN 110349913A
Authority
CN
China
Prior art keywords
side wall
separation layer
fin
covering
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810306062.3A
Other languages
English (en)
Other versions
CN110349913B (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810306062.3A priority Critical patent/CN110349913B/zh
Publication of CN110349913A publication Critical patent/CN110349913A/zh
Application granted granted Critical
Publication of CN110349913B publication Critical patent/CN110349913B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种半导体结构及其形成方法，形成方法包括：提供衬底和凸出于衬底的鳍部，衬底表面具有隔离层，隔离层覆盖鳍部的部分侧壁，隔离层表面具有横跨鳍部的栅极，栅极覆盖所述鳍部的顶部和侧壁；在位于栅极两侧且垂直于栅极延伸方向的鳍部侧壁表面形成第一侧墙，第一侧墙还覆盖部分隔离层顶部；在第一侧墙侧壁表面形成第二侧墙，第二侧墙还位于部分隔离层顶部，且第二侧墙覆盖的隔离层顶部低于第一侧墙覆盖的隔离层顶部；刻蚀位于栅极两侧的部分厚度鳍部，形成凹槽，凹槽底部低于第一侧墙覆盖的隔离层顶部；对凹槽底部进行清洁处理；形成填充满所述凹槽的源漏掺杂层。本发明能够防止第一侧墙崩塌，从而改善半导体结构的性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
在半导体制造中，随着集成电路特征尺寸持续减小，MOSFET的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极之间的距离也随之缩短，导致栅极对沟道的控制能力变差，短沟道效应(SCE：short-channel effects)更容易发生。
鳍式场效应晶体管(FinFET)在抑制短沟道效应方面具有突出的表现，FinFET的栅极至少可以从两侧对鳍部进行控制，因而与平面MOSFET相比，FinFET的栅极对沟道的控制能力更强，能够很好的抑制短沟道效应。
但是，现有技术中半导体结构的性能仍有待提高。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，有助于避免第一侧墙崩塌，从而改善半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构形成方法，包括：提供衬底和凸出于所述衬底表面的鳍部，所述衬底表面具有隔离层，所述隔离层覆盖所述鳍部的部分侧壁，所述隔离层表面具有横跨所述鳍部的栅极，所述栅极覆盖所述鳍部的顶部和侧壁；在位于栅极两侧且垂直于栅极延伸方向的鳍部侧壁表面形成第一侧墙，所述第一侧墙还覆盖部分隔离层顶部；在所述第一侧墙侧壁表面形成第二侧墙，所述第二侧墙还位于部分隔离层顶部，且所述第二侧墙覆盖的隔离层顶部低于第一侧墙覆盖的隔离层顶部；刻蚀位于栅极两侧的部分厚度鳍部，形成凹槽，所述凹槽底部低于第一侧墙覆盖的隔离层顶部；对所述凹槽底部进行清洁处理；对所述凹槽底部进行清洁处理后，形成填充满所述凹槽的源漏掺杂层。
可选的，所述凹槽底部高于第二侧墙覆盖的隔离层顶部，或与第二侧墙覆盖的隔离层顶部齐平。
可选的，形成所述第二侧墙的工艺中，第一侧墙覆盖的隔离层顶部与第二侧墙覆盖的隔离层顶部的高度差为5nm～30nm。
可选的，所述第一侧墙的材料为氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。
可选的，所述第二侧墙的材料为氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。
可选的，所述第一侧墙厚度为15nm～30nm。
可选的，所述第二侧墙厚度为20nm～60nm。
可选的，形成所述第一侧墙后，形成第二侧墙前，还包括：刻蚀第一侧墙露出的部分厚度隔离层，刻蚀后的隔离层顶部低于第一侧墙覆盖的隔离层顶部；形成覆盖刻蚀后的隔离层部分顶部的所述第二侧墙。
可选的，采用干法刻蚀工艺刻蚀第一侧墙露出的部分厚度隔离层。
可选的，所述干法刻蚀工艺的工艺参数包括：工艺气体包括CH4及CHF3，所述CH4的气体流量为8sccm～500sccm，所述CHF3的气体流量为30sccm～200sccm，工艺时间为4s～500s，射频功率为100W～1300W，直流自偏置电压为80V～500V，腔室压强为10mTorr～2000mTorr。
可选的，刻蚀部分厚度隔离层的工艺中，所述部分厚度为5nm～30nm。
可选的，形成所述第二侧墙的工艺方法包括：在第一侧墙露出的隔离层顶部、位于第一侧壁底部的隔离层侧壁、鳍部顶部、第一侧墙顶部及侧壁表面形成第二侧墙膜；去除位于鳍部顶部、第一侧墙顶部以及隔离层部分顶部的第二侧墙膜，剩余第二侧墙膜作为所述第二侧墙。
可选的，所述第二侧墙顶部低于或高于第一侧墙顶部，或所述第二侧墙顶部与第一侧墙顶部齐平。
可选的，所述第二侧墙顶部低于第一侧墙顶部；所述第一侧墙顶部与第二侧墙顶部的高度差为5nm～30nm。
可选的，去除部分厚度位于栅极两侧的鳍部的工艺过程中，在剩余鳍部顶部表面形成半导体氧化层；在所述清洁处理工艺过程中，去除所述半导体氧化层。
可选的，采用干法刻蚀工艺进行所述清洁处理。
可选的，所述干法刻蚀工艺的工艺参数包括：工艺气体包括He、NH3及NF3，所述He的气体流量为600sccm～2000sccm，所述NH3的气体流量为200sccm～500sccm，所述NF3的气体流量为20sccm～200sccm，工艺时间为5s～100s，腔室压强为2Torr～10Torr。
可选的，采用选择性外延生长工艺形成所述源漏掺杂层。
相应的，本发明还提供一种半导体结构，包括：衬底和凸出于所述衬底表面的鳍部，所述衬底表面具有隔离层，所述隔离层表面具有横跨所述鳍部的栅极，所述栅极覆盖所述鳍部的顶部和侧壁，所述栅极两侧的鳍部内具有源漏掺杂层；位于源漏掺杂层垂直于栅极延伸方向的侧壁上的第一侧墙，所述第一侧墙覆盖部分隔离层顶部，且所述第一侧墙覆盖的隔离层顶部高于所述源漏掺杂层底部；位于所述第一侧墙侧壁上的第二侧墙，所述第二侧墙覆盖所述隔离层部分顶部表面，所述第二侧墙覆盖的隔离层顶部低于第一侧墙覆盖的隔离层顶部。
可选的，所述第二侧墙覆盖的隔离层顶部低于栅极两侧的鳍部顶部，或与栅极两侧的鳍部顶部齐平。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的半导体结构的形成方法的技术方案中，在位于栅极两侧且垂直于栅极延伸方向的鳍部侧壁表面形成第一侧墙，所述第一侧墙还覆盖部分隔离层顶部；在所述第一侧墙侧壁表面形成第二侧墙，所述第二侧墙还位于部分隔离层顶部，且所述第二侧墙覆盖的隔离层顶部低于第一侧墙覆盖的隔离层顶部；对所述凹槽底部进行清洁处理；对所述凹槽底部进行清洁处理后，形成填充满所述凹槽的源漏掺杂层。由于所述第二侧墙覆盖的隔离层顶部低于第一侧墙覆盖的隔离层顶部，因此所述清洁处理工艺难以对第二侧墙覆盖的隔离层造成刻蚀，又由于第二侧墙覆盖第一侧墙侧壁，因而所述第二侧墙能够起到支撑第一侧墙的作用，有助于避免第一侧墙受所述清洁处理工艺的影响崩塌，从而改善半导体结构的性能。
可选方案中，所述凹槽底部高于第二侧墙覆盖的隔离层顶部，或与第二侧墙覆盖的隔离层顶部齐平，所述第二侧墙对覆盖的隔离层能够起到保护作用，有利于防止第二侧墙覆盖的隔离层在后续清洁处理工艺过程中受到刻蚀，从而保证第二侧墙覆盖的隔离层对第二侧墙的支撑作用，进而保证第二侧墙对第一侧墙的支撑效果。
可选方案中，形成所述第二侧墙的工艺中，第一侧墙覆盖的隔离层顶部与第二侧墙覆盖的隔离层顶部的高度差为5nm～30nm。后续刻蚀栅极两侧鳍部以形成凹槽，并对所述凹槽底部进行清洁处理。第一侧墙覆盖的隔离层顶部与第二侧墙覆盖的隔离层顶部的高度差适当，一方面，所述清洁处理工艺难以刻蚀到第二侧墙覆盖的隔离层，有助于保证第二侧墙对第一侧墙的支撑效果；另外，使得第二侧墙覆盖的隔离层厚度适当，从而保证第二侧墙覆盖的隔离层的绝缘效果。
附图说明
图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图；
图5至图12是本发明半导体结构形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，现有半导体结构的性能仍有待提高。
现结合一种半导体结构的形成方法进行分析，图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图，形成半导体结构的工艺步骤主要包括：
参考图1，提供衬底10和凸出于所述衬底10表面的鳍部20，所述衬底10表面具有隔离层30，所述隔离层30覆盖所述鳍部20的部分侧壁，所述隔离层30表面具有横跨所述鳍部20的栅极(图中未示出)，所述栅极覆盖所述鳍部20的顶部和侧壁；在位于栅极两侧且垂直于栅极延伸方向的鳍部20侧壁表面形成侧墙41，所述侧墙41还覆盖部分隔离层30顶部。
图1显示了栅极两侧鳍部20在与鳍部20延伸方向相垂直的剖面上的截面示意图。
后续刻蚀栅极两侧鳍部20形成凹槽，并形成填充满所述凹槽的源漏掺杂层，所述侧墙41用于规范所述源漏掺杂层的生长，有助于提高源漏掺杂层的形成质量。
参考图2，刻蚀位于栅极两侧的部分厚度鳍部20，形成凹槽60，所述凹槽60底部低于所述侧墙41覆盖的隔离层30顶部。
形成所述凹槽60的工艺中，刻蚀后的鳍部20顶部表面形成半导体氧化层(图中未示出)。
参考图3，对所述凹槽60底部进行清洁处理。
所述清洁处理的作用为去除所述半导体氧化层，有利于提高后续形成的源漏掺杂层的质量。
参考图4，对所述凹槽60(参考图3)底部进行清洁处理后，形成填充满所述凹槽60的源漏掺杂层70。
上述方法形成的半导体结构的性能差，分析其原因在于：
参考图2，由于形成所述凹槽60的工艺中，所述凹槽60底部低于所述侧墙41覆盖的隔离层30顶部，即所述凹槽60露出侧墙41覆盖的隔离层30侧壁，参考图3，因而在对所述凹槽60底部进行清洁处理过程中，侧墙41覆盖的隔离层30侧壁受到刻蚀，使得所述侧墙41覆盖的隔离层30对侧墙41的支撑作用减弱，导致所述侧墙41崩塌，使得源漏掺杂层70在形成过程中失去所述侧墙41的规范，影响源漏掺杂层70的形成质量。
为了解决上述问题，本发明提供一种半导体结构及其形成方法。所述半导体结构的形成方法包括：在位于栅极两侧且垂直于栅极延伸方向的鳍部侧壁表面形成第一侧墙，所述第一侧墙还覆盖部分隔离层顶部；在所述第一侧墙侧壁表面形成第二侧墙，所述第二侧墙还位于部分隔离层顶部，且所述第二侧墙覆盖的隔离层顶部低于第一侧墙覆盖的隔离层顶部；刻蚀位于栅极两侧的部分厚度鳍部，形成凹槽，所述凹槽底部低于第一侧墙覆盖的隔离层顶部；对所述凹槽底部进行清洁处理；形成填充满所述凹槽的源漏掺杂层。
由于所述第二侧墙覆盖的隔离层顶部低于第一侧墙覆盖的隔离层顶部，因此所述清洁处理工艺难以对第二侧墙覆盖的隔离层造成刻蚀，使得第二侧墙位置稳固，有助于提高第一侧墙的牢稳度，从而能够避免第一侧墙受所述清洁处理工艺的影响崩塌，进而可改善半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图12为本发明一实施例提供的半导体结构形成过程的结构示意图。
参考图5，提供衬底100和凸出于所述衬底100表面的鳍部200，所述衬底100表面具有隔离层300，所述隔离层300覆盖所述鳍部200的部分侧壁，所述隔离层300表面具有横跨所述鳍部200的栅极310，所述栅极310覆盖所述鳍部200的顶部和侧壁。
图5显示了所述栅极310在与栅极310延伸方向相垂直的剖面上的截面示意图。
所述衬底100的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底100还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底；本实施例中，所述衬底100为硅衬底。
本实施例中，所述鳍部200的材料与所述衬底100材料相同，也为硅。在其他实施例中，所述鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
所述鳍部200的数量为单个或多个。本实施例中，所述鳍部200的数量为多个。
所述隔离层300的材料为氧化硅、氮化硅或氮氧化硅。本实施例中，所述隔离层300的材料为氮氧化硅。
所述栅极310的材料为多晶硅或多晶锗，此外，所述栅极310材料还可以为金属材料，例如为Cu、W、Ag或Al。本实施例中，所述栅极310材料为多晶硅。
所述栅极310与所述鳍部200间具有栅介质层(图中未示出)。所述栅介质层材料为氧化硅或氧化锗，此外，所述栅介质层材料还可以为高k介质材料，例如为HfO2、HfSiO、HfSiON、HfTaO或ZrO2。
本实施例中，所述栅极310顶部覆盖有硬掩膜层320。
所述硬掩膜层320能够起到保护栅极310顶部的作用，后续刻蚀栅极310两侧的鳍部200以形成凹槽，所述硬掩膜层320可避免形成凹槽的刻蚀工艺对栅极310顶部造成刻蚀。
后续在位于栅极310两侧且垂直于栅极310延伸方向的鳍部200侧壁表面形成第一侧墙。参考图6，本实施例中，形成所述第一侧墙前，还包括：在所述栅极310侧壁及硬掩膜层320侧壁表面形成偏移侧墙330；在所述栅极310两侧的鳍部200内形成轻掺杂区(图中未示出)。
所述偏移侧墙330用于定义所述轻掺杂区与栅极310之间的距离。
参考图7，在位于栅极310两侧且垂直于栅极310延伸方向的鳍部200侧壁表面形成第一侧墙411，所述第一侧墙411还覆盖部分隔离层300顶部。
图7显示了栅极310两侧鳍部200在与鳍部200延伸方向相垂直的剖面上的截面示意图。
后续刻蚀栅极310两侧的鳍部200以形成凹槽，并采用选择性外延生长工艺形成填充满凹槽的源漏掺杂层。所述第一侧墙411能够对所述源漏掺杂层的生长起到规范作用，从而可提高源漏掺杂层的形成质量。
形成所述第一侧墙411的工艺方法包括：在所述隔离层300上形成覆盖栅极310两侧鳍部200顶部及侧壁表面的第一侧墙膜(图中未示出)，且所述第一侧墙膜覆盖的鳍部200侧壁表面垂直于栅极310延伸方向；去除位于鳍部200顶部及隔离层300部分顶部的第一侧墙膜，形成所述第一侧墙411。
所述第一侧墙411的材料为氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。本实施例中，所述第一侧墙411的材料为氮化硅。
本实施例中，采用干法刻蚀工艺去除位于鳍部200顶部及隔离层300部分顶部的第一侧墙膜。在其他实施例中，还可以采用湿法刻蚀工艺去除位于鳍部顶部及隔离层部分顶部的第一侧墙膜。
后续在所述第一侧墙411侧壁表面形成第二侧墙，若所述第一侧墙411厚度过大，造成位于相邻鳍部200相对侧壁上的第二侧墙之间间距过小，后续在位于相邻鳍部200相对侧壁上的第二侧墙间填充介质层，造成形成所述介质层的工艺窗口过小，影响所述介质层的填充质量。后续刻蚀栅极310两侧鳍部200以形成凹槽；对所述凹槽底部进行清洁处理。若所述第一侧墙411厚度过小，则所述第一侧墙411覆盖的隔离层300宽度过小，因而所述清洁处理工艺过程中，所述第一侧墙411覆盖的隔离层300容易被完全刻蚀掉，使得后续形成的第二侧墙支撑第一侧墙411的难度增大，导致第二侧墙对第一侧墙411的支撑效果差。本实施例中，所述第一侧墙411厚度为15nm～30nm。
后续在所述第一侧墙411侧壁表面形成第二侧墙，所述第二侧墙还位于部分隔离层300顶部，且所述第二侧墙覆盖的隔离层300顶部低于第一侧墙411覆盖的隔离层300顶部。下面结合参考图8至图10，对形成所述第二侧墙511的工艺过程进行详细的说明。
参考图8，刻蚀第一侧墙411露出的部分厚度隔离层300，刻蚀后的隔离层300顶部低于第一侧墙411覆盖的隔离层300顶部。
采用干法刻蚀工艺刻蚀第一侧墙411露出的部分厚度隔离层300。本实施例中，所述干法刻蚀工艺的工艺参数包括：工艺气体包括CH4及CHF3，所述CH4的气体流量为8sccm～500sccm，所述CHF3的气体流量为30sccm～200sccm，工艺时间为4s～500s，射频功率为100W～1300W，直流自偏置电压为80V～500V，腔室压强为10mTorr～2000mTorr。
后续形成覆盖刻蚀后的隔离层300部分顶部的所述第二侧墙，由于刻蚀后的隔离层300顶部低于第一侧墙411覆盖的隔离层300顶部，因而第二侧墙覆盖的隔离层300顶部低于第一侧墙411覆盖的隔离层300顶部。
刻蚀部分厚度隔离层300的工艺中，若所述部分厚度过大，导致刻蚀后的隔离层300厚度过小，影响所述隔离层300的绝缘性能；后续刻蚀栅极310两侧的鳍部200以形成凹槽，并对凹槽底部进行清洁处理。若所述部分厚度过小，使得后续形成的第二侧墙覆盖的隔离层300顶部与第一侧墙411覆盖的隔离层300顶部差值过小，在所述清洁处理过程中，所述第二侧墙覆盖的隔离层300容易被刻蚀，导致第二侧墙对第一侧墙411的支撑作用差，使得第一侧墙411崩塌的风险增加。本实施例中，刻蚀部分厚度隔离层300的工艺中，所述部分厚度为5nm～30nm。
参考图9，在第一侧墙411露出的隔离层300顶部、位于第一侧壁底部的隔离层300侧壁、鳍部200顶部、第一侧墙411顶部及侧壁表面形成第二侧墙膜510。
所述第二侧墙膜510的材料为氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。本实施例中，所述第二侧墙膜510的材料为氮化硅。
后续去除部分所述第二侧墙膜510以形成第二侧墙。若所述第二侧墙膜510厚度过大，相应的，所述第二侧墙厚度过大，后续在位于相邻鳍部200相对侧壁上的第二侧墙间填充介质层，造成形成所述介质层的工艺窗口过小，影响所述介质层的填充质量；若所述第二侧墙膜510厚度过小，相应的，所述第二侧墙厚度过小，因而第二侧墙覆盖的隔离层300宽度过小，造成第二侧墙覆盖的隔离层300对第二侧墙的支持作用小，导致所述第二侧墙牢稳度差，进而影响第二侧墙对第一侧墙411的支撑效果。本实施例中，所述第二侧墙膜510厚度为20nm～60nm。
参考图10，去除位于鳍部200顶部、第一侧墙411顶部以及隔离层300部分顶部的第二侧墙膜510(参考图9)，剩余第二侧墙膜510作为所述第二侧墙511。
所述第二侧墙511的材料与第二侧墙膜510的材料相同，本实施例中，所述第二侧墙511材料为氮化硅。在其他实施例中，所述第二侧墙材料还可以为碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。
前述刻蚀第一侧墙411露出的部分厚度隔离层300，由于所述第二侧墙511覆盖刻蚀后的隔离层300部分顶部，因而所述第二侧墙511覆盖的隔离层300顶部低于第一侧墙411覆盖的隔离层300顶部。
后续刻蚀位于栅极310两侧鳍部200以形成凹槽，所述凹槽底部低于第一侧墙411覆盖的隔离层300顶部；对所述凹槽底部进行清洁处理。由于所述第二侧墙511覆盖的隔离层300顶部低于第一侧墙411覆盖的隔离层300顶部，因而所述清洁处理工艺难以刻蚀到第二侧墙511覆盖的隔离层300，有助于保证第二侧墙511覆盖的隔离层300对第二侧墙511的支撑作用。又由于第二侧墙511覆盖第一侧墙411侧壁，因此第二侧墙511能够对第一侧墙411起到支撑作用，有利于避免第一侧墙411受所述清洁处理工艺的影响崩塌，从而改善半导体结构的性能。
若第一侧墙411覆盖的隔离层300顶部与第二侧墙511覆盖的隔离层300顶部的高度差过小，后续对凹槽底部进行清洁处理过程中，所述第二侧墙511覆盖的隔离层300容易受到刻蚀，导致所述第二侧墙511对第一侧墙411的支撑效果差，造成第一侧墙411崩塌的风险增加。若第一侧墙411覆盖的隔离层300顶部与第二侧墙511覆盖的隔离层300顶部的高度差过大，相应的，前述刻蚀第一侧墙411露出的部分厚度隔离层300，所述部分厚度过大，导致刻蚀后的隔离层300厚度过小，影响所述刻蚀后的隔离层300的绝缘效果。本实施例中，第一侧墙411覆盖的隔离层300顶部与第二侧墙511覆盖的隔离层300顶部的高度差为5nm～30nm。
本实施例中，采用干法刻蚀工艺去除位于鳍部200顶部、第一侧墙411顶部以及隔离层300部分顶部的第二侧墙膜510。在其他实施例中，还可以采用湿法刻蚀工艺去除位于鳍部顶部、第一侧墙顶部以及隔离层部分顶部的第二侧墙膜。
后续在位于相邻鳍部200相对侧壁上的第二侧墙511间填充介质层，若所述第二侧墙511厚度过大，使得位于相邻鳍部200相对侧壁上的第二侧墙511之间的间距过小，造成形成所述介质层的工艺窗口过小，导致所述介质层的填充质量差；若所述第二侧墙511厚度过小，则第二侧墙511覆盖的隔离层300宽度过小，因而第二侧墙511覆盖的隔离层300对第二侧墙511的支持作用小，使得所述第二侧墙511牢稳度差，导致第二侧墙511对第一侧墙411的支撑效果差。本实施例中，所述第二侧墙511厚度与第二侧墙膜510厚度相同，为20nm～60nm。
所述第二侧墙511顶部低于或高于第一侧墙411顶部，或所述第二侧墙511顶部与第一侧墙411顶部齐平。本实施例中，所述第二侧墙511顶部与第一侧墙411顶部齐平。
在其他实施例中，所述第二侧墙顶部低于第一侧墙顶部。
当所述第二侧墙顶部低于第一侧墙顶部时，若所述第一侧墙顶部与第二侧墙顶部的高度差过大，则所述第二侧墙覆盖的第一侧墙侧壁面积过小，使得第二侧墙与第一侧墙间的作用力小，导致第二侧墙难以支撑住第一侧墙，因而所述第一侧墙顶部与第二侧墙顶部的高度差为5nm～30nm。
参考图11，刻蚀位于栅极310两侧的部分厚度鳍部200，形成凹槽600，所述凹槽600底部低于第一侧墙411覆盖的隔离层300顶部。
所述凹槽600为后续形成源漏掺杂层提供空间位置。所述凹槽600底部低于第一侧墙411覆盖的隔离层300顶部，有助于提高所述源漏掺杂层的体积，从而能够提高源漏掺杂层对沟道的应力。
若第一侧墙411覆盖的隔离层300顶部与凹槽600底部高度差过大，相应的，所述栅极310两侧被刻蚀去除的鳍部200厚度过大，使得刻蚀后的鳍部200厚度过小，难以符合工艺要求；若第一侧墙411覆盖的隔离层300顶部与凹槽600底部高度差过小，导致后续形成的源漏掺杂层的体积过小，使得所述源漏掺杂层对沟道的作用力过小。本实施例中，第一侧墙411覆盖的隔离层300顶部与凹槽600底部高度差为10nm～20nm。
所述凹槽600底部高于第二侧墙511覆盖的隔离层300顶部，或与第二侧墙511覆盖的隔离层300顶部齐平。本实施例中，所述凹槽600底部高于第二侧墙511覆盖的隔离层300顶部。
后续对所述凹槽600底部进行清洁处理，由于凹槽600底部高于第二侧墙511覆盖的隔离层300顶部，因而第二侧墙511对于覆盖的隔离层300具有保护效果，所述清洁处理工艺难以刻蚀到第二侧墙511覆盖的隔离层300，有利于提高第二侧墙511的牢稳度，进而可保证第二侧墙511对第一侧墙411的支撑作用，从而能够避免第一侧墙411受清洁处理工艺影响而崩塌。
若凹槽600底部与第二侧墙511覆盖的隔离层300顶部高度差过大，使得所述凹槽600深度过小，致使后续形成的源漏掺杂层体积过小，造成所述源漏掺杂层对沟道的作用力过小。若凹槽600底部与第二侧墙511覆盖的隔离层300顶部高度差过小，后续对凹槽600底部进行清洁处理过程中，所述第二侧墙511对覆盖的隔离层300的保护效果差，使得第二侧墙511覆盖的隔离层300受到刻蚀的几率增加，导致所述第二侧墙511覆盖的隔离层300对第二侧墙511提供的支持效果差，进而影响第二侧墙511对第一侧墙411的支撑效果。本实施例中，所述凹槽600底部与第二侧墙511覆盖的隔离层300顶部高度差为0～10nm。
去除部分厚度位于栅极310两侧的鳍部200的工艺过程中，在剩余鳍部200顶部表面形成半导体氧化层(图中未示出)。
所述半导体氧化层由所述剩余鳍部200顶部材料与工艺环境中的氧元素反应形成。
本实施例中，所述半导体氧化层材料为氧化硅。在其他实施例中，所述半导体氧化层材料还可以为氧化锗、掺有氧元素的锗化硅、掺有氧元素的碳化硅、掺有氧元素的砷化镓或掺有氧元素的镓化铟。
参考图12，对所述凹槽600底部进行清洁处理；形成填充满所述凹槽600的源漏掺杂层700。
后续形成填充满凹槽600的源漏掺杂层，在所述清洁处理工艺过程中，去除所述半导体氧化层，有利于提高源漏掺杂层的形成质量。
采用干法刻蚀工艺进行所述清洁处理。本实施例中，所述干法刻蚀工艺的工艺参数包括：工艺气体包括He、NH3及NF3，所述He的气体流量为600sccm～2000sccm，所述NH3的气体流量为200sccm～500sccm，所述NF3的气体流量为20sccm～200sccm，工艺时间为5s～100s，腔室压强为2Torr～10Torr。
由于所述第二侧墙511覆盖的隔离层300顶部低于第一侧墙411覆盖的隔离层300顶部，因而所述清洁处理工艺难以刻蚀到第二侧墙511覆盖的隔离层300，有利于保证第二侧墙511对第一侧墙411的支撑效果，从而可避免所述清洁处理工艺导致第一侧墙411崩塌。
本实施例中，采用选择性外延生长工艺形成所述源漏掺杂层700。所述选择性外延生长工艺的工艺参数包括：工艺气体包括硅源气体、HCl、B2H6、GeH4及H2，所述硅源气体为SiH4或SiH2Cl2，所述硅源气体的气体流量为1sccm～1000sccm，所述HCl的气体流量为1sccm～1000sccm，所述B2H6的气体流量为1sccm～1000sccm，所述GeH4的气体流量为1sccm～1000sccm，所述H2的气体流量为0.1slm～50slm。
本实施例中，所述源漏掺杂层700顶部与第一侧墙411顶部齐平。在其他实施例中，所述源漏掺杂层顶部还可以低于第一侧墙顶部。
综上，在位于栅极310两侧且垂直于栅极310延伸方向的鳍部200侧壁表面形成第一侧墙411，所述第一侧墙411还覆盖部分隔离层300顶部；在所述第一侧墙411侧壁表面形成第二侧墙511，所述第二侧墙511还位于部分隔离层300顶部，且所述第二侧墙511覆盖的隔离层300顶部低于第一侧墙411覆盖的隔离层300顶部；对所述凹槽600底部进行清洁处理；对所述凹槽600底部进行清洁处理后，形成填充满所述凹槽600的源漏掺杂层700。由于所述第二侧墙511覆盖的隔离层300顶部低于第一侧墙411覆盖的隔离层300顶部，因而所述清洁处理工艺难以刻蚀到第二侧墙511覆盖的隔离层300，有利于保证第二侧墙511的牢稳度；又由于第二侧墙511覆盖第一侧墙411侧壁，因而所述第二侧墙511可起到支撑第一侧墙411的作用，能够避免第一侧墙411受所述清洁处理工艺影响而崩塌，从而有利于改善半导体结构的性能。
参照图12，本发明还提供一种采用上述形成方法获得的半导体结构，所述半导体结构包括：衬底100和凸出于所述衬底100表面的鳍部200，所述衬底100表面具有隔离层300，所述隔离层300表面具有横跨所述鳍部200的栅极(图中未示出)，所述栅极覆盖所述鳍部200的顶部和侧壁，所述栅极两侧的鳍部200内具有源漏掺杂层700；位于源漏掺杂层700垂直于栅极310延伸方向的侧壁上的第一侧墙411，所述第一侧墙411覆盖部分隔离层300顶部，且所述第一侧墙411覆盖的隔离层300顶部高于所述源漏掺杂层700底部；位于所述第一侧墙411侧壁上的第二侧墙511，所述第二侧墙511覆盖所述隔离层300部分顶部表面，所述第二侧墙511覆盖的隔离层300顶部低于第一侧墙411覆盖的隔离层300顶部。
所述第一侧墙411的材料为氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。本实施例中，所述第一侧墙411的材料为氮化硅。
本实施例中，所述第一侧墙411厚度为15nm～30nm。
所述第二侧墙511的作用为支撑第一侧墙411，提高所述第一侧墙411的牢稳度。
所述第二侧墙511的材料为氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。本实施例中，所述第二侧墙511的材料为氮化硅
本实施例中，所述第二侧墙511厚度为20nm～60nm。
所述第一侧墙411覆盖的隔离层300顶部与第二侧墙511覆盖的隔离层300顶部的高度差为5nm～30nm。
所述第一侧墙411覆盖的隔离层300顶部与所述源漏掺杂层700底部的高度差为10nm～20nm。
所述第二侧墙511覆盖的隔离层300顶部与所述源漏掺杂层700底部的高度差为0～10nm。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底和凸出于所述衬底表面的鳍部，所述衬底表面具有隔离层，所述隔离层覆盖所述鳍部的部分侧壁，所述隔离层表面具有横跨所述鳍部的栅极，所述栅极覆盖所述鳍部的顶部和侧壁；
在位于栅极两侧且垂直于栅极延伸方向的鳍部侧壁表面形成第一侧墙，所述第一侧墙还覆盖部分隔离层顶部；
在所述第一侧墙侧壁表面形成第二侧墙，所述第二侧墙还位于部分隔离层顶部，且所述第二侧墙覆盖的隔离层顶部低于第一侧墙覆盖的隔离层顶部；
刻蚀位于栅极两侧的部分厚度鳍部，形成凹槽，所述凹槽底部低于第一侧墙覆盖的隔离层顶部；
对所述凹槽底部进行清洁处理；
对所述凹槽底部进行清洁处理后，形成填充满所述凹槽的源漏掺杂层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述凹槽底部高于第二侧墙覆盖的隔离层顶部，或与第二侧墙覆盖的隔离层顶部齐平。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二侧墙的工艺中，第一侧墙覆盖的隔离层顶部与第二侧墙覆盖的隔离层顶部的高度差为5nm～30nm。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一侧墙的材料为氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二侧墙的材料为氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一侧墙厚度为15nm～30nm。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二侧墙厚度为20nm～60nm。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一侧墙后，形成第二侧墙前，还包括：刻蚀第一侧墙露出的部分厚度隔离层，刻蚀后的隔离层顶部低于第一侧墙覆盖的隔离层顶部；形成覆盖刻蚀后的隔离层部分顶部的所述第二侧墙。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺刻蚀第一侧墙露出的部分厚度隔离层。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述干法刻蚀工艺的工艺参数包括：工艺气体包括CH4及CHF3，所述CH4的气体流量为8sccm～500sccm，所述CHF3的气体流量为30sccm～200sccm，工艺时间为4s～500s，射频功率为100W～1300W，直流自偏置电压为80V～500V，腔室压强为10mTorr～2000mTorr。
11.如权利要求8所述的半导体结构的形成方法，其特征在于，刻蚀部分厚度隔离层的工艺中，所述部分厚度为5nm～30nm。
12.如权利要求8所述的半导体结构的形成方法，其特征在于，形成所述第二侧墙的工艺方法包括：在第一侧墙露出的隔离层顶部、位于第一侧壁底部的隔离层侧壁、鳍部顶部、第一侧墙顶部及侧壁表面形成第二侧墙膜；去除位于鳍部顶部、第一侧墙顶部以及隔离层部分顶部的第二侧墙膜，剩余第二侧墙膜作为所述第二侧墙。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二侧墙顶部低于或高于第一侧墙顶部，或所述第二侧墙顶部与第一侧墙顶部齐平。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述第二侧墙顶部低于第一侧墙顶部；所述第一侧墙顶部与第二侧墙顶部的高度差为5nm～30nm。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，去除部分厚度位于栅极两侧的鳍部的工艺过程中，在剩余鳍部顶部表面形成半导体氧化层；在所述清洁处理工艺过程中，去除所述半导体氧化层。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺进行所述清洁处理。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，所述干法刻蚀工艺的工艺参数包括：工艺气体包括He、NH3及NF3，所述He的气体流量为600sccm～2000sccm，所述NH3的气体流量为200sccm～500sccm，所述NF3的气体流量为20sccm～200sccm，工艺时间为5s～100s，腔室压强为2Torr～10Torr。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，采用选择性外延生长工艺形成所述源漏掺杂层。
19.一种半导体结构，其特征在于，包括：
衬底和凸出于所述衬底表面的鳍部，所述衬底表面具有隔离层，所述隔离层表面具有横跨所述鳍部的栅极，所述栅极覆盖所述鳍部的顶部和侧壁，所述栅极两侧的鳍部内具有源漏掺杂层；
位于源漏掺杂层垂直于栅极延伸方向的侧壁上的第一侧墙，所述第一侧墙覆盖部分隔离层顶部，且所述第一侧墙覆盖的隔离层顶部高于所述源漏掺杂层底部；
位于所述第一侧墙侧壁上的第二侧墙，所述第二侧墙覆盖所述隔离层部分顶部表面，所述第二侧墙覆盖的隔离层顶部低于第一侧墙覆盖的隔离层顶部。
20.如权利要求19所述的半导体结构的形成方法，其特征在于，所述第二侧墙覆盖的隔离层顶部低于栅极两侧的鳍部顶部，或与栅极两侧的鳍部顶部齐平。
CN201810306062.3A 2018-04-08 2018-04-08 半导体结构及其形成方法 Active CN110349913B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810306062.3A CN110349913B (zh) 2018-04-08 2018-04-08 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810306062.3A CN110349913B (zh) 2018-04-08 2018-04-08 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN110349913A true CN110349913A (zh) 2019-10-18
CN110349913B CN110349913B (zh) 2021-05-04

Family

ID=68173140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810306062.3A Active CN110349913B (zh) 2018-04-08 2018-04-08 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN110349913B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110896032A (zh) * 2018-09-13 2020-03-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448726A (zh) * 2014-08-28 2016-03-30 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN107170803A (zh) * 2016-03-07 2017-09-15 台湾积体电路制造股份有限公司 鳍型场效晶体管
US20180069097A1 (en) * 2016-08-02 2018-03-08 International Business Machines Corporation Fabrication of a vertical fin field effect transistor having a consistent channel width

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448726A (zh) * 2014-08-28 2016-03-30 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN107170803A (zh) * 2016-03-07 2017-09-15 台湾积体电路制造股份有限公司 鳍型场效晶体管
US20180069097A1 (en) * 2016-08-02 2018-03-08 International Business Machines Corporation Fabrication of a vertical fin field effect transistor having a consistent channel width

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110896032A (zh) * 2018-09-13 2020-03-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110896032B (zh) * 2018-09-13 2021-09-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN110349913B (zh) 2021-05-04

Similar Documents

Publication Publication Date Title
CN105470132B (zh) 鳍式场效应管的形成方法
KR102465536B1 (ko) 반도체 장치의 제조 방법
KR100772114B1 (ko) 반도체 소자의 제조방법
CN105097521B (zh) 半导体器件的形成方法
CN110277316A (zh) 半导体结构及其形成方法
KR20170096987A (ko) 반도체 디바이스 및 그 제조 방법
CN109994547A (zh) 半导体器件及其形成方法
CN109427664A (zh) 半导体结构及其形成方法
CN105679824B (zh) 鳍式场效应晶体管及其制造方法
CN110021560A (zh) 半导体器件及其形成方法
CN108461544A (zh) 半导体结构及其形成方法
CN110364483A (zh) 半导体结构及其形成方法
CN104347409B (zh) 半导体结构的形成方法
US8440511B1 (en) Method for manufacturing multi-gate transistor device
CN105810585B (zh) 半导体结构的制作方法
CN107785314A (zh) 半导体器件的形成方法
CN109962014A (zh) 半导体结构及其形成方法
CN109872953A (zh) 半导体器件及其形成方法
CN106952819B (zh) 鳍式场效应晶体管的形成方法
CN110349913A (zh) 半导体结构及其形成方法
CN108389905A (zh) 半导体结构及其形成方法
US10755943B2 (en) Method for manufacturing semiconductor device
CN108281477A (zh) 鳍式场效应管及其形成方法
CN104425275A (zh) 半导体结构的形成方法
CN105826187B (zh) 鳍式场效应晶体管及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant