CN110896032A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN110896032A
CN110896032A CN201811068653.8A CN201811068653A CN110896032A CN 110896032 A CN110896032 A CN 110896032A CN 201811068653 A CN201811068653 A CN 201811068653A CN 110896032 A CN110896032 A CN 110896032A
Authority
CN
China
Prior art keywords
layer
side wall
forming
sidewall
isolation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811068653.8A
Other languages
English (en)
Other versions
CN110896032B (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201811068653.8A priority Critical patent/CN110896032B/zh
Publication of CN110896032A publication Critical patent/CN110896032A/zh
Application granted granted Critical
Publication of CN110896032B publication Critical patent/CN110896032B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括衬底、凸立于衬底上分立的鳍部、在鳍部露出的衬底上形成的隔离层以及横跨鳍部的栅极结构，栅极结构覆盖鳍部的部分顶壁和部分侧壁；在所述鳍部侧壁上形成第一侧墙层；刻蚀第一侧墙层之间的所述隔离层，形成隔离层开口；在第一侧墙层的侧壁和隔离层开口的侧壁上形成第二侧墙层；去除第一侧墙层之间的部分鳍部，形成凹槽；在凹槽中形成源漏掺杂层。第二侧墙层形成在第一侧墙层的侧壁和隔离层开口的侧壁上，隔离层开口的侧壁给予第二侧墙层底部稳固的支撑，第二侧墙层给予第一侧墙层支撑，因此，降低了所述第一侧墙层发生倾斜或脱落的概率，从而优化了半导体结构的性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。
因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的电学性能。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底、凸立于所述衬底上分立的鳍部、在所述鳍部露出的衬底上形成的隔离层以及横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶壁和部分侧壁；在所述鳍部侧壁上形成第一侧墙层；刻蚀位于相邻所述鳍部的所述第一侧墙层之间的所述隔离层，形成隔离层开口；在所述第一侧墙层的侧壁和所述隔离层开口的侧壁上形成第二侧墙层；去除所述第一侧墙层之间的部分鳍部，形成凹槽；在所述凹槽中形成源漏掺杂层。
可选的，形成所述隔离层开口的步骤中，位于所述第一侧墙层下方的所述隔离层构成顶部隔离层；所述半导体结构的形成方法还包括：在形成所述隔离层开口之后，在形成所述第二侧墙层之前，在所述顶部隔离层中掺杂离子。
可选的，鳍部的材料为硅，在所述顶部隔离层中掺杂离子的步骤包括：采用离子注入的方式在所述顶部隔离层中掺杂硅。
可选的，离子注入的工艺参数包括：注入剂量为1.0E14原子每平方厘米至1.0E18原子每平方厘米，注入能量为1Kev至30Kev，离子注入的角度为0至45度。
可选的，刻蚀位于相邻所述鳍部的所述第一侧墙层之间的所述隔离层的步骤中，刻蚀去除的所述隔离层的厚度为250至800埃米。
可选的，形成隔离层开口的步骤包括：采用干法刻蚀工艺刻蚀所述第一侧墙层之间的所述隔离层，形成隔离层开口。
可选的，采用干法刻蚀工艺去除所述第一侧墙层之间的所述隔离层的工艺参数包括：甲烷流量为80至800sccm，三氟甲烷的流量为30至2000sccm，等离子体功率为100至1300W，电压为80至500V，工艺时间为4至500秒，腔室压强为10至2000mToor。
可选的，形成凹槽的步骤包括：采用干法刻蚀工艺刻蚀所述第一侧墙层之间的部分鳍部，形成凹槽。
可选的，所述半导体结构的形成方法还包括：在形成所述凹槽后，在所述凹槽中形成源漏掺杂层前，对所述凹槽进行预清洗。
可选的，在露出所述隔离层的鳍部侧壁上形成第一侧墙层的步骤包括：所述第一侧墙层的厚度为10至50埃米。
可选的，形成第二侧墙层的步骤包括：所述第二侧墙层的厚度为30至100埃米。
可选的，在所述第一侧墙层的侧壁和所述隔离层开口的侧壁上形成第二侧墙层的步骤包括：形成保形覆盖所述第一侧墙层、隔离层开口以及鳍部的第二侧墙材料层；去除所述鳍部顶壁和隔离层开口底面的第二侧墙材料层，形成第二侧墙层。
可选的，形成第二侧墙材料层的步骤包括：采用原子层沉积或者低压化学气相沉积形成第二侧墙材料层。
相应的，本发明实施例还提供一种半导体结构，包括：衬底；凸出于所述衬底上分立的鳍部；栅极结构，横跨所述鳍部，且覆盖所述鳍部的部分顶壁和侧壁；源漏掺杂层，位于所述栅极结构两侧的所述鳍部中；第一侧墙层，位于所述源漏掺杂层的侧壁上；隔离层，位于所述鳍部露出的所述衬底上，且位于所述第一侧墙层下方的所述隔离层为顶部隔离层，所述顶部隔离层表面凸出于相邻所述鳍部的所述第一侧墙层之间的所述隔离层表面，在所述相邻所述鳍部的所述第一侧墙层之间构成隔离层开口；第二侧墙层，位于所述第一侧墙层的侧壁和所述隔离层开口的侧壁上。
可选的，所述第一侧墙层底面与所述第二侧墙层底面的距离为250至800埃米。
可选的，所述第一侧墙层的材料为氮化硅。
可选的，所述第一侧墙层的厚度为10至50埃米。
可选的，所述第二侧墙层的厚度为30至100埃米。
可选的，所述第二侧墙层的材料为氮化硅。
可选的，所述顶部隔离层的材料为富硅氧化硅。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供基底，所述基底包括衬底、凸立于所述衬底上分立的鳍部、在所述鳍部露出的衬底上形成隔离层以及横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶壁和部分侧壁；在所述鳍部侧壁上形成第一侧墙层；刻蚀所述第一侧墙层之间的所述隔离层，形成隔离层开口；在所述第一侧墙层的侧壁和所述隔离层开口的侧壁上形成第二侧墙层；去除所述第一侧墙层之间的部分鳍部，形成凹槽；在所述凹槽中形成源漏掺杂层。因为所述第二侧墙层形成在所述第一侧墙层的侧壁和所述隔离层开口的侧壁上，隔离层开口的侧壁向第二侧墙层底部提供稳固的支撑，所述第二侧墙层向所述第一侧墙层提供支撑力，因此，降低了所述第一侧墙层发生倾斜或脱落的概率，从而优化了半导体结构的性能。
可选方案中，形成所述隔离层开口的步骤中，位于所述第一侧墙层下方的所述隔离层构成顶部隔离层，在形成所述隔离层开口之后，在形成所述第二侧墙层之前，在所述顶部隔离层中掺杂硅离子，增加顶部隔离层中硅的含量，以形成富硅氧化硅，所述富硅氧化硅较难被刻蚀，因此形成凹槽的过程中，顶部隔离层受损伤的几率减小，所述第二侧墙层能够受到顶部隔离层提供的支撑力，从而能够为第一侧墙层提供有力的支撑，因此，能够降低所述第一侧墙层发生倾斜或脱落的概率，从而优化半导体结构的性能。
附图说明
图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图；
图5至图14是本发明实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，目前所形成的器件仍有性能不佳的问题。现结合一种半导体结构的形成方法分析器件性能不佳的原因。
参考图1至图4，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。
参考图1和图2，图2为图1在A-A方向的剖视图，所述基底包括衬底1、分立于所述衬底1上的鳍部2以及横跨所述鳍部2的栅极结构6，所述栅极结构6覆盖所述鳍部2的部分顶壁和部分侧壁，在所述鳍部2露出的衬底1上形成隔离层3，所述隔离层3覆盖部分厚度的所述鳍部侧壁。
结合参考图2至图4，在所述鳍部2以及所述鳍部2露出的隔离层3上保形覆盖侧墙材料层4，去除所述鳍部2顶壁以及所述隔离层3上的侧墙材料层4，形成侧墙层5；刻蚀所述栅极结构6两侧部分厚度的所述鳍部2，形成凹槽8，对所述凹槽8进行预清洗操作(OxideClean)，预清洗操作完成后，在所述凹槽8中形成源漏掺杂层7。
当凹槽8的底面与所述隔离层3的表面齐平，或者所述凹槽8的底面低于所述隔离层3的表面时，仅仅是所述侧墙层5的底面与所述隔离层3的表面接触，侧墙层5不会受到所述隔离层3的支撑，因此对所述凹槽8进行预清洗操作后，所述侧墙层5容易因为没有支撑进而脱落(如图中画圈的位置处)。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底、凸立于所述衬底上分立的鳍部、在所述鳍部露出的衬底上形成隔离层以及横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶壁和部分侧壁；在所述鳍部侧壁上形成第一侧墙层；刻蚀所述第一侧墙层之间的所述隔离层，形成隔离层开口；在所述第一侧墙层的侧壁和隔离层开口的侧壁上形成第二侧墙层；去除所述第一侧墙层之间的部分鳍部，形成凹槽；在所述凹槽中形成源漏掺杂层。
本发明实施例提供基底，所述基底包括衬底、凸立于所述衬底上分立的鳍部、在所述鳍部露出的衬底上形成隔离层以及横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶壁和部分侧壁；在所述鳍部侧壁上形成第一侧墙层；刻蚀所述第一侧墙层之间的所述隔离层，形成隔离层开口；在所述第一侧墙层的侧壁和隔离层开口的侧壁上形成第二侧墙层；去除所述第一侧墙层之间的部分鳍部，形成凹槽；在所述凹槽中形成源漏掺杂层。因为所述第二侧墙层形成在所述第一侧墙层的侧壁和隔离层开口的侧壁上，隔离层开口的侧壁向第二侧墙层底部提供稳固的支撑，所述第二侧墙层向所述第一侧墙层提供支撑力，因此，降低了所述第一侧墙层发生倾斜或脱落的概率，从而优化了半导体结构的性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图14是本发明实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图5至图6，提供基底，所述基底包括衬底100、凸立于所述衬底上分立的鳍部101、在所述鳍部101露出的衬底上形成的隔离层103以及横跨所述鳍部101的栅极结构102，所述栅极结构102覆盖所述鳍部101的部分顶壁和部分侧壁。
如图5所示，所述鳍部101分立在所述衬底100上，所述鳍部101的材料与所述衬底100的材料相同均为硅。在其他实施例中，所述衬底的材料还可以为锗、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。所述衬底100内还能够形成有半导体器件，例如，PMOS晶体管、CMOS晶体管、NMOS晶体管、电阻器、电容器或电感器等。所述衬底100表面还能够形成有界面层，所述界面层的材料为氧化硅、氮化硅或氮氧化硅等。
结合参考图6，图6为图5的A-A剖面示意图，所述基底还包括横跨所述鳍部101的栅极结构102，所述栅极机构102覆盖所述鳍部101的部分顶壁和部分侧壁。
本实施例中，在所述鳍部101露出的衬底100上形成隔离层103。所述隔离层103用于隔离相邻器件。
本实施例中，所述隔离层103的材料为氧化硅。其他实施例中，所述隔离层的材料为氮化硅或氮氧化硅。
需要说明的是，所述栅极结构102为伪栅结构，所述栅极结构102包括伪栅氧化层1021以及位于所述伪栅氧化层1021上的伪栅层1022。所述栅极结构102为后续形成的金属栅极结构占据空间位置。
本实施例中，所述伪栅氧化层1021的材料为氧化硅。其他实施例中，所述伪栅氧化层的材料为氮氧化硅。
本实施例中，所述伪栅层1022的材料为多晶硅。其他实施例中，所述伪栅层的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳。
参考图7至图8，在所述鳍部101侧壁上形成第一侧墙层104。所述第一侧墙层104为后续制程中外延生长外延层提供侧向的限制，使得生长的外延层形状规则，形成外延层后，在所述外延层中掺杂离子形成源漏掺杂层。
如图7至图8所示，在露出所述隔离层103的鳍部101侧壁上形成第一侧墙层104的步骤包括：在所述鳍部101和所述鳍部101露出的隔离层103上保形覆盖第一侧墙材料层105，去除所述鳍部101顶面和隔离层103上的第一侧墙材料层105，形成第一侧墙层104。
本实施例中，所述在鳍部101侧壁上形成第一侧墙层104的指的是：在露出所述隔离层103的鳍部侧壁上形成第一侧墙层104。
本实施例中，形成所述第一侧墙材料层105的工艺为原子层沉积(Atomic LayerDeposition，ALD)或者低压化学气相沉积(LowPressure CVD，LPCVD)。原子层沉积和低压化学气相沉积具有较好的保形覆盖能力，有利于提高第一侧墙材料层105厚度的均一性。
本实施例中，所述第一侧墙层104的材料为氮化硅。氮化硅的硬度和致密度较高，为后续在所述第一侧墙层104之间的凹槽中形成源漏掺杂层提供坚实的工艺平台。
需要说明的是，所述第一侧墙层104的厚度不宜过厚，也不宜过薄。若所述第一侧墙层104过厚，会占用过多的空间，且后续去除所述第一侧墙层104时会花费过多的时间；若所述第一侧墙层104过薄，使得所述第一侧墙层104的致密度差，进而难以为后续过程中形成源漏掺杂层提供坚实的工艺平台，甚至容易造成后续对所述凹槽进行预清洗时使得第一侧墙层104脱落。为此，本实施例中，所述第一侧墙层104的厚度10至50埃米。
参考图9，刻蚀位于相邻所述鳍部的所述第一侧墙层104之间的所述隔离层103，形成隔离层开口107。所述隔离层开口107的侧壁用于为第二侧墙层提供形成表面。
在形成所述隔离层开口107的步骤中，位于所述第一侧墙层104下方的所述隔离层103为顶部隔离层106。
形成隔离层开口107的步骤包括：采用干法刻蚀工艺刻蚀所述第一侧墙层104之间的所述隔离层103，形成隔离层开口107。
采用干法刻蚀工艺去除所述第一侧墙层104之间的所述隔离层103的工艺参数包括：甲烷流量为80至800sccm，三氟甲烷的流量为30至2000sccm，等离子体功率为100至1300W，电压为80至500V，工艺时间为4至500秒，腔室压强为10至2000mToor。
需要说明的是，刻蚀所述第一侧墙层104之间的所述隔离层103不宜过多，也不宜过少。若去除的所述隔离层103过多，会花费过多的时间，且会使得剩余的隔离层103过薄，从而不能很好的起到隔离器件的作用；若去除的所述隔离层103过少，会使得所述隔离层开口107过浅，使得后续制程中形成在隔离层开口107侧壁上的第二侧墙层厚度较小，所述第二侧墙层不能很好的起到支撑第一侧墙层104的作用，进而难以为后续过程中形成源漏掺杂层提供坚实的工艺平台。为此，本实施例中，去除的隔离层103的厚度D1为250至800埃米。
参考图10，本实施例所述半导体结构的形成方法还包括：在形成所述隔离层开口107之后，在形成所述第二侧墙层之前，在所述顶部隔离层106中掺杂离子。
通过在顶部隔离层106中掺杂相同元素的离子，可以提高顶部隔离层106中相应元素的含量，从而降低顶部隔离层106的刻蚀速率，使顶部隔离层106受损伤的几率减小，从而使所述第二侧墙层108能够受到顶部隔离层106提供的支撑力，进而能够为第一侧墙层104提供有力的支撑，因此，能够降低所述第一侧墙层104发生倾斜或脱落的概率，从而优化半导体结构的性能。
本实施例中，所述顶部隔离层106为氧化硅。在所述顶部隔离层106中掺杂离子的步骤包括：采用离子注入的方式在所述顶部隔离层106中掺杂硅。在所述顶部隔离层106中掺杂硅离子，形成富硅氧化硅，所述富硅氧化硅相比于所述氧化硅难被刻蚀，因此形成凹槽的过程中，顶部隔离层106受损伤小，所述第二侧墙层108能够受到顶部隔离层106提供的支撑力，相应的所述第二侧墙层108能够给所述第一侧墙层104提供有力的支撑，因此，降低了所述第一侧墙层104在预清洗的过程中发生倾斜或脱落的概率降低，从而优化了半导体结构的性能。
具体的，离子注入的工艺参数包括：注入剂量为1.0E14原子每平方厘米至1.0E18原子每平方厘米，注入能量为1Kev至30Kev，离子注入的角度为0至45度。
参考图11至图12，在所述第一侧墙层104的侧壁和所述隔离层开口107的侧壁上形成第二侧墙层108。
因为所述第二侧墙层108形成在所述第一侧墙层104的侧壁和所述隔离层开口107的侧壁上，隔离层开口107的侧壁向第二侧墙层108底部提供稳固的支撑，所述第二侧墙层108向所述第一侧墙层104提供支撑力，因此，降低了所述第一侧墙层104发生倾斜或脱落的概率，从而优化了半导体结构的性能。
如图11所示，在所述第一侧墙层104的侧壁和所述隔离层开口107的侧壁上形成第二侧墙层108的步骤包括：形成保形覆盖所述第一侧墙层104、隔离层开口107以及鳍部101的第二侧墙材料层109，去除所述鳍部101顶壁和隔离层开口107底面的第二侧墙材料层109，形成第二侧墙层108。
形成第二侧墙材料层109的步骤包括：采用原子层沉积或者低压化学气相沉积形成第二侧墙材料层109。原子层沉积和低压化学气相沉积具有较好的保形覆盖能力，有利于提高所述第二侧墙材料层108厚度的均一性。
如图12所示，需要说明的是，所述第二侧墙层108的厚度不宜过厚，也不宜过薄。若所述第二侧墙层108过厚，会占用过多的空间，且后续去除所述第二侧墙层108时会花费过多的时间；若所述第二侧墙层108过薄，使得所述第二侧墙层108的致密度差，在后续制程中，去除所述第一侧墙层104之间的部分鳍部101，形成凹槽后，对所述凹槽进行预清洗时不能给所述第一侧墙层104提供制程，使得第一侧墙层104脱落。为此，本实施例中，所述第二侧墙层108的厚度为30至100埃米。
本实施例中，所述第二侧墙层108的材料为氮化硅，氮化硅的硬度和致密度较高。
参考图13，去除所述第一侧墙层104之间的部分鳍部101，形成凹槽110。所述凹槽110为后续形成源漏掺杂层提供工艺平台。
本实施例中，去除所述第一侧墙层104之间的部分鳍部101，形成凹槽110的步骤包括：刻蚀所述第一侧墙层104间的部分鳍部101，所述凹槽110由鳍部101和第一侧墙层104合围成，或者，所述凹槽110由鳍部101、第一侧墙层104和顶部隔离层106合围成。
本实施例中，刻蚀所述第一侧墙层104间的鳍部101的步骤包括：采用干法刻蚀工艺刻蚀所述第一侧墙层104间的部分鳍部101。其他实施例中，还可以采用湿法刻蚀工艺刻蚀所述第一侧墙层间的鳍部。
所述半导体结构的形成方法包括：在形成所述凹槽110后，在所述凹槽110中形成源漏掺杂层前，对所述凹槽110进行预清洗。预清洗可以有效的去除附着于晶片表面的有机化合物、金属杂质以及微粒(Particle)，同时清洗后的晶片表面没有原生氧化层(NativeOxide)，降低表面粗糙度。
因为所述第二侧墙层108形成在所述第一侧墙层104的侧壁和所述隔离层开口107的侧壁上，所述第一侧墙层104受到第二侧墙层108提供的支撑力，因此，降低了所述第一侧墙层104在预清洗的过程中发生倾斜或脱落的概率。
参考图14，在所述凹槽110中形成源漏掺杂层111。
本实施例中，在所述凹槽110(如图13所示)中形成所述源漏掺杂层111的步骤包括：采用化学气相沉积外延生长法在所述凹槽110(如图13所示)中外延生长外延层，在形成外延层后，在所述外延层中掺杂离子。
本实施例中，所述半导体器件为PMOS(Positive Channel Metal OxideSemiconductor)。相应地，所述凹槽110为U型凹槽。所述外延层的材料为锗化硅，掺杂的离子为硼，也就是说，所述源漏掺杂层111的材料为掺杂硼的锗化硅。本实施例通过在所述锗化硅中掺杂硼离子，使硼离子取代晶格中硅原子的位置，掺入的硼离子越多，多子的浓度就越高，导电性能也就越强。
其他实施例中，所述半导体器件为NMOS(Negative channe Metal OxideSemiconductor)，相应的，所述凹槽为西格玛型凹槽。所述外延层的材料为碳化硅，掺杂的离子为磷，也就是说，所述源漏掺杂层的材料为掺杂磷的碳化硅。本实施例通过在所述碳化硅中掺杂磷离子，使磷离子取代晶格中硅原子的位置，掺入的磷离子越多，多子的浓度就越高，导电性能也就越强。
相应的，本发明还提供一种半导体结构。参考图14，示出了本发明半导体结构一实施例的结构示意图。
衬底100；凸出于所述衬底100上分立的鳍部101；栅极结构，横跨所述鳍部101，且覆盖所述鳍部101的部分顶壁和侧壁；源漏掺杂层111，位于所述栅极结构两侧的所述鳍部101中；第一侧墙层104，位于所述源漏掺杂层111的侧壁上；隔离层103，位于所述鳍部101露出的衬底100上，且位于所述第一侧墙层104下方的隔离层103为顶部隔离层106，所述顶部隔离层106凸出于相邻所述鳍部101的所述第一侧墙层104之间的所述隔离层103，在相邻所述鳍部101的所述第一侧墙层104之间构成隔离层开口107；第二侧墙层108，位于所述第一侧墙层104的侧壁和所述隔离层开口107的侧壁上。
因为所述第二侧墙层108形成在所述第一侧墙层104的侧壁和所述隔离层开口107的侧壁上，隔离层开口107的侧壁向第二侧墙层108底部提供稳固的支撑，所述第二侧墙层108向所述第一侧墙层104提供支撑力，因此，降低了所述第一侧墙层104发生倾斜或脱落的概率，从而优化了半导体结构的性能。
本实施例中，所述鳍部101的材料与所述衬底100的材料相同均为硅。在其他实施例中，所述衬底的材料还可以为锗、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。所述衬底100内还能够形成有半导体器件，例如，PMOS晶体管、CMOS晶体管、NMOS晶体管、电阻器、电容器或电感器等。所述衬底100表面还能够形成有界面层，所述界面层的材料为氧化硅、氮化硅或氮氧化硅等。
本实施例中，隔离层103位于所述鳍部101露出的衬底100上。所述隔离层103用于隔离相邻器件。
本实施例中，所述隔离层103的材料为氧化硅。其他实施例中，所述隔离层的材料为氮化硅或氮氧化硅。
需要说明的是，所述栅极结构为伪栅结构，所述栅极结构包括伪栅氧化层以及位于所述伪栅氧化层上的伪栅层。
本实施例中，所述伪栅氧化层的材料为氧化硅。其他实施例中，所述伪栅氧化层的材料为氮氧化硅。
本实施例中，所述伪栅层的材料为多晶硅。其他实施例中，所述伪栅层的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳。
本实施例中，所述半导体器件为PMOS(Positive Channel Metal OxideSemiconductor)。所述外延层的材料为锗化硅，掺杂的离子为硼，也就是说，所述源漏掺杂层111的材料为掺杂硼的锗化硅。本实施例通过在所述锗化硅中掺杂硼离子，使硼离子取代晶格中硅原子的位置，掺入的硼离子越多，多子的浓度就越高，导电性能也就越强。
其他实施例中，所述半导体器件为NMOS(Negative channe Metal OxideSemiconductor)，所述外延层的材料为碳化硅，掺杂的离子为磷，也就是说，所述源漏掺杂层的材料为掺杂磷的碳化硅。本实施例通过在所述碳化硅中掺杂磷离子，使磷离子取代晶格中硅原子的位置，掺入的磷离子越多，多子的浓度就越高，导电性能也就越强。
需要说明的是，所述第一侧墙层104的厚度不宜过厚，也不宜过薄。若所述第一侧墙层104过厚，会占用过多的空间，且后续去除所述第一侧墙层104时会花费过多的时间；若所述第一侧墙层104过薄，使得所述第一侧墙层104的致密度差，在半导体结构的形成过程中，所述第一侧墙层104形成在所述鳍部侧壁上，去除所述第一侧墙层104之间的部分厚度的所述鳍部形成凹槽，形成所述凹槽后，对所述凹槽进行预清洗，若所述第一侧墙层104的致密度差，在预清洗的过程中所述第一侧墙层104容易发生倾斜脱落，不能为后续形成源漏掺杂层111提供坚实的工艺平台。为此，本实施例中，所述第一侧墙层104的厚度为10至50埃米。
需要说明的是，所述第一侧墙层104底面与所述第二侧墙层108底面的距离不宜过长，也不宜过短。若所述第一侧墙层104底面与所述第二侧墙层108底面的距离过长，会使得剩余的隔离层103过薄，不能很好的起到隔离器件的作用；若所述第一侧墙层104底面与所述第二侧墙层108底面的距离过短，会使得所述隔离层开口107过浅，使得形成在所述隔离层开口107侧壁上的第二侧墙层108过短，在对所述凹槽进行预清洗的过程中，不能很好的起到支撑第一侧墙层104的作用。为此，本实施例中，所述第一侧墙层104底面与所述第二侧墙层108底面的距离D1为250至800埃米。
需要说明的是，所述第二侧墙层108的厚度不宜过厚，也不宜过薄。若所述第二侧墙层108过厚，会占用过多的空间，且后续去除所述第二侧墙层108时会花费过多的时间；若所述第二侧墙层108过薄，使得所述第二侧墙层108的致密度差，在对所述凹槽进行预清洗的过程中，所述第二侧墙层108不能给第一侧墙层104提供的支撑，降低了所述第一侧墙层104发生倾斜或脱落的概率。为此，本实施例中，所述第二侧墙层108的厚度为30至100埃米。
本实施例中，所述第一侧墙层104的材料为氮化硅，氮化硅的硬度和致密度较高，能够给在其间形成的源漏掺杂层提供稳固支撑。
本实施例中，所述第二侧墙层108的材料为氮化硅，氮化硅的硬度和致密度较高，能够向所述第一侧墙层104提供支撑，降低了所述第一侧墙层104发生倾斜或脱落的概率。
所述顶部隔离层106突出所述鳍部101之间隔离层103的高度与所述第一侧墙层104底面与所述第二侧墙层108底面的距离相等。所述顶部隔离层106为富硅氧化硅，所述富硅氧化硅较难被刻蚀，因此形成凹槽的过程中，顶部隔离层106受损伤的几率减小，能够为第二侧墙层108提供较强的支撑力，从而使第二侧墙层108能够为第一侧墙层104提供有力的支撑，因此，能够降低所述第一侧墙层104发生倾斜或脱落的概率，从而优化半导体结构的性能。
所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括衬底、凸立于所述衬底上分立的鳍部、在所述鳍部露出的衬底上形成的隔离层以及横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶壁和部分侧壁；
在所述鳍部侧壁上形成第一侧墙层；
刻蚀位于相邻所述鳍部的所述第一侧墙层之间的所述隔离层，形成隔离层开口；
在所述第一侧墙层的侧壁和所述隔离层开口的侧壁上形成第二侧墙层；
去除所述第一侧墙层之间的部分鳍部，形成凹槽；
在所述凹槽中形成源漏掺杂层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述隔离层开口的步骤中，位于所述第一侧墙层下方的所述隔离层构成顶部隔离层；所述半导体结构的形成方法还包括：在形成所述隔离层开口之后，在形成所述第二侧墙层之前，在所述顶部隔离层中掺杂离子。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，鳍部的材料为硅，在所述顶部隔离层中掺杂离子的步骤包括：采用离子注入的方式在所述顶部隔离层中掺杂硅。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，离子注入的工艺参数包括：注入剂量为1.0E14原子每平方厘米至1.0E18原子每平方厘米，注入能量为1Kev至30Kev，离子注入的角度为0至45度。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，刻蚀位于相邻所述鳍部的所述第一侧墙层之间的所述隔离层的步骤中，刻蚀去除的所述隔离层的厚度为250至800埃米。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，形成隔离层开口的步骤包括：采用干法刻蚀工艺刻蚀所述第一侧墙层之间的所述隔离层，形成隔离层开口。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺去除所述第一侧墙层之间的所述隔离层的工艺参数包括：甲烷流量为80至800sccm，三氟甲烷的流量为30至2000sccm，等离子体功率为100至1300W，电压为80至500V，工艺时间为4至500秒，腔室压强为10至2000mToor。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，形成凹槽的步骤包括：采用干法刻蚀工艺刻蚀所述第一侧墙层之间的部分鳍部，形成凹槽。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法还包括：在形成所述凹槽后，在所述凹槽中形成源漏掺杂层前，对所述凹槽进行预清洗。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，在露出所述隔离层的鳍部侧壁上形成第一侧墙层的步骤包括：所述第一侧墙层的厚度为10至50埃米。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，形成第二侧墙层的步骤包括：所述第二侧墙层的厚度为30至100埃米。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第一侧墙层的侧壁和所述隔离层开口的侧壁上形成第二侧墙层的步骤包括：
形成保形覆盖所述第一侧墙层、隔离层开口以及鳍部的第二侧墙材料层；去除所述鳍部顶壁和隔离层开口底面的第二侧墙材料层，形成第二侧墙层。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，形成第二侧墙材料层的步骤包括：采用原子层沉积或者低压化学气相沉积形成第二侧墙材料层。
14.一种半导体结构，其特征在于，包括：
衬底；
凸出于所述衬底上分立的鳍部；
栅极结构，横跨所述鳍部，且覆盖所述鳍部的部分顶壁和侧壁；
源漏掺杂层，位于所述栅极结构两侧的所述鳍部中；
第一侧墙层，位于所述源漏掺杂层的侧壁上；
隔离层，位于所述鳍部露出的所述衬底上，且位于所述第一侧墙层下方的所述隔离层为顶部隔离层，所述顶部隔离层凸出于相邻所述鳍部的所述第一侧墙层之间的所述隔离层，在相邻所述鳍部的所述第一侧墙层之间构成隔离层开口；
第二侧墙层，位于所述第一侧墙层的侧壁和所述隔离层开口的侧壁上。
15.如权利要求14所述的半导体结构，其特征在于，所述第一侧墙层底面与所述第二侧墙层底面的距离为250至800埃米。
16.如权利要求14所述的半导体结构，其特征在于，所述第一侧墙层的材料为氮化硅。
17.如权利要求14所述的半导体结构，其特征在于，所述第一侧墙层的厚度为10至50埃米。
18.如权利要求14所述的半导体结构，其特征在于，所述第二侧墙层的厚度为30至100埃米。
19.如权利要求14所述的半导体结构，其特征在于，所述第二侧墙层的材料为氮化硅。
20.如权利要求14所述的半导体结构，其特征在于，所述顶部隔离层的材料为富硅氧化硅。
CN201811068653.8A 2018-09-13 2018-09-13 半导体结构及其形成方法 Active CN110896032B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811068653.8A CN110896032B (zh) 2018-09-13 2018-09-13 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811068653.8A CN110896032B (zh) 2018-09-13 2018-09-13 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN110896032A true CN110896032A (zh) 2020-03-20
CN110896032B CN110896032B (zh) 2021-09-14

Family

ID=69785493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811068653.8A Active CN110896032B (zh) 2018-09-13 2018-09-13 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN110896032B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022012333A1 (zh) * 2020-07-16 2022-01-20 长鑫存储技术有限公司 半导体结构及其制造方法
US11895821B2 (en) 2020-07-16 2024-02-06 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180069097A1 (en) * 2016-08-02 2018-03-08 International Business Machines Corporation Fabrication of a vertical fin field effect transistor having a consistent channel width
CN107785422A (zh) * 2016-08-29 2018-03-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN110349913A (zh) * 2018-04-08 2019-10-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180069097A1 (en) * 2016-08-02 2018-03-08 International Business Machines Corporation Fabrication of a vertical fin field effect transistor having a consistent channel width
CN107785422A (zh) * 2016-08-29 2018-03-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN110349913A (zh) * 2018-04-08 2019-10-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022012333A1 (zh) * 2020-07-16 2022-01-20 长鑫存储技术有限公司 半导体结构及其制造方法
US11895821B2 (en) 2020-07-16 2024-02-06 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof

Also Published As

Publication number Publication date
CN110896032B (zh) 2021-09-14

Similar Documents

Publication Publication Date Title
CN107958873B (zh) 鳍式场效应管及其形成方法
CN110896032B (zh) 半导体结构及其形成方法
CN111106009B (zh) 半导体结构及其形成方法
CN109962014B (zh) 半导体结构及其形成方法
US20090256207A1 (en) Finfet devices from bulk semiconductor and methods for manufacturing the same
CN110957220A (zh) 半导体结构及其形成方法
CN111341661B (zh) 晶体管及其形成方法
CN107591327B (zh) 鳍式场效应管的形成方法
CN111081546A (zh) 半导体结构及其形成方法
CN111261517B (zh) 半导体结构及其形成方法
CN113053739A (zh) 半导体结构及其形成方法
CN114068705A (zh) 半导体结构及其形成方法
CN112151449A (zh) 半导体结构及其形成方法
CN111627814A (zh) 半导体结构及其形成方法
CN113130311A (zh) 半导体结构及其形成方法
CN111128880B (zh) 半导体结构及其形成方法
CN111725067A (zh) 半导体结构及其形成方法
CN111755498A (zh) 半导体结构及其形成方法
CN111554635A (zh) 半导体结构及其形成方法
CN113808947B (zh) 半导体结构及其形成方法
CN112103182B (zh) 半导体结构及其形成方法
CN112151379B (zh) 半导体结构及其形成方法
CN111276442B (zh) 半导体结构及其形成方法
CN110707010B (zh) 半导体结构及其形成方法
CN111383917B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant