CN107785314A - 半导体器件的形成方法 - Google Patents

半导体器件的形成方法 Download PDF

Info

Publication number
CN107785314A
CN107785314A CN201610738862.3A CN201610738862A CN107785314A CN 107785314 A CN107785314 A CN 107785314A CN 201610738862 A CN201610738862 A CN 201610738862A CN 107785314 A CN107785314 A CN 107785314A
Authority
CN
China
Prior art keywords
layer
gate structure
protective layer
top surface
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610738862.3A
Other languages
English (en)
Other versions
CN107785314B (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610738862.3A priority Critical patent/CN107785314B/zh
Priority to EP17186343.4A priority patent/EP3288069A1/en
Priority to US15/680,406 priority patent/US10748816B2/en
Publication of CN107785314A publication Critical patent/CN107785314A/zh
Application granted granted Critical
Publication of CN107785314B publication Critical patent/CN107785314B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种半导体器件的形成方法，包括：提供基底，基底中具有隔离层；在隔离层两侧的基底上形成伪栅极结构；在隔离层上形成附加栅极结构，附加栅极结构和伪栅极结构的顶部表面具有第一保护层；在基底上形成覆盖伪栅极结构、附加栅极结构和第一保护层的侧壁的层间介质层；形成层间介质层后，去除附加栅极结构顶部表面的第一保护层；去除附加栅极结构顶部表面的第一保护层后，在附加栅极结构的顶部表面形成第二保护层；以第二保护层为掩膜，刻蚀去除伪栅极结构顶部表面的第一保护层；之后，去除伪栅极结构。所述半导体器件的形成方法能够在去除伪栅极结构的同时保留附加栅极结构，避免损耗隔离层，且降低了工艺的难度。

Description

半导体器件的形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件的形成方法。
背景技术
MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。
随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。
然而，无论是MOS晶体管还是鳍式场效应晶体管构成的半导体器件，现有技术中半导体器件的形成方法不能达到：避免损耗隔离层，且降低工艺难度。
发明内容
本发明解决的问题是提供一种半导体器件的形成方法，在去除伪栅极结构的同时避免损耗隔离层，且降低了工艺的难度。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底，所述基底中具有隔离层；在所述隔离层两侧的基底上形成伪栅极结构；在所述隔离层上形成附加栅极结构，所述附加栅极结构和伪栅极结构的顶部表面具有第一保护层；在所述基底上形成覆盖伪栅极结构、附加栅极结构和第一保护层的侧壁的层间介质层；形成层间介质层后，去除附加栅极结构顶部表面的第一保护层；去除附加栅极结构顶部表面的第一保护层后，在附加栅极结构的顶部表面形成第二保护层；以第二保护层为掩膜，刻蚀去除伪栅极结构顶部表面的第一保护层；刻蚀去除伪栅极结构顶部表面的第一保护层后，去除伪栅极结构。
可选的，以第二保护层为掩膜刻蚀去除伪栅极结构顶部表面的第一保护层的过程中，对第一保护层的刻蚀速率大于对第二保护层的刻蚀速率。
可选的，以第二保护层为掩膜刻蚀去除伪栅极结构顶部表面的第一保护层的过程中，第一保护层相对于第二保护层的刻蚀选择比值为5～200。
可选的，所述第一保护层的材料为氮化硅或者氮碳化硅。
可选的，所述第二保护层的材料为氧化硅、氮氧化硅或碳氧化硅。
可选的，形成第二保护层的方法包括：在层间介质层、第一保护层上和附加栅极结构的顶部表面形成第二保护材料层；去除高于层间介质层和第一保护层顶部表面的第二保护材料层，从而形成第二保护层。
可选的，所述伪栅极结构包括位于隔离层两侧的基底上的伪栅介质层和位于伪栅介质层上的伪栅电极。
可选的，所述伪栅介质层的材料为氧化硅；所述伪栅电极的材料为多晶硅。
可选的，去除伪栅极结构的方法包括：去除伪栅电极；去除伪栅电极后，去除伪栅介质层。
可选的，所述附加栅极结构包括位于隔离层上的附加栅介质层和位于附加栅介质层上的附加栅电极。
可选的，所述附加栅介质层的材料为氧化硅；所述附加栅电极的材料为多晶硅。
可选的，形成伪栅极结构、附加栅极结构和第一保护层的方法包括：在所述基底上形成栅极结构初始层；在所述栅极结构初始层上形成第一保护材料层；图形化所述第一保护材料层和栅极结构初始层，从而形成伪栅极结构、附加栅极结构和第一保护层。
可选的，还包括：在所述伪栅极结构的侧壁形成第一侧墙；在所述附加栅极结构的侧壁形成第二侧墙；形成第一侧墙和第二侧墙后，在第一侧墙和伪栅极结构两侧的基底中形成源漏掺杂区；形成层间介质层后，所述层间介质层还覆盖源漏掺杂区。
可选的，所述源漏掺杂区凸出于基底表面。
可选的，去除伪栅极结构后，形成开口；所述半导体器件的形成方法还包括：在所述开口中形成位于开口侧壁和底部的高K介质层和位于高K介质层上的金属栅电极。
可选的，所述基底为平面式的半导体衬底。
可选的，所述基底包括半导体衬底和位于半导体衬底上的鳍部；所述隔离层位于鳍部中；所述伪栅极结构横跨所述鳍部。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的半导体器件的形成方法，由于在去除伪栅极结构顶部表面的第一保护层的过程中，以第二保护层作为掩膜，因此使得去除伪栅极结构顶部表面的第一保护层后，附加栅极结构顶部表面至少具有部分第二保护层。在去除伪栅极结构的过程中，附加栅极结构的顶部表面具有第二保护层，所述第二保护层能够保护附加栅极结构不被刻蚀去除。因此在去除伪栅极结构的过程中不会损耗隔离层。
另外，本发明采用去除附加栅极结构顶部表面的第一保护层，然后在附加栅极结构的顶部表面形成第二保护层的方法避免损耗隔离层。因此在达到避免损耗隔离层目的的情况下，无需在附加栅极结构所在的区域上形成相应的掩膜层，使得工艺难度降低。
附图说明
图1至图3是一种半导体器件形成过程的结构示意图；
图4至图11是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术中形成的半导体器件的形成方法不能达到：避免损耗隔离层，且降低工艺难度。
图1至图3是一种半导体器件形成过程的结构示意图。
参考图1，提供半导体衬底100，所述半导体衬底100中具有隔离层110；在隔离层110两侧的半导体衬底100上形成伪栅极结构120；在隔离层110上形成附加栅极结构130，所述附加栅极结构130和伪栅极结构120的顶部表面具有掩膜层140；在伪栅极结构120两侧的半导体衬底100中形成抬高的源漏掺杂区150；形成抬高的源漏掺杂区150后，在所述半导体衬底100上形成覆盖伪栅极结构120、附加栅极结构130和掩膜层140的侧壁的层间介质层160。
所述伪栅极结构120包括位于隔离层110两侧的半导体衬底100上的伪栅介质层121和位于伪栅介质层121上的伪栅电极122。所述附加栅极结构130包括位于隔离层110上的附加栅介质层131和位于附加栅介质层131上的附加栅电极132。伪栅介质层121、附加栅介质层131和隔离层110的材料为氧化硅。所述伪栅电极122和附加栅电极132的材料为多晶硅。
所述附加栅极结构130和伪栅极结构120用于共同限制抬高的源漏掺杂区150的生长空间。
参考图2，形成层间介质层160后，采用无掩膜刻蚀工艺去除伪栅极结构120顶部表面的掩膜层140(参考图1)。
参考图3，去除伪栅极结构120顶部表面的掩膜层140后，去除伪栅极结构120(参考图2)，形成开口。
之后，在所述开口中形成位于开口的侧壁和底部的高K栅介质层和位于高K栅介质层上的金属栅电极。
然而，采用上述方法形成半导体器件的过程中，会损耗隔离层110，经研究发现，原因在于：
由于附加栅极结构130顶部表面的掩膜层140暴露在无掩膜刻蚀工艺的环境中，因此导致在去除伪栅极结构120顶部表面的掩膜层140的同时也会将附加栅极结构130顶部表面的掩膜层140去除，从而暴露出伪栅极结构120和附加栅极结构130的顶部表面。在去除伪栅电极122的同时也将附加栅电极132去除，在去除伪栅介质层121的同时也将附加栅介质层131去除。由于附加栅电极132和隔离层110的材料相同，因此在去除附加栅介质层131的同时会对隔离层110造成刻蚀损耗。容易将隔离层110覆盖的半导体衬底100暴露出来。
为了方便说明，将去除附加栅极结构130后形成的区域称为附加开口。隔离层110损耗后形成的区域称为隔离开口。
在所述开口中形成高K栅介质层的过程中，也会在所述附加开口和隔离开口中形成高K栅介质层的材料。在所述开口中形成金属栅电极的过程中，也会在所述附件开口和隔离开口中形成金属栅电极的材料。由于隔离开口位于附加开口的底部，高K栅介质层的材料不易填充于隔离开口中，因此使得隔离开口内壁的部分区域未形成高K栅介质层的材料。因此金属栅电极的材料极易与隔离开口暴露出的半导体衬底接触，造成短路。
为了不对隔离层110造成损耗，可以采用有掩膜的刻蚀工艺去除伪栅极结构120顶部表面的掩膜层140，从而保留附加栅极结构130顶部表面的掩膜层140。但是由于隔离层110的表面面积较小，相应的，附加栅极结构130的顶部表面的面积较小，因此需要形成顶部表面面积较小的掩膜。导致掩膜的高宽比增加，掩膜容易倾倒，从而增加了工艺的难度。
在此基础上，本发明提供一种半导体器件的形成方法，包括：提供基底，所述基底中具有隔离层；在所述隔离层两侧的基底上形成伪栅极结构；在所述隔离层上形成附加栅极结构，所述附加栅极结构和伪栅极结构的顶部表面具有第一保护层；在所述基底上形成覆盖伪栅极结构、附加栅极结构和第一保护层的侧壁的层间介质层；形成层间介质层后，去除附加栅极结构顶部表面的第一保护层；去除附加栅极结构顶部表面的第一保护层后，在附加栅极结构的顶部表面形成第二保护层；以第二保护层为掩膜，刻蚀去除伪栅极结构顶部表面的第一保护层；刻蚀去除伪栅极结构顶部表面的第一保护层后，去除伪栅极结构。
由于在去除伪栅极结构顶部表面的第一保护层的过程中，以第二保护层作为掩膜，因此使得去除伪栅极结构顶部表面的第一保护层后，附加栅极结构顶部表面至少具有部分第二保护层。在去除伪栅极结构的过程中，附加栅极结构的顶部表面具有第二保护层，所述第二保护层能够保护附加栅极结构不被刻蚀去除。因此在去除伪栅极结构的过程中不会损耗隔离层。另外，本发明采用去除附加栅极结构顶部表面的第一保护层，然后在附加栅极结构的顶部表面形成第二保护层的方法避免损耗隔离层。因此在达到避免损耗隔离层目的的情况下，无需在附加栅极结构所在的区域上形成相应的掩膜层，使得工艺难度降低。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
下面以所述半导体器件为鳍式场效应晶体管为例进行说明。所述半导体器件也可以为平面式的MOS晶体管。
图4至图11是本发明一实施例中半导体器件形成过程的结构示意图。
参考图4，提供基底，所述基底中具有隔离层220。
本实施例中，所述基底包括半导体衬底200和位于半导体衬底200上的鳍部210。在其它实施例中，当所述半导体器件为平面式的MOS晶体管时，所述基底为平面式的半导体衬底。
所述半导体衬底200为后续形成半导体器件提供工艺平台。
所述半导体衬底200的材料可以是单晶硅、多晶硅或非晶硅；半导体衬底200的材料也可以是硅、锗、锗化硅、砷化镓等半导体材料。本实施例中，所述半导体衬底200的材料为单晶硅。
本实施例中，鳍部210通过刻蚀半导体衬底200而形成。
在其它实施例中，可以是：在所述半导体衬底上形成鳍部材料层(未图示)；图形化所述鳍部材料层，从而形成鳍部。
所述隔离层220用于隔离相邻的有源区。
本实施例中，形成所述隔离层220的方法包括：在所述半导体衬底200上形成覆盖所述鳍部210侧壁的隔离初始层；在所述隔离初始层上形成第一掩膜层，第一掩膜层中具有凹槽，所述第一掩膜层定于出隔离层220的位置，所述凹槽的延伸方向垂直于鳍部210延伸方向且平行于半导体衬底200表面；以所述第一掩膜层为掩膜，采用各向异性干法刻蚀工艺刻蚀所述隔离初始层和鳍部210，在所述隔离初始层和鳍部210中形成底部凹槽(未图示)；在所述凹槽和底部凹槽中形成中间隔离层；形成中间隔离层后，去除第一掩膜层；去除第一掩膜层后，回刻蚀中间隔离层和相邻鳍部210之间的隔离初始层，使得相邻鳍部210之间的隔离初始层表面低于鳍部210的顶部表面，同时，回刻蚀后的中间隔离层的顶部表面高于鳍部210的顶部表面或与鳍部210的顶部表面齐平。
其中，相邻鳍部210之间的低于鳍部210的顶部表面的隔离初始层构成隔离结构；回刻蚀后的中间隔离层构成隔离层220。
所述隔离层220和隔离结构的材料为氧化硅、氮氧化硅或碳氧化硅。
本实施例中，所述隔离层220的顶部表面与鳍部210的顶部表面齐平。在其它实施例中，所述隔离层的顶部表面高于鳍部的顶部表面。
继续参考图4，在所述隔离层220两侧的基底上形成伪栅极结构230；在所述隔离层220上形成附加栅极结构240，所述附加栅极结构240和伪栅极结构230的顶部表面具有第一保护层250。
本实施例中，所述伪栅极结构230横跨所述鳍部210、覆盖部分鳍部210的顶部表面和侧壁。
所述伪栅极结构230包括横跨鳍部210的伪栅介质层231和位于伪栅介质层231表面的伪栅电极层232。其中，伪栅介质层231位于隔离结构的表面、覆盖部分鳍部210的顶部表面和侧壁。
所述伪栅介质层231的材料为氧化硅。所述伪栅电极层232的材料为多晶硅。
所述附加栅极结构240包括位于隔离层220上的附加栅介质层241和位于附加栅介质层241上的附加栅电极242。
所述附加栅介质层241的材料为氧化硅。所述附加栅电极242的材料为多晶硅。
第一保护层250的材料为氮化硅或者氮碳化硅。
形成伪栅极结构230、附加栅极结构240和第一保护层250的方法包括：在所述基底上形成栅极结构初始层(未图示)，所述栅极结构初始层包括位于所述基底上的栅介质初始层和位于栅介质初始层上的栅电极初始层；在所述栅极结构初始层上形成第一保护材料层；图形化所述第一保护材料层和栅极结构初始层，从而形成伪栅极结构230、附加栅极结构240和第一保护层250。
本实施例中，具体的，所述栅极结构初始层覆盖所述半导体衬底200和鳍部210。
其中，伪栅介质层231和附加栅介质层241对应所述栅介质初始层；伪栅电极层232和附加栅电极242对应所述栅电极初始层；第一保护层250对应所述第一保护材料层。
所述附加栅极结构240和伪栅极结构230用于共同限制后续源漏掺杂区的生长空间。
参考图5，在所述基底上形成覆盖伪栅极结构230、附加栅极结构240和第一保护层250的侧壁的层间介质层270。
本实施例中，在形成层间介质层270之前，还包括：在所述伪栅极结构230的侧壁形成第一侧墙(未图示)；在所述附加栅极结构240的侧壁形成第二侧墙(未图示)；形成第一侧墙和第二侧墙后，在第一侧墙和伪栅极结构230两侧的基底中形成源漏掺杂区260，具体的，在第一侧墙和伪栅极结构230两侧的鳍部210中形成源漏掺杂区260；然后在所述基底上形成覆盖伪栅极结构230、附加栅极结构240和第一保护层250的侧壁的层间介质层270，所述层间介质层270还覆盖第一侧墙的侧壁和第二侧墙的侧壁、以及源漏掺杂区260。
所述第一侧墙和第二侧墙的材料为氮化硅、氮氧化硅或碳氧化硅。所述层间介质层270的材料为氧化硅、氮氧化硅或碳氧化硅。且所述第一侧墙和第二侧墙的材料与所述层间介质层270的材料不同。
形成源漏掺杂区260的方法为：在所述伪栅极结构230和第一侧墙两侧的鳍部210中形成凹陷，所述凹陷的侧壁暴露出鳍部210；在所述凹陷中外延生长源漏材料层，从而形成源漏掺杂区260。
所述第一侧墙和伪栅极结构230顶部表面的第一保护层250能够避免源漏掺杂区260的材料生长在伪栅极结构230的表面。所述第二侧墙和附加栅极结构240顶部表面的第一保护层250能够避免源漏掺杂区260的材料生长在附加栅极结构240的表面。
本实施例中，所述源漏掺杂区260凸出于基底表面。具体的，所述源漏掺杂区260凸出于鳍部210的顶部表面。
本实施例中，由于形成了附加栅极结构240，因此附加栅极结构240能够限制源漏掺杂区260的生长空间。因此对于在伪栅极结构230和附加栅极结构240之间的源漏掺杂区260，源漏掺杂区260靠近伪栅极结构230一侧的形貌和靠近附加栅极结构240一侧的形貌较为对称。
在其它实施例中，所述源漏掺杂区的表面可以与基底表面齐平。
所述层间介质层270暴露出第一保护层250的顶部表面。
所述层间介质层270的材料为氧化硅、碳氧化硅或氮氧化硅。且层间介质层270的材料与第一保护层250的材料不同。
参考图6，形成层间介质层270后，去除附加栅极结构240顶部表面的第一保护层250。
去除附加栅极结构240顶部表面的第一保护层250的方法包括：形成第二掩膜层，所述第二掩膜层暴露出附加栅极结构240顶部表面的第一保护层250，且所述第二掩膜层覆盖伪栅极结构230顶部表面的第一保护层250；以所述第二掩膜层为掩膜，刻蚀去除所述附加栅极结构240顶部表面的第一保护层250。
由于伪栅极结构230顶部表面的第一保护层250的区域面积大于附加栅极结构240顶部表面的第一保护层250的区域面积，因此使得第二掩膜层的顶部表面的面积较大，相应的，第二掩膜层的高宽度较小。因此能够避免第二掩膜层倾倒，降低了工艺的难度。
接着，在附加栅极结构240的顶部表面形成第二保护层。
具体的，参考图7，在层间介质层270、第一保护层250上和附加栅极结构240的顶部表面形成第二保护材料层280；参考图8，去除高于层间介质层270和第一保护层250顶部表面的第二保护材料层280，从而形成第二保护层281。
形成第二保护材料层280的工艺为沉积工艺，如等离子体化学气相沉积工艺、亚大气压化学气相沉积工艺或低压化学气相沉积工艺。
所述第二保护层281的材料为氧化硅、氮氧化硅或碳氧化硅。且所述第二保护层281和第一保护层250的材料不同，使得后续在刻蚀去除伪栅极结构230顶部表面的第一保护层250的过程中，对第二保护层281和刻蚀速率和对第一保护层250的刻蚀速率不同。
去除高于层间介质层270和第一保护层250顶部表面的第二保护材料层280的工艺为平坦化工艺，如机械化学研磨工艺。
参考图9，以第二保护层281为掩膜，刻蚀去除伪栅极结构230顶部表面的第一保护层250(参考图8)。
由于在去除伪栅极结构230顶部表面的第一保护层250的过程中，以第二保护层281作为掩膜，因此使得去除伪栅极结构230顶部表面的第一保护层250后，附加栅极结构240顶部表面至少具有部分第二保护层281。
具体的，以第二保护层281为掩膜，刻蚀去除伪栅极结构230顶部表面的第一保护层250的过程中，对第一保护层250的刻蚀速率大于对第二保护层281的刻蚀速率。
本实施例中，在去除伪栅极结构230顶部表面的第一保护层250的过程中，第一保护层相250对于第二保护层281的刻蚀选择比值为5～200，如10、20、50、100、150。选择此范围的意义在于：若在去除伪栅极结构230顶部表面的第一保护层250的过程中，第一保护层相250对于第二保护层281的刻蚀选择比值大于200，会使得工艺实现的难度增加。若在去除伪栅极结构230顶部表面的第一保护层250的过程中，第一保护层相250对于第二保护层281的刻蚀选择比值小于5，使得第二保护层281对附加栅极结构240的保护程度降低。
具体的，去除伪栅极结构230顶部表面的第一保护层250的工艺为干法刻蚀工艺或者湿法刻蚀工艺。
本实施例中，采用各向异性的干法刻蚀工艺去除伪栅极结构230顶部表面的第一保护层250，参数包括：采用的气体包括N2和O2，N2的流量为20sccm～500sccm，O2的流量为3sccm～50sccm，源射频功率为30瓦～300瓦，偏置电压为10伏～150伏，腔室压强为2mtorr～500mtorr。
参考图10，刻蚀去除伪栅极结构230顶部表面的第一保护层250后，去除伪栅极结构230(参考图9)，形成开口271。
去除伪栅极结构230的方法包括：去除伪栅电极232；去除伪栅电极232后，去除伪栅介质层231。
由于在去除伪栅极结构230的过程中，附加栅极结构240的顶部表面具有第二保护层281，因此所述第二保护层281能够保护附加栅极结构240不被刻蚀去除。因此不会损耗隔离层220。
参考图11，在所述开口271(参考图10)中形成位于开口271侧壁和底部的高K(K大于3.9)介质层291和位于高K介质层291上的金属栅电极292。
所述高K介质层291的材料为HfO2、La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO4，所述金属栅电极292的材料为金属，如Al、Cu、Ag、Au、Ni、Ti、W、WN或WSi。
形成高K介质层291和金属栅电极292的方法包括：在所述开口的侧壁和底部、以及层间介质层270的顶部表面形成高K介质材料层(未图示)；在所述高K介质材料层上形成金属栅电极材料层(未图示)；去除高于层间介质层270的金属栅电极材料层和高K介质材料层，从而形成高K介质层291和金属栅电极292。其中，高K介质层291对应高K介质材料层，金属栅电极292对应金属栅电极材料层。
形成所述高K介质材料层和所述金属栅电极材料层的工艺沉积工艺，如等离子体化学气相沉积工艺、原子层沉积工艺、低压化学气相沉积工艺或亚大气压化学气相沉积工艺。
本实施例中，由于还形成了第一侧墙和第二侧墙，因此所述高K介质材料层还位于第一侧墙的顶部表面和第二侧墙的顶部表面。
由于隔离层220未受到刻蚀损耗，因此在沉积高K介质材料层的过程中，高K介质材料层的材料不会与隔离层220覆盖的鳍部210接触，在沉积金属栅电极材料层的过程中，金属栅电极材料层不会与隔离层220覆盖的鳍部210接触。相应的，金属栅电极292的材料不会与隔离层220覆盖的鳍部210接触，避免发生短路。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种半导体器件的形成方法，其特征在于，包括：
提供基底，所述基底中具有隔离层；
在所述隔离层两侧的基底上形成伪栅极结构；
在所述隔离层上形成附加栅极结构，所述附加栅极结构和伪栅极结构的顶部表面具有第一保护层；
在所述基底上形成覆盖伪栅极结构、附加栅极结构和第一保护层的侧壁的层间介质层；
形成层间介质层后，去除附加栅极结构顶部表面的第一保护层；
去除附加栅极结构顶部表面的第一保护层后，在附加栅极结构的顶部表面形成第二保护层；
以第二保护层为掩膜，刻蚀去除伪栅极结构顶部表面的第一保护层；
刻蚀去除伪栅极结构顶部表面的第一保护层后，去除伪栅极结构。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，以第二保护层为掩膜刻蚀去除伪栅极结构顶部表面的第一保护层的过程中，对第一保护层的刻蚀速率大于对第二保护层的刻蚀速率。
3.根据权利要求2所述的半导体器件的形成方法，其特征在于，以第二保护层为掩膜刻蚀去除伪栅极结构顶部表面的第一保护层的过程中，第一保护层相对于第二保护层的刻蚀选择比值为5～200。
4.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一保护层的材料为氮化硅或者氮碳化硅。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二保护层的材料为氧化硅、氮氧化硅或碳氧化硅。
6.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成第二保护层的方法包括：在层间介质层、第一保护层上和附加栅极结构的顶部表面形成第二保护材料层；去除高于层间介质层和第一保护层顶部表面的第二保护材料层，从而形成第二保护层。
7.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述伪栅极结构包括位于隔离层两侧的基底上的伪栅介质层和位于伪栅介质层上的伪栅电极。
8.根据权利要求7所述的半导体器件的形成方法，其特征在于，所述伪栅介质层的材料为氧化硅；所述伪栅电极的材料为多晶硅。
9.根据权利要求7所述的半导体器件的形成方法，其特征在于，去除伪栅极结构的方法包括：去除伪栅电极；去除伪栅电极后，去除伪栅介质层。
10.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述附加栅极结构包括位于隔离层上的附加栅介质层和位于附加栅介质层上的附加栅电极。
11.根据权利要求10所述的半导体器件的形成方法，其特征在于，所述附加栅介质层的材料为氧化硅；所述附加栅电极的材料为多晶硅。
12.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成伪栅极结构、附加栅极结构和第一保护层的方法包括：在所述基底上形成栅极结构初始层；在所述栅极结构初始层上形成第一保护材料层；图形化所述第一保护材料层和栅极结构初始层，从而形成伪栅极结构、附加栅极结构和第一保护层。
13.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在所述伪栅极结构的侧壁形成第一侧墙；在所述附加栅极结构的侧壁形成第二侧墙；形成第一侧墙和第二侧墙后，在第一侧墙和伪栅极结构两侧的基底中形成源漏掺杂区；形成层间介质层后，所述层间介质层还覆盖源漏掺杂区。
14.根据权利要求13所述的半导体器件的形成方法，其特征在于，所述源漏掺杂区凸出于基底表面。
15.根据权利要求1、13或14所述的半导体器件的形成方法，其特征在于，去除伪栅极结构后，形成开口；
所述半导体器件的形成方法还包括：在所述开口中形成位于开口侧壁和底部的高K介质层和位于高K介质层上的金属栅电极。
16.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述基底为平面式的半导体衬底。
17.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述基底包括半导体衬底和位于半导体衬底上的鳍部；所述隔离层位于鳍部中；所述伪栅极结构横跨所述鳍部。
CN201610738862.3A 2016-08-26 2016-08-26 半导体器件的形成方法 Active CN107785314B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610738862.3A CN107785314B (zh) 2016-08-26 2016-08-26 半导体器件的形成方法
EP17186343.4A EP3288069A1 (en) 2016-08-26 2017-08-16 Semiconductor device and fabrication method thereof
US15/680,406 US10748816B2 (en) 2016-08-26 2017-08-18 Semiconductor device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610738862.3A CN107785314B (zh) 2016-08-26 2016-08-26 半导体器件的形成方法

Publications (2)

Publication Number Publication Date
CN107785314A true CN107785314A (zh) 2018-03-09
CN107785314B CN107785314B (zh) 2020-05-08

Family

ID=59655916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610738862.3A Active CN107785314B (zh) 2016-08-26 2016-08-26 半导体器件的形成方法

Country Status (3)

Country Link
US (1) US10748816B2 (zh)
EP (1) EP3288069A1 (zh)
CN (1) CN107785314B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634798A (zh) * 2018-06-25 2019-12-31 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113327979A (zh) * 2020-02-28 2021-08-31 中芯国际集成电路制造（天津）有限公司 半导体结构的形成方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10134604B1 (en) * 2017-04-28 2018-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
TWI728139B (zh) 2017-06-28 2021-05-21 聯華電子股份有限公司 半導體元件及其製作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050019993A1 (en) * 2003-07-24 2005-01-27 Deok-Hyung Lee Methods for fabricating fin field effect transistors using a protective layer to reduce etching damage
CN101807602A (zh) * 2010-03-25 2010-08-18 复旦大学 一种不对称型源漏场效应晶体管及其制备方法
US20110266633A1 (en) * 2010-04-30 2011-11-03 Globalfoundries Inc. Semiconductor Device Comprising Metal Gates and Semiconductor Resistors Formed on the Basis of a Replacement Gate Approach
CN102655092A (zh) * 2011-03-01 2012-09-05 中芯国际集成电路制造(上海)有限公司 晶体管的制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077536A (ja) * 1998-09-03 2000-03-14 Hitachi Ltd 半導体装置の製造方法
US8703594B2 (en) * 2011-10-25 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a treated gate structure and fabrication method thereof
TWI600159B (zh) * 2014-10-01 2017-09-21 聯華電子股份有限公司 半導體元件及其製作方法
KR102262834B1 (ko) * 2014-12-24 2021-06-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9431396B2 (en) * 2015-01-30 2016-08-30 Globalfoundries Inc. Single diffusion break with improved isolation and process window and reduced cost

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050019993A1 (en) * 2003-07-24 2005-01-27 Deok-Hyung Lee Methods for fabricating fin field effect transistors using a protective layer to reduce etching damage
CN101807602A (zh) * 2010-03-25 2010-08-18 复旦大学 一种不对称型源漏场效应晶体管及其制备方法
US20110266633A1 (en) * 2010-04-30 2011-11-03 Globalfoundries Inc. Semiconductor Device Comprising Metal Gates and Semiconductor Resistors Formed on the Basis of a Replacement Gate Approach
CN102655092A (zh) * 2011-03-01 2012-09-05 中芯国际集成电路制造(上海)有限公司 晶体管的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634798A (zh) * 2018-06-25 2019-12-31 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113327979A (zh) * 2020-02-28 2021-08-31 中芯国际集成电路制造（天津）有限公司 半导体结构的形成方法

Also Published As

Publication number Publication date
US20180061716A1 (en) 2018-03-01
US10748816B2 (en) 2020-08-18
EP3288069A1 (en) 2018-02-28
CN107785314B (zh) 2020-05-08

Similar Documents

Publication Publication Date Title
US20220328356A1 (en) Mechanisms for Forming FinFET Device
US11721763B2 (en) Semiconductor device and manufacturing method thereof
CN105448863B (zh) 具有接触插塞的半导体结构
CN106684144B (zh) 半导体结构的制造方法
CN104810368B (zh) Cmos晶体管及其形成方法
CN107968118A (zh) 鳍式场效应管及其形成方法
WO2006073624A1 (en) Semiconductor fabrication process including recessed source/drain regions in an soi wafer
CN105336589B (zh) 晶体管的形成方法
CN106653841A (zh) 半导体结构及其形成方法
TWI620250B (zh) 保護溝渠側壁以形成選擇性磊晶半導體材料
CN104752185B (zh) 金属栅极的形成方法
CN107785314A (zh) 半导体器件的形成方法
CN105097533A (zh) 半导体结构的形成方法
KR102351679B1 (ko) 랩 어라운드 콘택트 집적 방식
CN109427664A (zh) 半导体结构及其形成方法
US20160172439A1 (en) Fin-fet device and manufacturing method thereof
CN112993011A (zh) 半导体结构及其形成方法
CN107591438A (zh) 半导体器件及其形成方法
CN104979173B (zh) 半导体结构及其形成方法
CN107039272A (zh) 鳍式晶体管的形成方法
CN107045981B (zh) 半导体结构的形成方法
CN106935503B (zh) 半导体器件的形成方法
CN110164767A (zh) 半导体器件及其形成方法
CN105632923B (zh) 半导体结构的形成方法
CN107591327B (zh) 鳍式场效应管的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant