CN105632923B

CN105632923B - 半导体结构的形成方法

Info

Publication number: CN105632923B
Application number: CN201410588908.9A
Authority: CN
Inventors: 毛刚
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2014-10-28
Filing date: 2014-10-28
Publication date: 2018-11-16
Anticipated expiration: 2034-10-28
Also published as: CN105632923A

Abstract

一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底形成有突起的鳍部；形成覆盖鳍部的侧壁和顶部表面的牺牲层，所述牺牲层包括位于鳍部的侧壁和顶部表面上的第一氧化硅层、位于第一氧化硅层表面的无定形硅层、位于无定形硅层表面的第二氧化硅层；对所述鳍部进行离子注入，在所述鳍部中注入杂质离子，形成阱区；去除所述牺牲层。本发明的方法，在防止鳍部离子注入损伤的同时，防止去除牺牲层时对鳍部的刻蚀损伤。

Description

半导体结构的形成方法

技术领域

本发明涉及半导体制作领域，特别涉及一种半导体结构的形成方法。

背景技术

MOS晶体管通过在栅极施加电压，调节通过沟道区域的电流来产生开关信号。但当半导体技术进入20纳米以下节点时，传统的平面式MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括具有高深宽比的半导体鳍部、覆盖部分所述鳍部的顶部和侧壁的栅极结构、位于所述栅极结构两侧的鳍部内的源区和漏区，鳍式场效应晶体管的栅极结构可以从顶部和两侧对鳍部进行控制，具有比平面MOS晶体管强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应。

现有技术的鳍式场效应晶体管，包括：半导体衬底，所述半导体衬底上形成有凸出的鳍部；隔离层，覆盖所述半导体衬底的表面以及鳍部的侧壁的部分侧壁表面，且隔离层的表面低于鳍部的顶部表面；栅极结构，横跨在所述鳍部上，覆盖所述鳍部的部分顶部和侧壁表面，栅极结构包括栅介质层和位于栅介质层上的栅电极。

但是，现有技术的鳍式场效应晶体管制作工艺稳定性仍有待提高。

发明内容

本发明解决的问题是怎样在防止鳍部离子注入损伤的同时，防止鳍部的刻蚀损伤。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域的半导体衬底上形成有若干第一鳍部，所述第二区域的半导体衬底上形成有若干第二鳍部；形成覆盖第一鳍部和第二鳍部的侧壁和顶部表面的牺牲层，所述牺牲层包括位于第一鳍部和第二鳍部的侧壁和顶部表面上的第一氧化硅层、位于第一氧化硅层表面的无定形硅层、位于无定形硅层表面的第二氧化硅层；形成覆盖所述第一区域上的牺牲层表面的第一掩膜层；以所述第一掩膜层为掩膜，对第二区域的第二鳍部进行离子注入，在所述第二鳍部中注入第一类型的杂质离子，形成第二阱区；去除所述第一掩膜层；形成覆盖第二区域上的牺牲层表面的第二掩膜层；以所述第二掩膜层为掩膜，对第一区域的第一鳍部进行离子注入，在所述第一鳍部中注入第二类型的杂质离子，形成第一阱区，第二类型的杂质离子与第一类型的杂质离子的类型相反；去除所述第二掩膜层和牺牲层。

可选的，所述第一氧化硅层的形成工艺为原子层沉积工艺。

可选的，第一氧化硅层的厚度为10～20埃。

可选的，所述无定形硅层的形成工艺为化学气相沉积工艺，化学气相沉积工艺采用的硅源气体为SiH₄或SiH₂Cl₂，流量为10sccm～500sccm，反应温度为500～800摄氏度；反应气压为1～100Torr。

可选的，所述无定形硅层的厚度为20～50埃。

可选的，所述第二氧化硅层的形成工艺为氧化工艺。

可选的，所述第二氧化硅层的厚度为10～15埃。

可选的，所述氧化工艺的温度为室温，气体为O₃。

可选的，所述第一类型的杂质离子为N型杂质离子，所述第二类型的杂质离子为P型杂质离子。

可选的，所述第一类型的杂质离子为P型杂质离子，所述第二类型的杂质离子为N型杂质离子。

可选的，所述第一掩膜层和第二掩膜层的材料为光刻胶。

可选的，去除所述第一掩膜层和第二掩膜层采用灰化工艺。

可选的，去除所述牺牲层包括第一湿法刻蚀工艺，第二湿法刻蚀工艺和第三干法刻蚀工艺。

可选的，所述第一湿法刻蚀工艺采用的刻蚀溶液为稀释氢氟酸，体积百分比浓度为200:1。

可选的，所述第二湿法刻蚀工艺采用的刻蚀溶液为TMAH溶液。

可选的，所述第三干法刻蚀采用的刻蚀气体为NF₃和NH₃的混合气体。

本发明还提供了一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底形成有突起的鳍部；形成覆盖鳍部的侧壁和顶部表面的牺牲层，所述牺牲层包括位于鳍部的侧壁和顶部表面上的第一氧化硅层、位于第一氧化硅层表面的无定形硅层、位于无定形硅层表面的第二氧化硅层；对所述鳍部进行离子注入，在所述鳍部中注入杂质离子，形成阱区；去除所述牺牲层。

可选的，去除所述牺牲层包括第一湿法刻蚀工艺，第二湿法刻蚀工艺和第三干法刻蚀工艺，采用第一湿法刻蚀工艺去除所述第二氧化硅层，采用第二湿法刻蚀工艺去除所述无定形硅层，采用第三干法刻蚀工艺去除所述第一氧化硅层。

可选的，所述第一氧化硅层的厚度为10～20埃，所述第二氧化硅层的厚度为10～15埃，所述无定形硅层的厚度为20～50埃。

与现有技术相比，本发明的技术方案具有以下优点：

半导体结构的形成方法，在离子注入之前，在第一鳍部和第二鳍部的侧壁和顶部表面上形成牺牲层，所述牺牲层包括位于鳍部的侧壁和顶部表面上的第一氧化硅层、位于第一氧化硅层表面的无定形硅层、位于无定形硅层表面的第二氧化硅层，牺牲层在对第一鳍部和第二鳍部进行离子注入的过程中，可以防止对第一鳍部和第二鳍部的注入损伤，所述牺牲层包括无定形硅层和第二氧化硅层，因而在第一氧化硅层的厚度较薄的情况下可以使得牺牲层满足预定的厚度，由于第一氧化硅层的厚度可以做得很薄，后续去除第一氧化硅层时对与第一氧化硅层直接接触的第一鳍部和第二鳍部表面的刻蚀损伤和过刻蚀量很小，而整个牺牲层的厚度可以相对的较厚，在离子注入的过程中有效的防止的了第一鳍部和第二鳍部的注入损伤；

并且，牺牲层中包括无定形硅层，一方面无定形硅材料的晶格是无序排列，后续在离子注入时，可以防止注入的部分杂质离子沿着晶格之间的间隙注入到第一鳍部和第二鳍部的深度过深，而影响注入离子的均匀性；另一方面，所述无定形硅层可以很方便的形成，并且后续去除工艺非常简单。

进一步，所述第一氧化硅层通过原子层沉积工艺形成，使形成的第一氧化硅层的厚度的均匀性较好。

进一步，所述第一氧化硅层的厚度为10～20埃，在去除第一氧化硅层时，刻蚀时间可以较短，对第一鳍部和第二鳍部过刻蚀量相对也较少，对隔离层的过刻蚀量也相应的减少。

附图说明

图1为现有技术鳍式场效应晶体管的形成方法的流程示意图；

图2～图7为本发明实施例半导体结构的形成过程的结构示意图。

具体实施方式

如背景技术所言，现有技术的鳍式场效应晶体管的制作工艺稳定性仍有待提高，比如，在鳍式场效应晶体管的制作过程中，鳍部的损伤和隔离层的损耗的问题会对形成的鳍式场效应晶体管的电学性能会产生影响。

现有技术的鳍式场效应晶体管的形成过程，请参考图1，包括，步骤S101，提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域的半导体衬底上形成有若干第一鳍部，所述第二区域的半导体衬底上形成有若干第二鳍部；步骤S102，形成覆盖第一鳍部和第二鳍部的侧壁和顶部表面的氧化硅保护层；步骤S103，形成覆盖所述第一区域上的氧化硅保护层表面的第一掩膜层；步骤S104，以所述第一掩膜层为掩膜，对第二区域的第二鳍部进行离子注入，在所述第二鳍部中注入第一类型的杂质离子；步骤S105，去除所述第一掩膜层；步骤S106，形成覆盖第二区域上的氧化硅保护层表面的第二掩膜层；步骤S107，以所述第二掩膜层为掩膜，对第一区域的第一鳍部进行离子注入，在所述第一鳍部中注入第二类型的杂质离子，第二类型的杂质离子与第一类型的杂质离子的类型相反；步骤S108，去除所述第二掩膜层和氧化硅保护层。

对上述过程进行研究发现，为了防止鳍部材料被消耗，所述氧化硅保护层是采用化学气相沉积工艺形成，所述氧化硅保护层在离子注入的过程中用于保护第一鳍部和第二鳍部的表面不会被离子注入工艺损伤，一般来说氧化硅保护层的厚度越厚，在离子注入过程中，氧化硅保护层保护第一鳍部和第二鳍部的表面不会被注入损伤的效果会更好，但是如果形成的氧化硅保护层过厚的话，在去除氧化硅层保护层时鳍部的刻蚀损伤和过刻蚀的量相应的也要加大，使得鳍部材料的损耗会增加，并且对隔离层的过刻蚀量也会增加，使得形成的鳍式场效应晶体管的电学性能受到影响。

为此，本发明提供了一种半导体结构的形成方法，在离子注入之前，在第一鳍部和第二鳍部的侧壁和顶部表面上形成牺牲层，所述牺牲层包括位于鳍部的侧壁和顶部表面上的第一氧化硅层、位于第一氧化硅层表面的无定形硅层、位于无定形硅层表面的第二氧化硅层，因而在形成的第一氧化硅层的厚度可以较薄，后续去除第一氧化硅层时对第一鳍部和第二鳍部的刻蚀损伤和过刻蚀量很小，而整个牺牲层的厚度可以相对的较厚，在离子注入的过程中有效的防止的了第一鳍部和第二鳍部的注入损伤。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

请参考图2，提供半导体衬底200，所述半导体衬底200包括第一区域11和第二区域12，所述第一区域11的半导体衬底200上形成有若干第一鳍部202，所述第二区域12的半导体衬底200上形成有若干第二鳍部201。

所述半导体衬底200可以是硅或者绝缘体上硅(SOI)，所述半导体衬底200也可以是锗、锗硅、砷化镓或者绝缘体上锗，本实施中所述半导体衬底200的材料为硅。

所述半导体衬底200表面形成有若干凸起的第一鳍部202和第二鳍部201，本实施例中，所述第一鳍部202和第二鳍部201通过刻蚀半导体衬底200形成，在本发明的其他实施例中，所述第一鳍部202和第二鳍部201通过外延工艺形成。所述第一鳍部202作为第一类型的鳍式场效应晶体管的鳍部，所述第二鳍部201作为第二类型的鳍式场效应晶体管的鳍部，第一类型与第二类型不相同，在一的实施例中，所述第一类型的鳍式场效应晶体管为N型鳍式场效应晶体管，所述第二类型的鳍式场效应晶体管为P型的鳍式场效应晶体管，在另一实施例中，所述第一类型的鳍式场效应晶体管为P型鳍式场效应晶体管，所述第二类型的鳍式场效应晶体管为N型的鳍式场效应晶体管。

本实施例中，所述半导体衬底200上还形成有隔离层203，所述隔离层203的表面低于第一鳍部202和第二鳍部201的顶部表面，所述隔离层203的材料为氧化硅、氮化硅或氮氧化硅，本实施例中所述隔离层203的材料为氧化硅。隔离层203形成的具体过程为：首先形成覆盖所述半导体衬底200、第一鳍部202和第二鳍部201的隔离材料层；然后采用化学机械研磨工艺平坦化所述隔离材料层，以第一鳍部202和第二鳍部201的顶部表面为停止层；接着回刻蚀去除部分所述隔离材料层，形成隔离层203，所述隔离层203的表面低于第一鳍部202和第二鳍部201的顶部表面。

参考图3，形成覆盖第一鳍部202和第二鳍部201的侧壁和顶部表面的牺牲层207，所述牺牲层207包括位于第一鳍部202和第二鳍部201的侧壁和顶部表面上的第一氧化硅层204、位于第一氧化硅层204表面的无定形硅层205、位于无定形硅层205表面的第二氧化硅层206。

所述第一氧化硅层204的形成工艺可以为原子层沉积工艺，使形成的第一氧化硅层204的厚度的均匀性较好。

所述牺牲层207用于在后续进行离子注入工艺时，保护第一鳍部202和第二鳍部201的受到离子注入的损伤，本实施例中，所述牺牲层207包括第一氧化硅层204、位于第一氧化硅层204表面的无定形硅层205、位于无定形硅层205表面的第二氧化硅层206，无定形硅层205的存在使得第一氧化硅层204的厚度可以较薄，因而后续在去除第一氧化硅层204时，对第一鳍部202和第二鳍部201刻蚀损伤和过刻蚀的量相应的也较小，从而减小了第一鳍部202和第二鳍部201的损耗，并且减小了隔离层203被过刻蚀量，第二氧化硅层206的存在可以避免后续光刻工艺中显影液对无定形硅层205的损伤。

在一具体的实施例中，所述第一氧化硅层204的厚度为10～20埃。

所述第一氧化硅层204上形成有无定形硅层205，本实施例中，采用无定形硅层205的目的是：一方面无定形硅材料的晶格是无序排列，后续在离子注入时，可以防止注入的部分杂质离子沿着晶格之间的间隙注入到第一鳍部202和第二鳍部201的深度过深，而影响注入离子的均匀性；另一方面，所述无定形硅层205可以很方便的形成，并且后续去除工艺非常简单。

所述无定形硅层205的形成工艺为化学气相沉积工艺，化学气相沉积工艺采用的硅源气体为SiH₄或SiH₂Cl₂，流量为10sccm～500sccm，反应温度为500～800摄氏度；反应气压为1～100Torr。

在一具体的实施例中，所述无定形硅层205的厚度可以为20～50埃。

本实施例中，所述第二氧化硅层206的形成工艺为氧化工艺，通过氧化工艺氧化部分无定形硅层205形成所述第二氧化硅层206，所述氧化工艺的温度为室温，气体为O₃。在本发明的其他实施例中，所述第二氧化硅206层可以通过沉积工艺形成。

在无定形硅层205上形成第二氧化硅206层的目的是，避免后续光刻工艺中显影液对无定形硅的损伤。

在一具体的实施例中，所述第二氧化硅层的厚度可以为10～15埃。

参考图4，形成覆盖所述第一区域11上的牺牲层207表面的第一掩膜层208；以所述第一掩膜层208为掩膜，对第二区域12的第二鳍部201进行离子注入，在所述第二鳍部201中注入第一类型的杂质离子，形成第二阱区(图中未示出)。

所述第一掩膜层208材料为光刻胶或其他合适的材料。

本实施例中，所述第一类型的杂质离子为N型杂质离子，所述N型杂质离子为磷离子、砷离子或锑离子中的一种或几种。

在本发明的其他实施例中，所述第一类型的杂质离子可以为P型杂质离子，所述P型杂质离子为硼离子、氟化硼离子、镓离子或铟离子中的一种或几种。

参考图5，去除所述第一掩膜层208(参考图4)；形成覆盖第二区域12上的牺牲层207表面的第二掩膜层209；以所述第二掩膜层209为掩膜，对第一区域11的第一鳍部202进行离子注入，在所述第一鳍部202中注入第二类型的杂质离子，形成第一阱区(图中未示出)，第二类型的杂质离子与第一类型的杂质离子的类型相反。

本实施例中，所述第二类型的杂质离子为P型杂质离子，所述P型杂质离子为硼离子、氟化硼离子、镓离子或铟离子中的一种或几种。

在本发明的其他实施例中，所述第一类型的杂质离子可以为N型杂质离子，所述N型杂质离子为磷离子、砷离子或锑离子中的一种或几种。

去除所述第一掩膜层208采用灰化工艺或等离子刻蚀工艺或者其他合适的工艺。

需要说明的是，在本发明的其他实施例中，可以先对第一区域的第一鳍部进行离子注入，形成第一阱区；然后对第二区域的第二鳍部进行离子注入，形成第二阱区。

参考图6，去除所述第二掩膜层209(参考图5)。

去除所述第二掩膜层209采用灰化工艺或等离子刻蚀工艺或者其他合适的工艺。

参考图7，去除所述牺牲层207(参考图6)，暴露出第一鳍部202和第二鳍部201的表面和隔离层203的表面；形成横跨覆盖所述第一鳍部202的侧壁和顶部部分表面的第一栅极结构，形成横跨覆盖所述第二鳍部201的侧壁和顶部部分表面的第二栅极结构。

去除所述牺牲层207包括第一湿法刻蚀工艺，第二湿法刻蚀工艺和第三干法刻蚀工艺，采用第一湿法刻蚀工艺去除所述第二氧化硅层206(参考图6)，采用第二湿法刻蚀工艺去除所述无定形硅层205，采用第三干法刻蚀工艺去除所述第一氧化硅层204。

所述第一湿法刻蚀工艺采用的刻蚀溶液为稀释氢氟酸，体积百分比浓度为200:1。

所述第二湿法刻蚀工艺采用的刻蚀溶液为TMAH溶液。

所述第三干法刻蚀采用的刻蚀气体为NF₃和NH₃的混合气体，NF₃和NH₃的体积比为4:1～15:1，NF₃和NH₃的混合气体在对氧化硅层进行刻蚀时，对第一鳍部202和第二鳍部201的损伤和过刻蚀量很小。

所述第一栅极结构包括横跨覆盖在第一鳍部202的侧壁和顶部部分表面的第一栅介质层213和位于第一栅介质层213上的第一栅电极层214；所述第二栅极结构包括横跨覆盖在第二鳍部201的侧壁和顶部部分表面的第二栅介质层211和位于第二栅介质层211上的第二栅电极层212。

所述第一栅极结构可以横跨一个或多个(≥2个)第一鳍部202，所述第二栅极结构可以横跨一个或多个(≥2个)第二鳍部201。

所述第一栅极结构和第二栅极结构可以为多晶硅栅极结构或者金属栅极结构。所述第一栅极结构和第二栅极结构为多晶硅栅极结构时，所述第一栅介质层213和第二栅介质层211的材料为氧化硅，所述第一栅电极层214和第二栅电极层212的材料为多晶硅。所述第一栅极结构和第二栅极结构为金属栅极结构时，所述第一栅介质层213和第二栅介质层211的材料为高K介电常数材料，所述高K栅介质层的材料为HfO₂、TiO₂、HfZrO、HfSiNO、Ta₂O₅、ZrO₂、ZrSiO₂、Al₂O₃、SrTiO₃或BaSrTiO，所述第一栅电极层214和第二栅电极层212的材料为金属，所述金属为W、Al、Cu、Ti、Ag、Au、Pt、Ni中的一种或几种。

在形成第一栅极结构后，还包括：进行离子注入，在第一栅极结构两侧的鳍部内形成第一源/漏区；在形成第二栅极结构后，还包括：进行离子注入，在第二栅极结构两侧的鳍部内形成第二源/漏区。

本发明另一实施例还提供了一种半导体结构的形成方法，包括：

提供半导体衬底，所述半导体衬底形成有突起的鳍部；

形成覆盖鳍部的侧壁和顶部表面的牺牲层，所述牺牲层包括位于鳍部的侧壁和顶部表面上的第一氧化硅层、位于第一氧化硅层表面的无定形硅层、位于无定形硅层表面的第二氧化硅层；

对所述鳍部进行离子注入，在所述鳍部中注入杂质离子，形成阱区；

去除所述牺牲层。

去除所述牺牲层包括第一湿法刻蚀工艺，第二湿法刻蚀工艺和第三干法刻蚀工艺，采用第一湿法刻蚀工艺去除所述第二氧化硅层，采用第二湿法刻蚀工艺去除所述无定形硅层，采用第三干法刻蚀工艺去除所述第一氧化硅层。

所述第一氧化硅层的厚度为10～20埃，所述第二氧化硅层的厚度为10～15埃，所述无定形硅层的厚度为20～50埃。

需要说明的是，本实施例中与前述实施例相同或类似结构的相关限定或描述，在此不再赘述，请参考前述实施例。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种半导体结构的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域的半导体衬底上形成有若干第一鳍部，所述第二区域的半导体衬底上形成有若干第二鳍部；

形成覆盖第一鳍部和第二鳍部的侧壁和顶部表面的牺牲层，所述牺牲层包括位于第一鳍部和第二鳍部的侧壁和顶部表面上的第一氧化硅层、位于第一氧化硅层表面的无定形硅层、位于无定形硅层表面的第二氧化硅层，所述第一氧化硅层的厚度为10～20埃，所述第二氧化硅层的厚度为10～15埃，所述无定形硅层的厚度为20～50埃；

形成覆盖所述第一区域上的牺牲层表面的第一掩膜层；

以所述第一掩膜层为掩膜，对第二区域的第二鳍部进行离子注入，在所述第二鳍部中注入第一类型的杂质离子，形成第二阱区；

去除所述第一掩膜层；

形成覆盖第二区域上的牺牲层表面的第二掩膜层；

以所述第二掩膜层为掩膜，对第一区域的第一鳍部进行离子注入，在所述第一鳍部中注入第二类型的杂质离子，形成第一阱区，第二类型的杂质离子与第一类型的杂质离子的类型相反；

去除所述第二掩膜层和牺牲层。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一氧化硅层的形成工艺为原子层沉积工艺。

3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述无定形硅层的形成工艺为化学气相沉积工艺，化学气相沉积工艺采用的硅源气体为SiH₄或SiH₂Cl₂，流量为10sccm～500sccm，反应温度为500～800摄氏度；反应气压为1～100Torr。

4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二氧化硅层的形成工艺为氧化工艺。

5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述氧化工艺的温度为室温，气体为O₃。

6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一类型的杂质离子为N型杂质离子，所述第二类型的杂质离子为P型杂质离子。

7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一类型的杂质离子为P型杂质离子，所述第二类型的杂质离子为N型杂质离子。

8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一掩膜层和第二掩膜层的材料为光刻胶。

9.如权利要求8所述的半导体结构的形成方法，其特征在于，去除所述第一掩膜层和第二掩膜层采用灰化工艺。

10.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述牺牲层包括第一湿法刻蚀工艺，第二湿法刻蚀工艺和第三干法刻蚀工艺。

11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第一湿法刻蚀工艺采用的刻蚀溶液为稀释氢氟酸，体积百分比浓度为200:1。

12.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第二湿法刻蚀工艺采用的刻蚀溶液为TMAH溶液。

13.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第三干法刻蚀采用的刻蚀气体为NF₃和NH₃的混合气体。

14.一种半导体结构的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底形成有突起的鳍部；

形成覆盖鳍部的侧壁和顶部表面的牺牲层，所述牺牲层包括位于鳍部的侧壁和顶部表面上的第一氧化硅层、位于第一氧化硅层表面的无定形硅层、位于无定形硅层表面的第二氧化硅层，所述第一氧化硅层的厚度为10～20埃，所述第二氧化硅层的厚度为10～15埃，所述无定形硅层的厚度为20～50埃；

去除所述牺牲层。

15.如权利要求14所述的半导体结构的形成方法，其特征在于，去除所述牺牲层包括第一湿法刻蚀工艺，第二湿法刻蚀工艺和第三干法刻蚀工艺，采用第一湿法刻蚀工艺去除所述第二氧化硅层，采用第二湿法刻蚀工艺去除所述无定形硅层，采用第三干法刻蚀工艺去除所述第一氧化硅层。