CN103928328A - 鳍式场效应晶体管的形成方法 - Google Patents
鳍式场效应晶体管的形成方法 Download PDFInfo
- Publication number
- CN103928328A CN103928328A CN201310009285.0A CN201310009285A CN103928328A CN 103928328 A CN103928328 A CN 103928328A CN 201310009285 A CN201310009285 A CN 201310009285A CN 103928328 A CN103928328 A CN 103928328A
- Authority
- CN
- China
- Prior art keywords
- field effect
- formula field
- formation method
- fin
- fin formula
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title claims abstract description 60
- 239000004065 semiconductor Substances 0.000 claims abstract description 97
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 230000015572 biosynthetic process Effects 0.000 claims description 46
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 42
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 31
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical group F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 22
- 239000007789 gas Substances 0.000 claims description 19
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 18
- 238000002955 isolation Methods 0.000 claims description 16
- 239000008367 deionised water Substances 0.000 claims description 15
- 229910021641 deionized water Inorganic materials 0.000 claims description 15
- 239000011259 mixed solution Substances 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- 239000000243 solution Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 13
- 238000005507 spraying Methods 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 3
- 229910001882 dioxygen Inorganic materials 0.000 claims description 3
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 abstract description 4
- 239000013078 crystal Substances 0.000 description 10
- 239000002184 metal Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000002210 silicon-based material Substances 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000007921 spray Substances 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- -1 polyoxy Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000003643 water by type Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有凸起的鳍部，位于所述鳍部上的栅极结构，所述栅极结构覆盖部分所述鳍部的顶部和侧壁，位于所述栅极结构两侧的鳍部内的源区和漏区；在所述源区和漏区上形成半导体外延层，所述半导体外延层表面具有棱角和凸出的尖端；氧化所述棱角和凸出的尖端，形成氧化层；去除所述氧化层。本发明的相邻两个鳍式场效应晶体管的嵌入式源/漏区之间不会接触，不会产生漏电流。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种鳍式场效应晶体管的形成方法。
背景技术
MOS晶体管通过在栅极施加电压，调节通过沟道区域的电流来产生开关信号。但当半导体技术进入45纳米以下节点时，传统的平面式MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管（Fin FET）是一种新兴的多栅器件，它一般包括具有高深宽比的半导体鳍部，覆盖部分所述鳍部的顶部和侧壁的栅极结构，位于所述栅极结构两侧的鳍部内的源区和漏区。
在鳍式场效应晶体管的制备过程中，通常会形成嵌入式源区和漏区（Embedded source/drain）。请参考图1，图1为现有技术形成的鳍式场效应晶体管的剖面结构示意图，包括：半导体衬底100；位于所述半导体衬底100上的凸起的鳍部102；位于所述半导体衬底100表面且覆盖部分所述鳍部102侧壁的介质层101；位于所述鳍部102内的源/漏区103；位于所述源/漏区103上的嵌入式源/漏区104。所述嵌入式源/漏区104通常用于在所述鳍式场效应晶体管的沟道区域引入应力，提高载流子迁移率；以及用于增大源/漏区103的体积，有利于后续源/漏区金属插塞的形成。
所述嵌入式源/漏区104通常采用选择性外延工艺形成，但由于在外延工艺中，半导体材料在不同晶面上的生长速度不同，例如硅材料在（111）晶面的生长速度小于其他晶面的生长速度，造成后续形成的嵌入式源/漏区104的形状与源/漏区103的矩形形状不同，例如图1中的嵌入式源/漏区104剖面为菱形。请参考图2，随着半导体工艺尺寸的减小，鳍式场效应晶体管中两个鳍部102之间的距离越来越近，且嵌入式源/漏区104的形状不规则，有可能导致位于相邻鳍部102上的嵌入式源/漏区104相互接触，形成接触区域105，造成漏电流。
因此现有技术的两个相邻鳍式场效应晶体管的嵌入式源/漏区之间容易接触，造成漏电流。
其他有关鳍式场效应晶体管嵌入式源区和漏区的形成方法还可以参考公开号为US2012171832A1的美国专利申请。
发明内容
本发明解决的问题是现有技术相邻鳍式场效应晶体管的嵌入式源/漏区之间容易接触，造成漏电流。
为解决上述问题，本发明提供了一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有凸起的鳍部，位于所述鳍部上的栅极结构，所述栅极结构覆盖部分所述鳍部的顶部和侧壁，位于所述栅极结构两侧的鳍部内的源区和漏区；在所述源区和漏区上形成半导体外延层，所述半导体外延层表面具有棱角和凸出的尖端；氧化所述棱角和凸出的尖端，形成氧化层；去除所述氧化层。
可选的，氧化所述棱角和凸出的尖端的工艺为硫酸和双氧水混合溶液氧化。
可选的，所述硫酸和双氧水混合溶液中硫酸的体积百分比为30%~70%。
可选的，所述硫酸和双氧水混合溶液中硫酸的体积百分比为50%。
可选的，所述硫酸和双氧水混合溶液的温度高于150摄氏度。
可选的，所述硫酸和双氧水混合溶液的温度为180摄氏度。
可选的，所述氧化所述棱角和凸出的尖端的工艺为等离子体氧化。
可选的，所述等离子氧化工艺采用氧气等离子体。
可选的，去除所述氧化层的工艺为氢氟酸溶液刻蚀。
可选的，所述氢氟酸溶液刻蚀工艺包括，在所述氧化层表面喷涂去离子水；通入HF气体，所述HF气体与所述去离子水形成氢氟酸溶液，刻蚀所述氧化层；重复上述喷涂去离子水和通入HF气体的步骤，直至去除所述氧化层。
可选的，还包括：在所述源区和漏区上形成半导体外延层前，刻蚀部分所述源区和漏区。
可选的，所述半导体外延层的材料为硅。
可选的，所述半导体外延层的材料为锗硅。
可选的，所述半导体外延层的材料为碳化硅。
可选的，所述半导体外延层掺杂有N型杂质。
可选的，所述半导体外延层掺杂有P型杂质。
可选的，氧化所述棱角和凸出的尖端的厚度为3nm~30nm。
可选的，氧化所述棱角和凸出的尖端的厚度为20nm。
可选的，还包括位于所述半导体衬底表面的浅沟槽隔离结构，所述浅沟槽隔离结构覆盖部分所述鳍部的侧壁，所述浅沟槽隔离结构的顶表面低于所述鳍部的顶表面。
可选的，在所述源区和漏区上形成半导体外延层的工艺为化学气相沉积或者分子束外延。
与现有技术相比，本发明具有以下优点：
本发明实施例在鳍式场效应晶体管的源区和漏区形成半导体外延层，由于在形成所述半导体外延层的过程中，半导体材料在不同晶面的生长速度不同，会造成所形成的半导体外延层形状不规则，具有棱角和凸出的尖端，影响器件性能，造成后续形成的相邻的鳍式场效应晶体管的嵌入式源/漏区相互接触，产生漏电流。因此，本发明实施例在形成半导体外延层后，氧化所述棱角和凸出的尖端，形成氧化层，由于在氧化过程中，所述半导体外延层的棱角或凸出的尖端处半导体材料具有更大的比表面积，更容易被氧化。后续去除所述氧化层后，所述半导体外延层的棱角和凸出的尖端被去除，使所述半导体外延层的体积变小，且表面光滑、平整。后续形成的相邻的鳍式场效应晶体管的嵌入式源/漏区之间不会接触，不会产生漏电流。
进一步的，本发明实施例在去除所述氧化层时，通过在所述氧化层表面喷涂去离子水，然后通入HF气体，所述HF气体与所述去离子水形成氢氟酸溶液，刻蚀所述氧化层。由于上述步骤每次喷涂去离子水和通入HF气体的量有限，去除氧化层的厚度有限，通常在纳米量级。通过重复上述喷涂去离子水和通入HF气体的步骤，去除所述氧化层，可以精确控制刻蚀厚度，减小对鳍式场效应晶体管中其他氧化层，如浅沟槽隔离结构（STI）的损伤。
附图说明
图1至图2是现有技术的鳍式场效应晶体管的结构示意图；
图3至图6是本发明实施例的鳍式场效应晶体管形成过程的结构示意图。
具体实施方式
由背景技术可知，现有技术形成具有嵌入式源区和漏区的鳍式场效应晶体管时，相邻两个鳍式场效应晶体管的嵌入式源/漏区之间容易接触，产生漏电流。
本发明的发明人通过研究现有技术形成鳍式场效应晶体管的嵌入式源区和漏区的工艺，发现现有技术相邻两个鳍式场效应晶体管的嵌入式源/漏区之间之所以容易接触，是由于在形成外延层时，半导体材料在不同晶面的生长速度不同，造成所形成的外延层形状不规则，具有棱角和凸出的尖端。本发明的发明人进一步发现在氧化具有不规则形状的半导体材料时，由于棱角和凸出的尖端部分的比表面积大，更容易被氧化，去除氧化层后，可以使半导体材料表面平整、光滑。
基于以上研究，本发明的发明人提出了一种鳍式场效应晶体管的形成方法，在鳍式场效应晶体管的源区和漏区形成半导体外延层后，氧化所述半导体外延层表面的棱角和突出的尖端，形成氧化层，然后去除所述氧化层，剩余的半导体外延层形成嵌入式源区和漏区。通过上述方法形成的嵌入式源区和漏区体积变小，表面光滑、平整，后续形成的相邻的鳍式场效应晶体管的嵌入式源/漏区之间不会接触，不会产生漏电流。
下面结合附图详细地描述具体实施例，上述的目的和本发明的优点将更加清楚。
图3至图6是本发明实施例的鳍式场效应晶体管的形成过程的剖面结构示意图。
请参考图3，提供半导体衬底200，所述半导体衬底200表面具有凸起的鳍部202，位于所述鳍部202上的栅极结构209，所述栅极结构209覆盖部分所述鳍部202的顶部和侧壁，位于所述栅极结构209两侧的鳍部202内的源区和漏区203。
所述半导体衬底200可以是硅或者绝缘体上硅（SOI），所述半导体衬底200也可以是锗、锗硅、砷化镓或者绝缘体上锗。所述半导体衬底200表面具有凸起的鳍部202，所述鳍部202与所述半导体衬底200的连接方式可以是一体的，例如所述鳍部202是通过对所述半导体衬底200刻蚀后形成的凸起结构。所述鳍部202用于形成鳍式场效应晶体管的源区和漏区203和沟道区域（未示出）。
本实施例中，还包括位于所述半导体衬底200表面的浅沟槽隔离结构201，所述浅沟槽隔离结构201覆盖部分所述鳍部202的侧壁，所述浅沟槽隔离结构201的顶表面低于所述鳍部202的顶表面。所述浅沟槽隔离结构201用于隔离半导体衬底200中的有源区，所述浅沟槽隔离结构201的材料为氧化硅。所述浅沟槽隔离结构201的形成方法可参考现有工艺，在此不再赘述。
所述栅极结构209位于所述鳍部202上，所述栅极结构209覆盖部分所述鳍部202的顶部和侧壁。所述栅极结构209包括：横跨部分所述鳍部202的顶部和侧壁的栅介质层（未示出）；覆盖所述栅介质层表面的栅电极层（未示出）；位于所述栅电极层和栅介质层两侧的侧墙（未示出），所述侧墙在后续的工艺步骤中起到保护所述栅介质层和栅电极层的作用。本实施例中，所述栅介质层的材料为氧化硅，所述栅电极层的材料为多晶硅，所述侧墙的材料为氧化硅。
在其他实施例中，所述栅介质层的材料为高介电常数材料，例如可以为HfO2，HfSiO，HfSiON，HfTaO，HfZrO，Al2O3和ZrO2中的一种或几种，所述栅电极的材料为金属，例如可以为Al，Cu，Ti，Ta，TaN，NiSi，CoSi，TiN，TiAl和TaSiN中的一种或几种。
在其他实施例中，所述栅极结构209包括伪栅极和侧墙，后续在形成嵌入式源区和漏区后，去除所述伪栅极，在所述原伪栅极的位置形成栅介质层和栅电极层。
请参考图4，图4为在图3的基础上形成鳍式场效应晶体管时沿A-A1方向的剖面结构示意图，在所述源区和漏区203上形成半导体外延层204，所述半导体外延层表面具有棱角和凸出的尖端224。
在本实施例中，所述半导体外延层204的材料为硅或者锗硅，用于形成PMOS鳍式场效应晶体管的嵌入式源区和漏区。所述的硅材料或者锗硅材料掺杂有P型杂质。当所述半导体外延层204的材料为硅时，形成的嵌入式源区和漏区大于源区和漏区203的体积，有利于后续源区和漏区上金属插塞的形成，防止由于鳍部202的体积过小导致金属插塞与源区和漏区的接触不良。当所述半导体外延层204的材料为锗硅时，形成的嵌入式源区和漏区不仅有利于后续源区和漏区上金属插塞的形成，还由于锗硅材料的晶格常数大于硅材料的晶格常数，可以在PMOS鳍式场效应晶体管的沟道区域引入压缩应力，提高空穴迁移率。
在其他实施例中，所述半导体外延层204的材料为硅或者碳化硅，用于形成NMOS鳍式场效应晶体管的嵌入式源区和漏区。所述的硅或者碳化硅材料掺杂有N型杂质。当所述半导体外延层204的材料为硅时，形成的嵌入式源区和漏区大于源区和漏区203的体积，有利于后续源区和漏区上金属插塞的形成，防止由于鳍部202的体积过小导致金属插塞与源区和漏区的接触不良。当所述半导体外延层204的材料为碳化硅时，形成的嵌入式源区和漏区不仅有利于后续源区和漏区上金属插塞的形成，还由于碳化硅材料的晶格常数小于硅材料的晶格常数，可以在NMOS鳍式场效应晶体管的沟道区域引入拉伸应力，提高电子迁移率。
在其他实施例中，在所述源区和漏区203上形成半导体外延层204前，刻蚀部分所述源区和漏区203。在形成所述半导体外延层204后，所述半导体外延层204与鳍式场效应晶体管的沟道区域更接近，可以进一步提高半导体外延层204在沟道区域引入的应力强度。
本实施例中，形成所述半导体外延层204的工艺为化学气相沉积或者分子束外延。由于在半导体外延过程中，半导体材料在不同晶面的生长速度不同，会造成所形成的半导体外延层形状不规则，具有棱角和凸出的尖端。例如，本实施例中所述半导体衬底200具有（100）晶面，所述鳍部202垂直于半导体衬底200的表面，沿<110>晶向延伸。所述半导体外延层204的（111）晶面214生长速度较慢，导致在半导体外延层204表面形成棱角和凸出的尖端224。后续在形成鳍式场效应晶体管的嵌入式源区和漏区后，所述嵌入式源区和漏区容易相互接触，产生漏电流。因此，所述棱角和凸出的尖端224需要在后续工艺中去除。
请参考图5，氧化所述棱角和凸出的尖端224（请参考图4），形成氧化层205。
本实施例中，氧化所述棱角和凸出的尖端224的工艺为硫酸和双氧水混合溶液氧化。所述硫酸和双氧水的混合溶液中硫酸的体积百分比为30%~70%。所述硫酸和双氧水混合溶液的温度高于150摄氏度，例如可以是160摄氏度、180摄氏度或者200摄氏度。通过控制氧化工艺的时间，使氧化所述棱角和凸出的尖端224的厚度为3nm~20nm，避免过氧化，损伤源区和漏区203。在氧化过程中，所述半导体外延层204充分浸入硫酸和双氧水的混合溶液，由于所述半导体外延层204表面的棱角和凸出的尖端224具有更大的比表面积，暴露于所述硫酸和双氧水溶液中的表面原子更多，更容易被氧化。因此，形成的所述氧化层205在半导体外延层204表面的棱角和凸出的尖端处更厚。后续去除所述氧化层205后，所述半导体外延层204的表面变的平整、光滑。后续形成的相邻的鳍式场效应晶体管的嵌入式源/漏区之间不会接触，不会产生漏电流。
在本发明的其他实施例中，氧化所述棱角和凸出的尖端的工艺为等离子体氧化（Plasma Oxidation），所述等离子体氧化工艺采用氧气等离子体。采用等离子体氧化工艺，与采用硫酸和双氧水的混合溶液相似，也可以更多氧化半导体外延层表面的棱角和凸出的尖端，后续去除氧化层，可以使半导体外延层表面变的平整、光滑。
请参考图6，去除所述氧化层205（参考图5）。
本实施例中，去除所述氧化层205的工艺为氢氟酸溶液刻蚀。具体的，所述氢氟酸溶液刻蚀工艺包括：在所述氧化层205表面喷涂去离子水；然后通入HF气体，所述HF气体与所述去离子水形成氢氟酸溶液，刻蚀所述氧化层；重复上述喷涂去离子水和通入HF气体的步骤，直至去除所述氧化层205。上述工艺中，由于每次喷涂去离子水和通入HF气体的量有限，形成的氢氟酸溶液的量有限，刻蚀去除所述氧化层205的厚度也有限，通常在纳米量级。因此可以通过重复喷涂去离子水和通入HF气体的步骤，精确控制刻蚀厚度，减小对鳍式场效应晶体管中其他氧化层，如浅沟槽隔离结构的损伤。
去除所述氧化层205后，剩余的半导体外延层形成嵌入式源区和漏区206。由于上述的氧化步骤和去除氧化层步骤将所述半导体外延层表面的棱角和凸出的尖端去除，所述嵌入式源区和漏区206的体积减小，表面平整、光滑，使相邻鳍式场效应晶体管的嵌入式源/漏区之间不会接触，不会产生漏电流。
综上所述，与现有技术相比，本发明实施例具有以下优点：本发明实施例在鳍式场效应晶体管的源区和漏区形成半导体外延层，由于在形成所述半导体外延层的过程中，半导体材料在不同晶面的生长速度不同，会造成所形成的半导体外延层形状不规则，具有棱角和凸出的尖端，影响器件性能，造成后续形成的相邻的鳍式场效应晶体管的嵌入式源/漏区相互接触，产生漏电流。因此，本发明实施例在形成半导体外延层后，氧化所述棱角和凸出的尖端，形成氧化层，由于在氧化过程中，所述半导体外延层的棱角或凸出的尖端处半导体材料具有更大的比表面积，更容易被氧化，后续去除所述氧化层后，所述半导体外延层的棱角和凸出的尖端被去除，使所述半导体外延层的体积变小，且表面光滑、平整。后续形成的相邻的鳍式场效应晶体管的嵌入式源/漏区之间不会接触，不会产生漏电流。
进一步的，本发明实施例在去除所述氧化层时，通过在所述氧化层表面喷涂去离子水，然后通入HF气体，所述HF气体与所述去离子水形成氢氟酸溶液，刻蚀所述氧化层。由于上述步骤每次喷涂去离子水和通入HF气体的量有限，去除氧化层的厚度有限，通常在纳米量级。通过重复上述喷涂去离子水和通入HF气体的步骤，去除所述氧化层，可以精确控制刻蚀厚度，减小对鳍式场效应晶体管中其他氧化层，如浅沟槽隔离结构的损伤。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (20)
1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底表面具有凸起的鳍部，位于所述鳍部上的栅极结构，所述栅极结构覆盖部分所述鳍部的顶部和侧壁，位于所述栅极结构两侧的鳍部内的源区和漏区；
在所述源区和漏区上形成半导体外延层，所述半导体外延层表面具有棱角和凸出的尖端；
氧化所述棱角和凸出的尖端，形成氧化层；
去除所述氧化层。
2.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，氧化所述棱角和凸出的尖端的工艺为硫酸和双氧水混合溶液氧化。
3.如权利要求2所述的鳍式场效应晶体管的形成方法，其特征在于，所述硫酸和双氧水混合溶液中硫酸的体积百分比为30%~70%。
4.如权利要求3所述的鳍式场效应晶体管的形成方法，其特征在于，所述硫酸和双氧水混合溶液中硫酸的体积百分比为50%。
5.如权利要求2所述的鳍式场效应晶体管的形成方法，其特征在于，所述硫酸和双氧水混合溶液的温度高于150摄氏度。
6.如权利要求5所述的鳍式场效应晶体管的形成方法，其特征在于，所述硫酸和双氧水混合溶液的温度为180摄氏度。
7.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，氧化所述棱角和凸出的尖端的工艺为等离子体氧化。
8.如权利要求7所述的鳍式场效应晶体管的形成方法，其特征在于，所述等离子氧化工艺采用氧气等离子体。
9.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，去除所述氧化层的工艺为氢氟酸溶液刻蚀。
10.如权利要求9所述的鳍式场效应晶体管的形成方法，其特征在于，所述氢氟酸溶液刻蚀工艺包括，
在所述氧化层表面喷涂去离子水；
通入HF气体，所述HF气体与所述去离子水形成氢氟酸溶液，刻蚀所述氧化层；
重复上述喷涂去离子水和通入HF气体的步骤，直至去除所述氧化层。
11.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：在所述源区和漏区上形成半导体外延层前，刻蚀部分所述源区和漏区。
12.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述半导体外延层的材料为硅。
13.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述半导体外延层的材料为锗硅。
14.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述半导体外延层的材料为碳化硅。
15.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述半导体外延层掺杂有N型杂质。
16.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述半导体外延层掺杂有P型杂质。
17.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，氧化所述棱角和凸出的尖端的厚度为3nm~30nm。
18.如权利要求17所述的鳍式场效应晶体管的形成方法，其特征在于，氧化所述棱角和凸出的尖端的厚度为20nm。
19.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，还包括位于所述半导体衬底表面的浅沟槽隔离结构，所述浅沟槽隔离结构覆盖部分所述鳍部的侧壁，所述浅沟槽隔离结构的顶表面低于所述鳍部的顶表面。
20.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，在所述源区和漏区上形成半导体外延层的工艺为化学气相沉积或者分子束外延。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310009285.0A CN103928328B (zh) | 2013-01-10 | 2013-01-10 | 鳍式场效应晶体管的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310009285.0A CN103928328B (zh) | 2013-01-10 | 2013-01-10 | 鳍式场效应晶体管的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103928328A true CN103928328A (zh) | 2014-07-16 |
| CN103928328B CN103928328B (zh) | 2016-12-28 |
Family
ID=51146510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310009285.0A Active CN103928328B (zh) | 2013-01-10 | 2013-01-10 | 鳍式场效应晶体管的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103928328B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108122846A (zh) * | 2016-11-29 | 2018-06-05 | 台湾积体电路制造股份有限公司 | 包括鳍式场效应晶体管的半导体器件及其形成方法 |
| CN109300788A (zh) * | 2017-07-25 | 2019-02-01 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
| CN109920735A (zh) * | 2017-12-12 | 2019-06-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7514739B2 (en) * | 2004-08-27 | 2009-04-07 | Samsung Electronics Co., Ltd | Nonvolatile semiconductor device and method of fabricating the same |
| KR101511933B1 (ko) * | 2008-10-31 | 2015-04-16 | 삼성전자주식회사 | 핀 전계 효과 트랜지스터의 제조방법 |
| US8264021B2 (en) * | 2009-10-01 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Finfets and methods for forming the same |
| US8263451B2 (en) * | 2010-02-26 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Epitaxy profile engineering for FinFETs |
-
2013
- 2013-01-10 CN CN201310009285.0A patent/CN103928328B/zh active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108122846A (zh) * | 2016-11-29 | 2018-06-05 | 台湾积体电路制造股份有限公司 | 包括鳍式场效应晶体管的半导体器件及其形成方法 |
| CN108122846B (zh) * | 2016-11-29 | 2021-10-08 | 台湾积体电路制造股份有限公司 | 包括鳍式场效应晶体管的半导体器件及其形成方法 |
| CN109300788A (zh) * | 2017-07-25 | 2019-02-01 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
| CN109920735A (zh) * | 2017-12-12 | 2019-06-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103928328B (zh) | 2016-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10672796B2 (en) | Mechanisms for forming FINFET device | |
| US9502541B2 (en) | Forming fins on the sidewalls of a sacrificial fin to form a FinFET | |
| US8889497B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| US9006829B2 (en) | Aligned gate-all-around structure | |
| US8853013B2 (en) | Method for fabricating field effect transistor with fin structure | |
| EP3242320A1 (en) | Finfet and fabrication method thereof | |
| EP3312876A1 (en) | Finfet device and fabrication method thereof | |
| US9660054B2 (en) | Tunneling field effect transistor (TFET) with ultra shallow pockets formed by asymmetric ion implantation and method of making same | |
| US9679962B2 (en) | FinFET and method of manufacturing the same | |
| CN103187439B (zh) | 半导体结构及其形成方法、cmos及其形成方法 | |
| CN110571192A (zh) | 半导体结构及其形成方法 | |
| US9640660B2 (en) | Asymmetrical FinFET structure and method of manufacturing same | |
| CN103928327A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN104701171A (zh) | 鳍式场效应晶体管及其形成方法 | |
| US20140045315A1 (en) | Methods for manufacturing a field-effect semiconductor device | |
| CN104517847A (zh) | 无结晶体管及其形成方法 | |
| CN104124171A (zh) | P型鳍式场效应晶体管及其形成方法 | |
| CN103855096A (zh) | Cmos晶体管的形成方法 | |
| CN105810585B (zh) | 半导体结构的制作方法 | |
| CN103928328A (zh) | 鳍式场效应晶体管的形成方法 | |
| CN104347416B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN104217948B (zh) | 半导体制造方法 | |
| CN108807179B (zh) | 半导体结构及其形成方法 | |
| CN111613583A (zh) | 半导体器件及其形成方法 | |
| CN105632923A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |