CN109920735A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN109920735A CN109920735A CN201711318367.8A CN201711318367A CN109920735A CN 109920735 A CN109920735 A CN 109920735A CN 201711318367 A CN201711318367 A CN 201711318367A CN 109920735 A CN109920735 A CN 109920735A
- Authority
- CN
- China
- Prior art keywords
- fin
- opening
- side wall
- layer
- top surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构及其形成方法，其中方法包括：提供基底，基底上具有鳍部，沿鳍部延伸方向上，鳍部包括栅极区和位于栅极区两侧的外延区，栅极区鳍部侧壁和顶部具有横跨鳍部的栅极结构；在基底上、外延区鳍部侧壁和顶部、以及栅极结构侧壁和顶部形成保护膜；去除外延区的部分保护膜和部分鳍部，形成第一开口，第一开口沿垂直于鳍部延伸方向上贯穿鳍部；去除第一开口底部部分鳍部，形成第二开口，第二开口顶部尺寸大于底部尺寸；形成第二开口后，去除外延区的部分保护膜，形成保护层，保护层顶部低于第一开口底部，且保护层暴露出部分鳍部侧壁；在第一开口和第二开口内、以及保护层暴露出的鳍部表面形成外延层。所述方法形成的晶体管的性能较好。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，平面晶体管的栅极尺寸也越来越短，传统的平面晶体管对沟道电流的控制能力变弱，产生短沟道效应，产生漏电流，最终影响半导体器件的电学性能。
为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件。鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和介质层，所述介质层覆盖部分所述鳍部的侧壁，且介质层表面低于鳍部顶部；位于介质层表面、以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。
然而，随着半导体器件的尺寸不断缩小，鳍式场效应晶体管的制造工艺受到了挑战，难以保证鳍式场效应晶体管的性能稳定。
发明内容
本发明解决的技术问题是半导体结构及其形成方法，以提高晶体管的性能。
为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上具有鳍部，沿鳍部延伸方向上，所述鳍部包括栅极区和位于栅极区两侧的外延区，所述栅极区鳍部的侧壁和顶部表面具有横跨所述鳍部的栅极结构；在所述基底上、外延区鳍部的侧壁和顶部表面、以及栅极结构的侧壁和顶部表面形成保护膜；去除所述外延区的部分保护膜和部分鳍部形成第一开口，所述第一开口沿垂直于鳍部的延伸方向上贯穿鳍部；去除所述第一开口底部部分的鳍部，在所述第一开口底部形成第二开口，所述第二开口的顶部尺寸大于底部尺寸；形成第二开口之后，去除所述外延区的部分保护膜，形成保护层，所述保护层顶部低于第一开口底部，且所述保护层暴露出部分鳍部的侧壁；在所述第一开口和第二开口内、以及保护层暴露出的鳍部表面形成外延层。
可选的，所述第二开口侧壁的晶向包括<111>；所述保护层暴露出的鳍部侧壁的晶向为<110>。
可选的，所述第一开口的形成步骤包括：在所述栅极区和部分外延区的保护膜表面形成第一掩膜层，所述第一掩膜层暴露出部分外延区保护膜的顶部表面；以所述第一掩膜层为掩膜，刻蚀所述保护膜以及位于保护膜底部部分的鳍部，形成所述第一开口。
可选的，所述第一开口的深度与鳍部高度的比值为：1/3～5/6。
可选的，所述第二开口的形成工艺包括：干法刻蚀工艺；所述干法刻蚀工艺的参数包括：刻蚀气体包括含氧气体和含氟气体，所述含氧气体包括O2，含氟气体包括CH2F2。
可选的，沿垂直于鳍部的延伸方向上，所述第二开口呈“V”型；所述第二开口的侧壁相对于鳍部的顶部表面倾斜，且所述第二开口的侧壁在第二开口的底部相交。
可选的，沿垂直于鳍部的延伸方向上，所述第二开口呈碗型；所述第二开口的侧壁向基底内凹陷，所述第二开口的侧壁相对于鳍部的顶部表面倾斜，所述第二开口的侧壁与底部的夹角为圆角。
可选的，所述基底还具有隔离层，所述隔离层的顶部表面低于鳍部的顶部表面，且覆盖部分鳍部的侧壁。
可选的，所述保护层到隔离层表面的距离与第二开口顶部到隔离层表面的距离比为：7/10～9/10。
可选的，所述外延层的材料包括硅或者碳化硅；所述外延层的形成工艺包括：外延生长工艺。
可选的，形成所述外延层之后，所述形成方法还包括：在所述外延层内掺入掺杂离子形成源漏掺杂区；在所述基底和源漏掺杂区上、鳍部的侧壁和顶部表面、栅极结构的侧壁和顶部表面形成介质层；去除所述源漏掺杂区上的介质层，直至暴露出源漏掺杂区的顶部表面，在所述介质层内形成接触孔；在所述接触孔内形成插塞。
本发明还提供一种半导体结构，包括：基底，所述基底上具有鳍部，沿鳍部延伸方向上，所述鳍部包括栅极区和位于栅极区两侧的外延区，所述栅极区鳍部的侧壁和顶部表面具有横跨所述鳍部的栅极结构；位于所述外延区鳍部内的第一开口，所述第一开口沿垂直于鳍部的延伸方向上贯穿鳍部；位于第一开口底部鳍部内的第二开口，所述第二开口的顶部尺寸大于底部尺寸；位于所述基底上、外延区鳍部部分侧壁、以及栅极结构侧壁和顶部表面的保护层，且所述保护层暴露出第二开口侧壁部分的鳍部表面；位于第一开口和第二开口内、以及保护层暴露出的鳍部表面的外延层。
可选的，所述第二开口侧壁的晶向包括<111>；所述保护层暴露出的鳍部侧壁的晶向为<110>。
可选的，所述第一开口的深度与鳍部高度的比值为：1/3～5/6。
可选的，沿垂直于鳍部的延伸方向上，所述第二开口呈“V”型；所述第二开口的侧壁相对于鳍部的顶部表面倾斜，且所述第二开口的侧壁在第二开口的底部相交。
可选的，沿垂直于鳍部的延伸方向上，所述第二开口呈碗型；所述第二开口的侧壁向基底内凹陷，所述第二开口的侧壁相对于鳍部的顶部表面倾斜，所述第二开口的侧壁与底部的夹角为圆角。
可选的，所述基底还具有隔离层，所述隔离层的顶部表面低于鳍部的顶部表面，且覆盖部分鳍部的侧壁；所述保护层到隔离层表面的距离与第二开口顶部到隔离层表面的距离比为：7/10～9/10。
可选的，所述外延层的材料包括硅或者碳化硅。
可选的，所述半导体结构还包括：所述外延层内具有掺杂离子的为源漏掺杂区；位于基底和源漏掺杂区上、鳍部的侧壁和顶部表面、栅极结构的侧壁和顶部表面的介质层；位于介质层内暴露出源漏掺杂区顶部表面的接触孔；位于所述接触孔内的插塞。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，形成所述第一开口和第二开口之后，形成保护层，所述保护层顶部低于第一开口底部，且所述保护层暴露出部分鳍部的侧壁。由于第二开口的顶部尺寸大于底部尺寸，使得第二开口侧壁的晶向与保护层暴露出鳍部侧壁的晶向不同，则后续在形成外延层的过程中，不仅具有沿第二开口侧壁晶向方向上的生长速率，还具有沿保护层暴露出的鳍部侧壁晶向方向上的生长速率，使得所形成的外延层的表面积较大。所述外延层用于后续形成源漏掺杂区，因此，所述源漏掺杂区的表面积较大。后续在源漏掺杂区上形成插塞，则所述插塞与源漏掺杂区的接触面积较大，因此，有利于降低半导体器件的接触电阻。
附图说明
图1至图3是一种半导体结构的形成方法各步骤的结构示意图；
图4至图14是本发明一实施例的半导体结构的形成方法的各步骤的结构示意图；
图15至图16是本发明另一实施例的半导体结构的形成方法的各步骤的结构示意图。
具体实施方式
正如背景技术所述，鳍式场效应晶体管的性能较差。
图1至图3是一种半导体结构的形成方法各步骤的结构示意图。
请参考图1和图2，图2是图1沿C-C1线的剖面示意图，图1是图2沿D-D1线的剖面示意图，提供基底100，所述基底100上具有鳍部101，横跨所述鳍部101具有栅极结构102；在所述基底100上、鳍部101的侧壁和顶部表面、以及栅极结构102的侧壁和顶部表面形成保护膜103；去除所述栅极结构102两侧的部分保护膜103以及位于保护膜103底部部分的鳍部101，形成第一开口104，所述第一开口104沿垂直于鳍部101的延伸方向上贯穿鳍部101。
请参考图3，在所述第一开口104(见图1)内形成外延层105。
上述方法中，所述外延层105的形成工艺包括：外延生长工艺，采用外延生长工艺形成所述外延层105的过程中，仅具有沿所述第一开口104底部鳍部101表面的晶向方向上的生长速率，使得形成所述外延层105的生长速率较慢，所形成的外延层105的表面积较小。
形成所述外延层105之后，所述形成步骤还包括：在所述外延层105内掺入掺杂离子，形成源漏掺杂区。由于外延层105的表面积较小，因此，源漏掺杂区的表面积也较小。形成所述源漏掺杂区之后，所述形成方法还包括：在所述基底100和源漏掺杂区上、鳍部101的侧壁和顶部表面、栅极结构102的侧壁和顶部表面形成介质层；去除源漏掺杂区上的介质层，暴露出源漏掺杂区的顶部表面，在所述介质层内形成接触孔；在所述接触孔内形成插塞。由于所述源漏掺杂区的表面积较小，则所述源漏掺杂区与插塞的接触面积较小，不利于降低半导体器件的电阻。
为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：沿鳍部延伸方向上，所述鳍部包括栅极区和位于栅极区两侧的外延区；去除所述外延区的部分保护膜和鳍部形成所述第一开口；去除所述第一开口底部部分的鳍部形成第二开口，所述第二开口的顶部尺寸大于底部尺寸；形成第二开口之后，去除外延区部分保护膜，形成保护层，所述保护层顶部低于第一开口底部，且所述保护层暴露出部分鳍部的侧壁。所述方法形成的半导体器件的性能较好。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图14是本发明一实施例的半导体结构的形成方法的各步骤的结构示意图。
请参考图4，提供基底200，所述基底200上具有鳍部201，沿鳍部201延伸方向上，所述鳍部201包括栅极区A和位于栅极区A两侧的外延区B。
在本实施例中，所述鳍部201用于形成鳍式场效应晶体管。在其他实施例中，所述鳍部用于形成存储器的存储单元。
所述基底200用于形成NMOS晶体管。
在本实施例中，所述基底200和鳍部201的形成步骤包括：提供初始基底，所述初始基底上具有第二掩膜层，所述第二掩膜层暴露出部分初始基底的顶部表面；以所述第二掩膜层为掩膜，刻蚀所述初始基底，形成基底200和位于基底200上的鳍部201。
在本实施例中，所述初始基底的材料为单晶硅，相应的，基底200和鳍部201的材料为单晶硅，且所述单晶硅的表面晶向为<100>。在其他实施例中，所述初始基底的材料包括：单晶锗、硅锗或者碳化硅。
所述第二掩膜层的材料包括氮化硅。所述第二掩膜层用于形成基底200和鳍部201的掩膜。
以所述第二掩膜层为掩膜，刻蚀所述初始基底的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在其他实施例中，所述鳍部的形成步骤包括：采用选择性外延工艺在所述基底表面形成鳍部层；刻蚀所述鳍部层，在所述鳍部层内形成若干沟槽，相邻沟槽之间的鳍部层形成鳍部。所述基底的材料包括：单晶硅、单晶锗、硅锗、碳化硅、绝缘体上硅(SOI)、绝缘体上锗(GOI)或者Ⅲ-Ⅴ族化合物，所述鳍部层的材料包括：单晶硅、单晶锗、碳化硅(SiC)或硅锗(SiGe)。
所述栅极区A用于后续形成覆盖栅极区A鳍部201部分侧壁和顶部表面的栅极结构，所述外延区B用于后续形成外延层。
所述基底200上还具有隔离层202，所述隔离层202的顶部表面低于鳍部201的顶部表面，且覆盖鳍部201的部分侧壁。
所述隔离层202用于隔离相邻的鳍部201。所述隔离层202的材料包括：氧化硅、氮化硅、氮氧化硅、低K介质材料(介电常数大于或者等于2.5，且小于3.9)、超低K介质材料(介电常数小于2.5)中的一种或者多种组合。在本实施例中，所述隔离层202的材料为氧化硅。
所述隔离层202的形成步骤包括：在所述基底200上、以及鳍部201的侧壁和顶部表面形成隔离材料膜；平坦化所述隔离材料膜，直至暴露出所述鳍部201的顶部表面；平坦化所述隔离材料膜之后，回刻蚀所述隔离材料膜，暴露出鳍部201的部分侧壁，形成所述隔离层202。
所述隔离材料膜的形成工艺包括：化学气相沉积工艺或者物理气相沉积工艺，所述化学气相沉积工艺包括：流体化学气相沉积(FCVD，Flowable Chemical VaporDeposition)工艺、等离子体增强化学气相沉积工艺或者高深宽比化学气相沉积工艺(HARP)。
平坦化所述隔离材料膜的工艺包括：化学机械研磨工艺。
所述回刻蚀所述隔离材料膜的工艺包括：各向异性干法刻蚀工艺。
请参考图5和图6，图6是图5沿E-E1线的剖面示意图，图5是图6沿F-F1线的剖面示意图，形成覆盖栅极区A鳍部201部分侧壁和顶部表面的栅极结构203。
需要说明的是，图5与图4的剖面方向一致。
在本实施例中，所述栅极结构203为伪栅结构，所述栅极结构203用于为后续形成的高K金属栅结构占据空间和位置。在其他实施例中，所述栅极结构203能够直接用于形成晶体管。
在本实施例中，所述栅极结构203包括栅介质层(图中未标出)和位于栅介质层上的栅极层(图中未标出)；所述栅介质层的材料为氧化硅，所述栅极层的材料为多晶硅。后续在基底200表面形成暴露出栅极层的介质层之后，通过去除所述栅极结构203，能够在所述介质层内形成开口，所述开口用于形成高K栅介质层和位于高K栅介质层上的金属栅极层。
在本实施例中，所述栅极层的顶部表面还具有第二掩膜层(图中未标出)，所述第二掩膜层为形成栅极结构203的掩膜，且在后续形成源漏掺杂区时用于保护栅极结构203的顶部表面。
请参考图7和图8，在所述基底200、外延区B鳍部201的侧壁和顶部表面、以及栅极结构203的侧壁和顶部表面形成保护膜204。
需要说明的是，图7与图6的剖面方向一致，图8与图5的剖面方向一致。
在本实施例中，形成所述保护膜204之前，所述形成方法还包括：在所述栅极结构203的侧壁形成侧墙；在所述栅极结构203和侧墙两侧的鳍部201内形成口袋区。
所述侧墙的材料包括：氮化硅，所述侧墙用于定义口袋区的位置。所述口袋区的形成工艺包括离子注入工艺。所述口袋区用于抑制半导体器件的短沟道效应，提高半导体器件的性能。
所述保护膜204的材料包括氮化硅，所述保护膜204的形成工艺包括：化学气相沉积工艺或者物理气相沉积工艺。
所述保护膜204用于后续形成保护层。
请参考图9和图10，去除所述外延区B部分保护膜204和部分鳍部201，形成第一开口205，所述第一开口205沿垂直于鳍部201的延伸方向上贯穿鳍部201。
需要说明的是，图9与图7的剖面方向一致，图10与图8的剖面方向一致。
所述第一开口205和后续形成的第二开口用于后续容纳外延层。
所述第一开口205的形成步骤包括：在所述栅极区A和部分外延区B的保护膜表面形成第一掩膜层，所述第一掩膜层暴露出部分外延区B保护膜204的表面；以所述第一掩膜层为掩膜，刻蚀所述保护膜204以及保护膜204底部的部分鳍部201，形成所述第一开口205。
所述第一掩膜层用于形成第一开口205的掩膜。所述第一掩膜层的材料包括氮化硅。
以所述第一掩膜层为掩膜，刻蚀所述保护膜204以及保护膜204底部部分鳍部201的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，以所述第一掩膜层为掩膜，刻蚀所述保护膜204以及保护膜204底部部分鳍部201的工艺为干法刻蚀工艺，所述干法刻蚀工艺的参数包括：刻蚀气体包括含氧气体和含氟气体，所述含氧气体包括O2，含氟气体包括CH2F2。
所述第一开口205的深度与鳍部201高度的比值为：1/3～5/6。其中，鳍部201的高度是指鳍部201的顶部表面到基底200表面的距离。
形成所述第一开口205的过程中，去除保护膜204底部的部分鳍部201的意义在于：在形成所述口袋区的过程中，所述鳍部201的顶部易被打成非晶态，去除保护膜204底部的部分鳍部201，有利于去除形成口袋区带来的鳍部201缺陷，有利于后续形成性能较好的外延层。
所述第一开口205底部鳍部201的晶向为<100>。
请参考图11和图12，去除第一开口205底部部分鳍部201，在所述第一开口205底部形成第二开口206，所述第二开口206的顶部尺寸大于底部尺寸。
需要说明的是，图11与图7的剖面方向一致，图12与图8的剖面方向一致。
形成所述第二开口206的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，所述第二开口206的形成工艺为干法刻蚀工艺，所述干法刻蚀工艺的参数为：含氧气体和含氟气体，所述含氧气体包括O2，含氟气体包括CH2F2。
在本实施例中，含氟气体易反应形成聚合物，所述含氧气体能够消耗所述聚合物。通过控制氧氟比，使得氧氟比较小，从而使得所形成的聚合物的厚度较厚，使得所形成的第二开口206的顶部尺寸大于底部尺寸。
在本实施例中，沿垂直于鳍部201的延伸方向上，所述第二开口206呈“V”型，即所述第二开口206的侧壁相对鳍部201的顶部表面倾斜，且所述第二开口206的侧壁在所述第二开口206底部相交。
由于第二开口206的顶部尺寸大于底部尺寸，因此，所述第二开口206侧壁的晶向包括<111>。
请参考图13，形成第二开口206之后，去除外延区B部分保护膜204，形成保护层254，所述保护层254顶部低于第一开口205底部，且所述保护层254暴露出部分鳍部201的侧壁。
需要说明的是，图13的剖面方向与图11的剖面方向一致。
去除外延区B的部分保护膜204的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
所述保护层254到隔离层202表面的距离与第二开口206顶部到隔离层202表面的距离比为：7/10～9/10。
所述保护层254暴露出鳍部201侧壁的晶向为<110>，后续在第一开口205和第二开口206内、以及保护层254暴露出鳍部201的侧壁外延生长外延层。在形成外延层的过程中，不仅具有沿第二开口206侧壁晶向方向上的生长速率，还具有沿保护层254暴露出的鳍部201侧壁晶向方向上的生长速率，使得所形成的外延层的表面积较大。所述外延层用于后续形成源漏掺杂区，因此，所述源漏掺杂区的表面积较大。后续在源漏掺杂区上形成插塞，则所述插塞与源漏掺杂区的接触面积较大，因此，有利于降低半导体器件的接触电阻。
请参考图14，在所述第一开口205(见图12)和第二开口206(见图12)内、以及所述保护层254暴露出的鳍部201表面形成外延层207。
所述基底200用于形成NMOS晶体管，因此，所述外延层207的材料包括：硅或者碳化硅。所述外延层207的形成工艺包括：外延生长工艺。
形成所述外延层207之后，所述形成方法还包括：在所述外延层207内掺入掺杂离子，形成源漏掺杂区；在所述基底200、隔离层202和源漏掺杂区上、鳍部201的侧壁和顶部表面、栅极结构203的侧壁和顶部表面形成介质层；去除所述源漏掺杂区上的介质层，直至暴露出源漏掺杂区的顶部表面，在所述介质层内形成接触孔；在所述接触孔内形成插塞。
所述掺杂离子的导电类型与晶体管的类型密切相关。在本实施例中，所述晶体管为NMOS晶体管，因此，所述掺杂离子为N型离子，如：磷离子或者砷离子。在所述外延层207内掺入掺杂离子的工艺包括：原位掺杂工艺。
由于所述第二开口206侧壁的晶向与保护层254暴露出的鳍部201侧壁的晶向不同，因此，在形成所述外延层207的过程中，不仅具有沿第二开口206侧壁晶向方向上的生长速率，还具有沿保护层254暴露出的鳍部201侧壁晶向方向上的生长速率，使得所形成的外延层207的表面积较大。所述外延层207用于形成源漏掺杂区，因此，所述源漏掺杂区的表面积较大。后续在源漏掺杂区上形成插塞，则所述插塞与源漏掺杂区的接触面积较大，因此，有利于降低半导体器件的接触电阻。
图15至图16是本发明另一实施例的半导体结构的形成方法的各步骤的结构示意图。
请参考图15和图16，去除第一开口205底部部分鳍部201，形成第二开口300，所述第二开口300的顶部尺寸大于底部尺寸。
需要说明的是，图15是在图9基础上的结构示意图，图15与图9的剖面方向一致，图16与图8的剖面方向一致。
形成所述第二开口300的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，所述第二开口300的形成工艺为干法刻蚀工艺，所述干法刻蚀工艺的参数为：刻蚀气体包括含氧气体和含氟气体，所述含氧气体包括O2，含氟气体包括CH2F2。
含氟气体易反应形成聚合物，所述含氧气体能够消耗所述聚合物。通过控制氧氟比，使得氧氟比较小，进而使得所形成的聚合物的厚度较厚，从而使得所形成的第二开口300的顶部尺寸大于底部尺寸。
并且，在本实施例中，沿垂直于鳍部201的延伸方向上，所述第二开口300呈碗型；所述第二开口300向基底200内凹陷，所述第二开口300的侧壁相对于鳍部201的顶部表面倾斜，所述第二开口300的侧壁与底部的夹角为圆角。所述第二开口300侧壁的晶向包括<111>。
形成所述第二开口300之后，所述形成方法还包括：去除所述外延区B的部分保护膜204，形成保护层；在所述第一开口205和第二开口300内、以及保护层暴露出的鳍部201表面形成外延层。
所述保护层的结构示意图与图13所示实施例的相同之处在此不做赘述，不同之处，在于：沿垂直于鳍部201的延伸方向上，所述第二开口300为碗型。
所述外延层的结构示意图与图14所示实施例的相同之处在此不做赘述，不同之处，在于：沿垂直于鳍部201的延伸方向上，所述第二开口300为碗型。
形成所述外延层之后，形成源漏掺杂区、介质层、接触孔、插塞的步骤与上述实施例相同，在此不做赘述。
在本实施例中，由于所述第二开口300侧壁的晶向包括<111>，所述保护层暴露出的鳍部201侧壁的晶向为<110>，因此，在外延生长形成外延层的过程中，不仅具有沿第二开口300侧壁晶向方向上的生长速率，还具有沿保护层暴露出的鳍部201侧壁晶向方向上的生长速率，使得所形成的外延层的表面积较大。所述外延层用于形成源漏掺杂区，因此，所述源漏掺杂区的表面积较大。后续在源漏掺杂区上形成插塞，则所述插塞与源漏掺杂区的接触面积较大，因此，有利于降低半导体器件的接触电阻。
相应的，本发明实施例还提供一种用上述方法所形成的半导体结构，请参考图14，包括：基底200，所述基底200上具有鳍部201，沿鳍部201延伸方向上，所述鳍部201包括栅极区A和位于栅极区A两侧的外延区B，所述栅极区A鳍部201的侧壁和顶部表面具有栅极结构203；位于所述外延区B鳍部201内的第一开口205，所述第一开口205沿垂直于鳍部201的延伸方向上贯穿鳍部201；位于第一开口205底部鳍部201内的第二开口206，所述第二开口206顶部尺寸大于底部尺寸；位于所述基底200上、外延区B鳍部201部分侧壁、以及栅极结构203侧壁和顶部表面的保护层254，且所述保护层254暴露出第二开口206侧壁部分的鳍部201表面；位于第一开口205和第二开口206内、以及保护层254暴露出的鳍部201表面的外延层207。
所述第二开口206侧壁的晶向包括<111>；所述保护层暴露出鳍部201侧壁的晶向为<110>。
所述第一开口205的深度与鳍部201高度的比值为：1/3～5/6。
沿垂直于鳍部201的延伸方向上，所述第二开口206呈“V”型；所述第二开口206的侧壁相对于鳍部201的顶部表面倾斜，且所述第二开口206的侧壁在第二开口206的底部相交。
沿垂直于鳍部201的延伸方向上，所述第二开口206呈碗型；所述第二开口206向基底200内凹陷，所述第二开口206的侧壁相对于鳍部201的顶部表面倾斜，所述第二开口206的侧壁与底部的夹角为圆角。
所述基底200还具有隔离层202，所述隔离层202的顶部表面低于鳍部201的顶部表面，且覆盖部分鳍部201的侧壁；所述保护层254到隔离层202表面的距离与第二开口206顶部到隔离层202表面的距离比为：7/10～9/10。
所述外延层254的材料包括硅或者碳化硅。
所述半导体结构还包括：所述外延层207内具有掺杂离子的为源漏掺杂区；位于基底200和源漏掺杂区上、鳍部201的侧壁和顶部表面、栅极结构203的侧壁和顶部表面的介质层；位于介质层内暴露出源漏掺杂区顶部表面的接触孔；位于所述接触孔内的插塞。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底上具有鳍部，沿鳍部延伸方向上，所述鳍部包括栅极区和位于栅极区两侧的外延区，所述栅极区鳍部的侧壁和顶部表面具有横跨所述鳍部的栅极结构；
在所述基底上、外延区鳍部的侧壁和顶部表面、以及栅极结构的侧壁和顶部表面形成保护膜；
去除所述外延区的部分保护膜和部分鳍部，形成第一开口，所述第一开口沿垂直于鳍部的延伸方向上贯穿鳍部；
去除所述第一开口底部部分的鳍部，在第一开口底部形成第二开口，所述第二开口的顶部尺寸大于底部尺寸；
形成第二开口之后，去除外延区的部分保护膜，形成保护层，所述保护层顶部低于第一开口底部，且所述保护层暴露出部分鳍部的侧壁；
在所述第一开口和第二开口内、以及保护层暴露出的鳍部表面形成外延层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二开口侧壁的晶向包括<111>；所述保护层暴露出的鳍部侧壁的晶向为<110>。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一开口的形成步骤包括：在所述栅极区和部分外延区的保护膜表面形成第一掩膜层，所述第一掩膜层暴露出部分外延区保护膜的顶部表面；以所述第一掩膜层为掩膜，刻蚀所述保护膜以及保护膜底部部分的鳍部，形成所述第一开口。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一开口的深度与鳍部高度的比值为：1/3～5/6。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二开口的形成工艺包括：干法刻蚀工艺；所述干法刻蚀工艺的参数包括：刻蚀气体包括含氧气体和含氟气体，所述含氧气体包括O2，含氟气体包括CH2F2。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，沿垂直于鳍部的延伸方向上，所述第二开口呈“V”型；所述第二开口的侧壁相对于鳍部的顶部表面倾斜，且所述第二开口的侧壁在第二开口的底部相交。
7.如权利要求5所述的半导体结构的形成方法，其特征在于，沿垂直于鳍部的延伸方向上，所述第二开口呈碗型；所述第二开口向基底内凹陷，所述第二开口的侧壁相对于鳍部的顶部表面倾斜，所述第二开口的侧壁与底部的夹角为圆角。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底还具有隔离层，所述隔离层的顶部表面低于鳍部的顶部表面，且覆盖部分鳍部的侧壁。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述保护层到隔离层表面的距离与第二开口顶部到隔离层表面的距离比为：7/10～9/10。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述外延层的材料包括硅或者碳化硅；所述外延层的形成工艺包括：外延生长工艺。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述外延层之后，所述形成方法还包括：在所述外延层内掺入掺杂离子形成源漏掺杂区；在所述基底和源漏掺杂区上、鳍部的侧壁和顶部表面、栅极结构的侧壁和顶部表面形成介质层；去除所述源漏掺杂区上的介质层，直至暴露出源漏掺杂区的顶部表面，在所述介质层内形成接触孔；在所述接触孔内形成插塞。
12.一种半导体结构，其特征在于，包括：
基底，所述基底上具有鳍部，沿鳍部延伸方向上，所述鳍部包括栅极区和位于栅极区两侧的外延区，所述栅极区鳍部的侧壁和顶部表面具有横跨所述鳍部的栅极结构；
位于所述外延区鳍部内的第一开口，所述第一开口沿垂直于鳍部的延伸方向上贯穿鳍部；
位于第一开口底部鳍部内的第二开口，所述第二开口的顶部尺寸大于底部尺寸；
位于所述基底上、外延区鳍部部分侧壁、以及栅极结构侧壁和顶部表面的保护层，且所述保护层暴露出第二开口侧壁部分的鳍部表面；
位于第一开口和第二开口内、以及保护层暴露出的鳍部表面的外延层。
13.如权利要求12所述的半导体结构，其特征在于，所述第二开口侧壁的晶向包括<111>；所述保护层暴露出鳍部侧壁的晶向为<110>。
14.如权利要求12所述的半导体结构，其特征在于，所述第一开口的深度与鳍部高度的比值为：1/3～5/6。
15.如权利要求12所述的半导体结构，其特征在于，沿垂直于鳍部的延伸方向上，所述第二开口呈“V”型；所述第二开口的侧壁相对于鳍部的顶部表面倾斜，且所述第二开口的侧壁在第二开口的底部相交。
16.如权利要求12所述的半导体结构，其特征在于，沿垂直于鳍部的延伸方向上，所述第二开口呈碗型；所述第二开口向基底内凹陷，所述第二开口的侧壁相对于鳍部的顶部表面倾斜，所述第二开口的侧壁与底部的夹角为圆角。
17.如权利要求12所述的半导体结构，其特征在于，所述基底还具有隔离层，所述隔离层的顶部表面低于鳍部的顶部表面，且覆盖部分鳍部的侧壁；所述保护层到隔离层表面的距离与第二开口顶部到隔离层表面的距离比为：
7/10～9/10。
18.如权利要求12所述的半导体结构，其特征在于，所述外延层的材料包括硅或者碳化硅。
19.如权利要求12所述的半导体结构，其特征在于，所述半导体结构还包括：
所述外延层内具有掺杂离子的为源漏掺杂区；位于基底和源漏掺杂区上、鳍部的侧壁和顶部表面、栅极结构的侧壁和顶部表面的介质层；位于介质层内暴露出源漏掺杂区顶部表面的接触孔；位于所述接触孔内的插塞。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711318367.8A CN109920735A (zh) | 2017-12-12 | 2017-12-12 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711318367.8A CN109920735A (zh) | 2017-12-12 | 2017-12-12 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109920735A true CN109920735A (zh) | 2019-06-21 |
Family
ID=66957572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711318367.8A Pending CN109920735A (zh) | 2017-12-12 | 2017-12-12 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109920735A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102169853A (zh) * | 2010-02-26 | 2011-08-31 | 台湾积体电路制造股份有限公司 | 集成电路结构的形成方法 |
| CN103928328A (zh) * | 2013-01-10 | 2014-07-16 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| US20150102393A1 (en) * | 2013-10-14 | 2015-04-16 | Semiconductor Manufacturing International (Shanghai) Corporation | Fin-type field effect transistor and manufacturing method thereof |
| CN105489555A (zh) * | 2014-09-19 | 2016-04-13 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN105810738A (zh) * | 2015-01-15 | 2016-07-27 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| CN106486375A (zh) * | 2015-08-31 | 2017-03-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN106920776A (zh) * | 2015-12-25 | 2017-07-04 | 中芯国际集成电路制造(上海)有限公司 | 鳍式晶体管的形成方法 |
| CN107068760A (zh) * | 2016-02-10 | 2017-08-18 | 格罗方德半导体公司 | 鳍式晶体管的源漏区中的共形缓冲层 |
-
2017
- 2017-12-12 CN CN201711318367.8A patent/CN109920735A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102169853A (zh) * | 2010-02-26 | 2011-08-31 | 台湾积体电路制造股份有限公司 | 集成电路结构的形成方法 |
| CN103928328A (zh) * | 2013-01-10 | 2014-07-16 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| US20150102393A1 (en) * | 2013-10-14 | 2015-04-16 | Semiconductor Manufacturing International (Shanghai) Corporation | Fin-type field effect transistor and manufacturing method thereof |
| CN105489555A (zh) * | 2014-09-19 | 2016-04-13 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN105810738A (zh) * | 2015-01-15 | 2016-07-27 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| CN106486375A (zh) * | 2015-08-31 | 2017-03-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN106920776A (zh) * | 2015-12-25 | 2017-07-04 | 中芯国际集成电路制造(上海)有限公司 | 鳍式晶体管的形成方法 |
| CN107068760A (zh) * | 2016-02-10 | 2017-08-18 | 格罗方德半导体公司 | 鳍式晶体管的源漏区中的共形缓冲层 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11380589B2 (en) | Selective removal of semiconductor fins | |
| TWI509736B (zh) | 半導體結構及其形成方法 | |
| CN107958873B (zh) | 鳍式场效应管及其形成方法 | |
| KR101802715B1 (ko) | 반도체 디바이스의 제조 방법 | |
| US9324713B1 (en) | Eliminating field oxide loss prior to FinFET source/drain epitaxial growth | |
| KR100836761B1 (ko) | 핀 전계 효과 트랜지스터 및 그 제조방법 | |
| US9941406B2 (en) | FinFETs with source/drain cladding | |
| US9112052B2 (en) | Voids in STI regions for forming bulk FinFETs | |
| CN105097521B (zh) | 半导体器件的形成方法 | |
| EP3306665A2 (en) | Semiconductor structure and fabrication method thereof | |
| CN110517989A (zh) | 半导体结构及其形成方法 | |
| US10424599B2 (en) | Semiconductor structure | |
| CN106486375B (zh) | 半导体结构的形成方法 | |
| TWI685108B (zh) | 半導體裝置及其製造方法 | |
| CN106486350B (zh) | 半导体结构的形成方法 | |
| CN105719969A (zh) | 鳍式场效应管的形成方法 | |
| TW201916122A (zh) | 半導體元件的製造方法 | |
| CN104425264B (zh) | 半导体结构的形成方法 | |
| TWI728966B (zh) | 半導體元件及其製作方法 | |
| CN103594362B (zh) | 鳍式场效应晶体管及其制造方法 | |
| CN112582265B (zh) | 半导体结构及其形成方法 | |
| CN109920735A (zh) | 半导体结构及其形成方法 | |
| CN113675143B (zh) | 埋入式字线结构制备方法 | |
| CN106571341B (zh) | 半导体结构及其形成方法 | |
| CN104103506A (zh) | 半导体器件制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190621 |
|
| RJ01 | Rejection of invention patent application after publication |