TWI573181B - 半導體裝置與其製造方法 - Google Patents

半導體裝置與其製造方法 Download PDF

Info

Publication number
TWI573181B
TWI573181B TW104133292A TW104133292A TWI573181B TW I573181 B TWI573181 B TW I573181B TW 104133292 A TW104133292 A TW 104133292A TW 104133292 A TW104133292 A TW 104133292A TW I573181 B TWI573181 B TW I573181B
Authority
TW
Taiwan
Prior art keywords
epitaxial structure
substrate
semiconductor fin
semiconductor
unshaped
Prior art date
Application number
TW104133292A
Other languages
English (en)
Other versions
TW201635351A (zh
Inventor
羅威揚
陳詩豪
林木滄
程潼文
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201635351A publication Critical patent/TW201635351A/zh
Application granted granted Critical
Publication of TWI573181B publication Critical patent/TWI573181B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7856—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with an non-uniform gate, e.g. varying doping structure, shape or composition on different sides of the fin, or different gate insulator thickness or composition on opposing fin sides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

半導體裝置與其製造方法
本發明是有關於一種半導體裝置。
隨著半導體工業演進至奈米工藝技術，以得到較高的裝置密度、高效能和低成本，半導體裝置製造和設計均進步至三維的設計，例如鰭式場效電晶體(fin field effect transistor，簡稱FinFET)。鰭式場效電晶體包含自基底往其平面法線之方向延伸的鰭。鰭式場效電晶體的通道則是形成在鰭。柵極則置於(例如包覆)鰭上。鰭式場效電晶體可降低短通道效應。
本發明之一態樣提供一種半導體裝置，包含基板、半導體鰭、閘極堆疊與磊晶結構。半導體鰭置於基板中。一部分之半導體鰭突出於基板。閘極堆疊置於突出基板的部分之半導體鰭上。磊晶結構置於基板上且毗鄰閘極堆疊。磊晶結構具有背對基板之上表面，且上表面具有至少一彎曲部。彎曲部具有範圍自約5奈米至約20奈米之曲率半徑。
在一或多個實施方式中，磊晶結構之上表面更具有平坦部。
在一或多個實施方式中，磊晶結構具有頂部與主體部，主體部置於頂部與基板之間。頂部之寬度大於主體部之寬度，且頂部具有上表面。半導體裝置更包含一對側壁結構，置於磊晶結構之主體部之相對側。
在一或多個實施方式中，側壁結構暴露磊晶結構的上表面。
本發明之另一態樣提供一種半導體裝置的製造方法，包含形成半導體鰭於基板中。形成閘極堆疊於半導體鰭上。閘極堆疊暴露出一部分之半導體鰭。移除被閘極堆疊暴露的部分之半導體鰭。形成塑形磊晶結構於被移除之半導體鰭之處。
在一或多個實施方式中，形成與塑形磊晶結構包含形成未塑形磊晶結構於被移除之半導體鰭之處。蝕刻未塑形磊晶結構以形成磊晶結構。
在一或多個實施方式中，製造方法更包含形成一對未塑形側壁結構於被閘極堆疊暴露之半導體鰭的相對側，且對該未塑形側壁結構在當該部分之半導體鰭被移除時被塑形。
本發明之另一態樣提供一種半導體裝置的製造方法，包含提供基板，其中半導體鰭形成於基板中。形成閘極堆疊於半導體鰭上，其中閘極堆疊暴露一部分之半導體 鰭。部分蝕刻被閘極堆疊暴露之部分之半導體鰭以形成凹槽於基板中。利用形狀調整製程以再成長磊晶結構於凹槽中。
在一或多個實施方式中，成長製程包含成長一未塑形磊晶結構於凹槽中，且形狀調整製程包含部分移除未塑形磊晶結構之邊角以平滑未塑形磊晶結構之上表面。
在一或多個實施方式中，形狀調整製程包含形成一對側壁結構於被閘極堆疊暴露之半導體鰭的相對側，其中側壁結構於半導體鰭被部分蝕刻時被塑形。
根據上述之實施方式，磊晶結構具有背向基板的上表面，且上表面具有至少一彎曲部，其曲率半徑的範圍為自大約5奈米至大約20奈米。塑形製程可移除未塑形磊晶結構的邊角，或者於成長製程中形成平滑的磊晶結構。沒有尖銳的邊角，電荷邊便不易聚集形成邊緣電場於磊晶結構的上表面，因此半導體裝置的寄生電容問題可被改善。
110‧‧‧基板
112‧‧‧凹槽
120‧‧‧半導體鰭
122‧‧‧埋入部
124‧‧‧突出部
130‧‧‧絕緣結構
140‧‧‧閘極堆疊
142‧‧‧閘極絕緣層
144‧‧‧閘極電極層
150‧‧‧介電層
160‧‧‧未塑型磊晶結構
162‧‧‧邊角
165‧‧‧磊晶結構
165t‧‧‧上表面
167‧‧‧頂部
169‧‧‧主體部
180‧‧‧未塑形側壁結構
185‧‧‧側壁結構
5-5、10-10‧‧‧線段
C‧‧‧彎曲部
F‧‧‧平坦部
R‧‧‧曲率半徑
W1、W2‧‧‧寬度
從以下結合所附圖式所做的詳細描述，可對本揭露之態樣有更佳的了解。需注意的是，根據業界實務的標準做法，各種特徵不是按比例繪製。實際上，為了清楚討論起見，各種特徵的尺寸可任意放大或縮小。
第1圖至第4圖為本揭露一些實施方式之製造半導體裝置的方法於不同階段的示意圖。
第5圖為沿第4圖之線段5-5的剖面圖。
第6圖為本揭露一些實施方式之半導體裝置的剖面圖。
第7圖至第9圖為本揭露一些實施方式之製造半導體裝置的方法於不同階段的示意圖。
第10圖為沿第9圖之線段10-10的剖面圖。
第11圖為本揭露一些實施方式之半導體裝置的剖面圖。
以下的揭露提供了許多不同實施方式或範例，以實施所提供之標的之不同特徵。以下所描述之構件與安排的特定範例係用以簡化本揭露。當然這些僅為範例，並非用以做為限制。舉例而言，於描述中，第一特徵形成於第二特徵上方或上，可能包含第一特徵與第二特徵以直接接觸的方式形成的實施方式，亦可能包含額外特徵可能形成在第一特徵與第二特徵之間的實施方式，如此第一特徵與第二特徵可能不會直接接觸。此外，本揭露可能會在各範例中重複參考數字及/或文字。這樣的重複係基於簡化與清楚之目的，以其本身而言並非用以指定所討論之各實施方式及/或配置之間的關係。
另外，在此說明中可能會使用空間相對用語，例如「下方(underlying)」、「下方(below)」、「較低(lower)」、「上方(overlying)」、「較高(upper)」等等，以方便說明如圖式所繪示之一元件或一特徵與另一(另一些)元件或特徵之關係。除了在圖中所繪示之方向外，這些空間相對用詞意欲含括元件在使用或操作中的不同方位。設 備可能以不同方式定位(旋轉90度或在其他方位上)，因此可利用同樣的方式來解釋在此所使用之空間相對描述符號。
本揭露之實施方式提供一些形成半導體裝置的改善方法與其結構。這些實施方式將在以下形成鰭式場效電晶體(finFET)內容中被討論，其鰭式場效電晶體係具有單一或複數鰭，且形成於體(bulk)矽基底上。本領域具通常知識者可理解本揭露之實施方式可應用於其他結構。
第1圖至第4圖為本揭露一些實施方式之製造半導體裝置的方法於不同階段的示意圖。請參照第1圖。提供基板110。在一些實施方式中，基板110可為半導體材料且可包含習知結構，其例如包含遞變層(graded layer)或隱埋氧化物(buried oxide)。在一些實施方式中，基板110包含體矽，其可為有摻雜或無摻雜(如p型、n型或其組合)。其他適合形成半導體裝置的材料亦可被使用。基板110可替代為其他材料，例如鍺(germanium)、石英(quartz)、藍寶石(sapphire)與玻璃(glass)。或者，基板110可為絕緣體上半導體(semiconductor-on-insulator,SOI)基板之主動層，或者為例如形成於體矽層上之矽-鍺層的多層結構。
一半導體鰭120形成於基板110上，且部分之半導體鰭120突出於基板110。在一些實施方式中，半導體鰭120包含矽。應注意的是，第1圖之半導體鰭120的數量為例示，並非用以限制本揭露。本領域具通常知識者，可依實際情況，彈性選擇合適之半導體鰭120的數量。
半導體鰭120可以，例如，光罩顯影方式圖案化與蝕刻基板110以形成。在一些實施方式中，一光阻材料層(未繪示)置於基板110上。光阻材料層接著被照射(或曝光)成欲定圖案(在此為半導體鰭120)並顯影以去除部分之光阻材料。剩餘之光阻材料保護其下方之材料免於後續製程，例如蝕刻，的破壞。應注意的是，其他的遮罩，例如氧化物或氮化矽遮罩亦可用於蝕刻製程。
在第1圖中，形成複數個絕緣結構130於基板110上。絕緣結構130，其可為環繞半導體鰭120的淺溝槽絕緣(Shallow Trench Isolation,STI)，可利用四乙氧基矽烷(tetra-ethyl-ortho-silicate,TEOS)與氧氣當前導物以化學氣相沉積(Chemical Vapor Deposition,CVD)法形成。在其他一些實施方式中，絕緣結構130可利用於基板110中摻雜離子，例如氧、氮、碳等等，而形成。在其他一些實施方式中，絕緣結構130可為絕緣體上半導體(SOI)晶圓之絕緣層。
在第1圖中，形成閘極堆疊140於部分之半導體鰭120上並暴露出另一部分之半導體鰭120。閘極堆疊140包含閘極絕緣層142與閘極電極層144。閘極絕緣層142置於閘極電極層144與基板110之間，並形成於半導體鰭120上。閘極絕緣層142可避免電子空乏，其可包含，例如，高介電係數(high-k)介電層，例如為金屬氧化物、金屬氮化物、金屬矽化物、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽化物、金屬之氮氧化物、金屬鋁化物、矽化鋯(zirconium silicate)、鋁化鋯(zirconium aluminate)、或其組合。一些實施方式中可包含 二氧化鉿(hafnium oxide,HfO2)、矽氧鉿化合物(hafnium silicon oxide,HfSiO)、氮矽氧鉿化合物(hafnium silicon oxynitride,HfSiON)、氧鉭鉿化合物(hafnium tantalum oxide,HfTaO)、氧鈦鉿化合物(hafnium titanium oxide,HfTiO)、氧鋯鉿化合物(hafnium zirconium oxide,HfZrO)、氧化鑭(lanthanum oxide,LaO)、氧化鋯(zirconium oxide,ZrO)、氧化鈦(titanium oxide,TiO)、氧化鉭(tantalum oxide,Ta2O5)、氧化釔(yttrium oxide,Y2O3)、鈦酸鍶(strontium titanium oxide,SrTiO3,STO)、鈦酸鋇(barium titanium oxide,BaTiO3,BTO)、氧鍶鋇化合物(barium zirconium oxide,BaZrO)、氧鑭鉿化合物(hafnium lanthanum oxide,HfLaO)、氧矽鑭化合物(lanthanum silicon oxide,LaSiO)、氧矽鋁化合物(aluminum silicon oxide,AlSiO)、氧化鋁(aluminum oxide,Al2O3)、氮化矽(silicon nitride,Si3N4)、氮氧化矽(oxynitrides,SiON)或其組合。閘極絕緣層142可具有多層結構，例如一層氧化矽(即中間層)與另一層高介電係數材料。閘極絕緣層142可利用化學氣相沉積法、物理氣相沉積(physical vapor deposition,PVD)法、原子層沉積(atomic layer deposition,ALD)法、熱氧化、臭氧氧化、其他合適的製程或其組合而形成。
閘極電極層144形成於基板110上以覆蓋閘極絕緣層142與部分之半導體鰭120。在一些實施方式中，閘極電極層144包含半導體材料，例如多晶矽、非晶矽等等。閘極電極層144可摻雜或非摻雜。舉例而言，在一些實施方式中，閘 極電極層144包含非摻雜之多晶矽，其以低壓化學氣相沉積(low-pressure chemical vapor deposition,LPCVD)法沉積而成。之後，多晶矽可摻雜，例如，磷離子(或其他p型摻雜物)，以形成PMOS裝置或者摻雜硼(或其他n型摻雜物)，以形成NMOS裝置。多晶矽例如可利用原位(in-situ)摻雜多晶矽的爐沉積。或者，閘極電極層144可包含多晶矽金屬合金或金屬閘極，其包含鎢(W)、鎳(Ni)、鋁(Al)、鉭(Ta)、鈦(Ti)或其組合。
在第1圖中，一對介電層150可沿著閘極堆疊140的側邊而形成於基板110上。在一些實施方式中，介電層150可包含氧化矽、氮化矽、氮氧化矽或其他合適的材料。介電層150可包含單層或多層結構。介電層150之一覆蓋層可先以化學氣相沉積法、物理氣相沉積法、原子層沉積法或其他合適的方法形成。之後，對覆蓋層執行非等向性蝕刻以於閘極堆疊140的兩側形成一對介電層150。在一些實施方式中，介電層150可用來使後續形成的摻雜區(例如源/汲極區域)偏移，例如源極/汲極區域。介電層150可更用以設計或修飾源極/汲極區(接面)的外觀。
請參照第2圖。被閘極堆疊140與介電層150暴露之部分半導體鰭120被部分移除(或部分凹陷)以於基板110中形成凹槽112。可移除適量的材料。剩餘的半導體鰭120具有一埋入部122與突出部124。埋入部122被埋於基板110，且一部分被凹槽112所暴露。突出部124置於埋入部122上且突出於 基板110。閘極堆疊140與介電層150覆蓋突出部124，但突出部124之側壁暴露於介電層150。
移除部分之半導體鰭120可包含形成一光阻層或覆蓋層(例如氧化覆蓋層)於第1圖的結構上；圖案化光阻層或覆蓋層以形成開口，其暴露出一部分之半導體鰭120；以及蝕刻半導體鰭120。在一些實施方式中，半導體鰭120可利用乾式蝕刻製程而蝕刻。或者，蝕刻製程可為濕式蝕刻，或乾式與濕式蝕刻的組合。移除製程可包含微影蝕刻製程以執行蝕刻製程。微影蝕刻製程可包含光阻塗覆(例如，旋塗)、軟烘、遮罩對準、曝光、曝光後烘烤、顯影光阻、沖洗、烘乾(例如，硬烘)，其他合適製程或其組合。或者，微影蝕刻製程可利用其他方法，例如無遮罩光蝕刻、電子束蝕刻、與離子束蝕刻，執行或替代。在其他一些實施方式中，微影蝕刻製程可執行奈米壓印技術。在一些實施方式中，可利用氫氟酸(HF)或其他合適溶液清洗凹槽112以執行預先清洗步驟。
請參照第3圖。接著，形成一未塑型磊晶結構160於凹槽112中且於半導體鰭120之埋入部122上。未塑型磊晶結構160突出於基板110。未塑型磊晶結構160可利用一或多個磊晶製程而形成，例如矽特徵、鍺化矽特徵，與/或其他合適的特徵可以以晶體態而形成於半導體鰭120之埋入部122上。在一些實施方式中，未塑型磊晶結構160之晶格常數可不同於半導體鰭120之晶格常數，且未塑型磊晶結構160可具應力以致能半導體裝置之載子流動性，並增加裝置性能。磊晶製程包含化學氣相沉積法(例如氣相磊晶(vapor-phase epitaxy,VPE) 與/或超高真空化學氣相沉積法(ultra-high vacuum CVD,UHV-CVD)、分子束磊晶，與/或其他合適的製程。磊晶製程可利用氣體與/或液體前導物，其與半導體鰭120之埋入部122的化合物(如矽)交互作用。因此，可形成具應力之通道以增加載子流動率與增強裝置性能。未塑型磊晶結構160可為原位摻雜。摻雜種類包含P型摻雜物，例如硼(boron)或氟化硼(BF2)；n型摻雜物，例如磷或砷；與/或其他合適的摻雜物(包含其組合)。若未塑型磊晶結構160非原位摻雜，可執行一第二摻雜製程(即接面摻雜製程(junction implant process))以摻雜未塑型磊晶結構160。可執行一或多個退火製程以活化未塑型磊晶結構160。退火製程包含快速熱退火(rapid thermal annealing,RTA)與/或雷射退火製程。
未塑型磊晶結構160具有至少一邊角162。舉例而言，在第3圖中有三個邊角162。當一偏壓施加於未塑型磊晶結構160時，邊角162可能會聚集電荷形成邊緣電場，因此未塑型磊晶結構160與閘極堆疊140之間可能會形成寄生電容。此寄生電容可能會降低半導體裝置的截止頻率，以致於限制整體之交流電流(AC)性能。
請一併參照第4圖與第5圖，其中第5圖為沿第4圖之線段5-5的剖面圖。執行一塑型製程於第3圖之未塑型磊晶結構160。舉例而言，第3圖之未塑型磊晶結構160可被蝕刻以形成磊晶結構165，其具有平滑的上表面165t。換言之，未塑型磊晶結構160之邊角162被部分移除以平滑未塑型磊晶結構160的上表面。上表面165t為遠離基板110之表面。在一些實 施方式中，可利用濕式蝕刻，例如浸泡未塑型磊晶結構160於氫氟酸(HF)中，以執行蝕刻製程。在一些其他的實施方式中，可利用乾式蝕刻，例如以三氟甲烷CHF3或三氟化硼BF3作為蝕刻氣體，以執行蝕刻製程。磊晶結構165為半導體裝置之源極/汲極區域。
在第5圖中，磊晶結構165具有遠離基板110的上表面165t，且上表面165t具有至少一彎曲部C。彎曲部C之曲率半徑R的範圍為自大約5奈米至大約20奈米。第4圖之塑型製程可移除第3圖之未塑型磊晶結構160的邊角162，且上表面165t成為平滑(或圓)表面。少了邊角162，邊緣電場便不容易形成於磊晶結構165的上表面165t，因此半導體裝置之寄生電容的問題便可改善。
第6圖為本揭露一些實施方式之半導體裝置的剖面圖。第6圖與第5圖的差別處在於磊晶結構165之上表面165t的形狀。在第6圖中，上表面165t具有一彎曲部C與二平坦部F。彎曲部C置於平坦部F之間。彎曲部C之曲率半徑R的範圍為自大約5奈米至大約20奈米，而平坦部F之曲率半徑R實質為無限大。在第6圖中，因磊晶結構165不具有尖銳的邊角，因此半導體裝置之寄生電容的問題便可改善。應注意的是，第5圖與第6圖所繪示的上表面165t為例示，並非用以限制本揭露。基本上，只要上表面165t包含至少一彎曲部C，且彎曲部C之曲率半徑R的範圍為自大約5奈米至大約20奈米，皆在本揭露之範疇中。至於第6圖之半導體裝置的其他特徵與第5圖之半導體裝置相似，因此便不再贅述。
第7圖至第9圖為本揭露一些實施方式之製造半導體裝置的方法於不同階段的示意圖。先進行第1圖之製程，因其製程細節與上述實施方式相似，因此便不再贅述。請參照第7圖。接著，執行一塑形製程。詳細而言，一對未塑形側壁結構180形成於部分之半導體鰭120的相對側，該部分之半導體鰭120突出基板110且暴露於閘極堆疊140與介電層150。在一些實施方式中，未塑形側壁結構180可包含單一或複數疊層，且其材質可為氮化物、氮氧化物或其組合。
請參照第8圖。部分蝕刻(或部分凹陷)被閘極堆疊140與介電層150暴露之該部分半導體鰭120，以於基板110中形成凹槽112。可移除任何合適量的材料。而剩餘的半導體鰭120具有一埋入部122與一突出部124。埋入部122被埋於基板110中且部分暴露於凹槽112。突出部124置於埋入部122上且突出於基板110。閘極堆疊140與介電層150覆蓋突出部124，但突出部124之側壁被介電層150所暴露。
同時，移除製程亦塑型未塑形側壁結構180。未塑形側壁結構180被塑形以形成側壁結構185。在一些實施方式中，未塑形側壁結構180被等向性塑形。在一些其他實施方式中，未塑形側壁結構180被非等向性(或直向性)塑形，或其組合。
移除一部分之半導體鰭120可包含形成一光阻層或覆蓋層(例如氧化覆蓋層)於第7圖的結構上；圖案化光阻層或覆蓋層以形成開口，其暴露出一部分之半導體鰭120與未塑形側壁結構180；以及回蝕半導體鰭120。在一些實施方式中， 半導體鰭120可利用乾式蝕刻製程而蝕刻。或者，蝕刻製程可為濕式蝕刻，或乾式與濕式蝕刻的組合。移除製程可包含微影蝕刻製程以執行蝕刻製程。微影蝕刻製程可包含光阻塗覆(例如，旋塗)、軟烘、遮罩對準、曝光、曝光後烘烤、顯影光阻、沖洗、烘乾(例如，硬烘)，其他合適製程或其組合。或者，微影蝕刻製程可利用其他方法，例如無遮罩光蝕刻、電子束蝕刻、與離子束蝕刻，執行或替代。在其他實施方式中，微影蝕刻製程可執行奈米壓印技術。在一些實施方式中，可利用氫氟酸(HF)或其他合適溶液清洗凹槽112以執行預先清洗步驟。
請一併參照第9圖與第10圖，其中第10圖為沿第9圖之線段10-10的剖面圖。接著，形成磊晶結構165於凹槽112中與半導體鰭120的埋入部122上。磊晶結構165突出於基板110。磊晶結構165稱為半導體裝置之源極/汲極區域。磊晶結構165可利用一或多個磊晶製程形成，例如矽特徵、鍺化矽特徵，與/或其他合適的特徵可以以晶體態而形成於半導體鰭120之埋入部122上。在一些實施方式中，磊晶結構165之晶格常數可不同於半導體鰭120之晶格常數，且磊晶結構165可具應力以致能半導體裝置之載子流動性，並增加裝置性能。磊晶製程包含化學氣相沉積法(例如氣相磊晶與/或超高真空化學氣相沉積法、分子束磊晶，與/或其他合適的製程。磊晶製程可利用氣體與/或液體前導物，其與半導體鰭120之埋入部122的化合物(如矽)交互作用。因此，可形成具應力之通道以增加載子流動率與增強裝置性能。磊晶結構165可為原位摻雜。摻雜種類包含P型摻雜物，例如硼或氟化硼；n型摻雜物，例如磷或 砷；與/或其他合適的摻雜物(包含其組合)。若磊晶結構165非原位摻雜，可執行一第二摻雜製程(即接面摻雜製程)以摻雜磊晶結構165。可執行一或多個退火製程以活化磊晶結構165。退火製程包含快速熱退火與/或雷射退火製程。
在第9圖中，側壁結構185可塑形磊晶結構165的外觀。藉由在第8圖之蝕刻製程(例如藉由調整其反應氣體)塑形側壁結構185，可侷限磊晶結構165的成長，以形成平滑的上表面165t，改善其寄生電容的問題。
在第9圖中，磊晶結構165具有頂部167與主體部169。主體部169置於頂部167與基板110之間。換言之，主體部169置於頂部167與半導體鰭120的埋入部122之間。頂部167具有寬度W1，其大於主體部169之寬度W2，而頂部167具有上表面165t。側壁結構185置於磊晶結構165之主體部169的相對側，以在磊晶結構165再成長時塑其外觀。側壁結構185暴露磊晶結構165的上表面165t，且頂部167為圓柱狀。也就是說，在第9圖與第10圖中，磊晶結構165沒有尖銳邊角。因此半導體裝置的寄生電容問題可被改善。
第11圖為本揭露一些實施方式之半導體裝置的剖面圖。第11圖與第10圖的差別處在於磊晶結構165之上表面165t的形狀。在第11圖中，上表面165t具有一彎曲部C與二平坦部F。彎曲部C置於平坦部F之間。彎曲部C之曲率半徑R的範圍為自大約5奈米至大約20奈米，而平坦部F之曲率半徑R實質為無限大。在第11圖中，因磊晶結構165不具有尖銳的邊角，因此半導體裝置之寄生電容的問題便可改善。應注意的 是，第10圖與第11圖所繪示的上表面165t為例示，並非用以限制本揭露。基本上，只要上表面165t包含至少一彎曲部C，且彎曲部C之曲率半徑R的範圍為自大約5奈米至大約20奈米，皆在本揭露之範疇中。至於第11圖之半導體裝置的其他特徵與第10圖之半導體裝置相似，因此便不再贅述。
根據上述之實施方式，磊晶結構具有背向基板的上表面，且上表面具有至少一彎曲部，其曲率半徑的範圍為自大約5奈米至大約20奈米。塑形製程可移除未塑形磊晶結構的邊角，或者於成長製程中形成平滑的磊晶結構。沒有尖銳的邊角，邊緣電場便不易形成於磊晶結構的上表面，且半導體裝置的寄生電容問題可被改善。
根據本揭露之一些實施方式，一種半導體裝置包含基板、半導體鰭、閘極堆疊與磊晶結構。半導體鰭置於基板中。一部分之半導體鰭突出於基板。閘極堆疊置於突出基板的部分之半導體鰭上。磊晶結構置於基板上且毗鄰閘極堆疊。磊晶結構具有背對基板之上表面，且上表面具有至少一彎曲部。彎曲部具有範圍自約5奈米至約20奈米之曲率半徑。
根據本揭露之一些實施方式，一種半導體裝置的製造方法包含形成半導體鰭於基板中。形成閘極堆疊於半導體鰭上。閘極堆疊暴露出一部分之半導體鰭。移除被閘極堆疊暴露的部分之半導體鰭。形成與塑形磊晶結構於被移除之半導體鰭之處。
根據本揭露之一些實施方式，一種半導體裝置的製造方法包含提供基板，其中半導體鰭形成於基板中。形成閘極堆疊於半導體鰭上，其中閘極堆疊暴露一部分之半導體鰭。部分凹陷被閘極堆疊暴露之部分之半導體鰭以形成凹槽於基板中。利用形狀調整製程以成長磊晶結構於凹槽中。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
110‧‧‧基板
120‧‧‧半導體鰭
130‧‧‧絕緣結構
165‧‧‧磊晶結構
165t‧‧‧上表面
R‧‧‧曲率半徑

Claims (8)

  1. 一種半導體裝置，包含：一基板；一半導體鰭，置於該基板中，其中一部分之該半導體鰭突出於該基板；一閘極堆疊，置於突出該基板的該部分之該半導體鰭上；一磊晶結構，置於該基板上且毗鄰該閘極堆疊，其中該磊晶結構具有背對該基板之一上表面，且該上表面具有至少一彎曲部；以及一對側壁結構，置於該磊晶結構之相對側，該磊晶結構的該上表面的該彎曲部位於該對側壁結構上。
  2. 如請求項1所述之半導體裝置，其中該磊晶結構之該上表面更具有一平坦部。
  3. 如請求項1所述之半導體裝置，其中該磊晶結構具有一頂部與一主體部，該主體部置於該頂部與該基板之間，該頂部之寬度大於該主體部之寬度，且該頂部具有該上表面，且該對側壁結構置於該磊晶結構之該主體部之相對側。
  4. 一種半導體裝置的製造方法，包含：形成一半導體鰭於一基板中； 形成一閘極堆疊於該半導體鰭上，其中該閘極堆疊暴露出一部分之該半導體鰭；移除被該閘極堆疊暴露的該部分之該半導體鰭；以及形成與塑形一磊晶結構於被移除之該半導體鰭之處。
  5. 如請求項4所述之方法，其中形成與塑形該磊晶結構包含：形成一未塑形之磊晶結構於被移除之該半導體鰭之該處；以及蝕刻該未塑形磊晶結構以形成該磊晶結構。
  6. 如請求項4所述之方法，更包含：形成一對未塑形側壁結構於被該閘極堆疊暴露之該半導體鰭的相對側，且該對未塑形側壁結構在當該部分之該半導體鰭被移除時被塑形。
  7. 一種半導體裝置的製造方法，包含：提供一基板，其中一半導體鰭形成於該基板中；形成一閘極堆疊於該半導體鰭上，其中該閘極堆疊暴露一部分之該半導體鰭；部分蝕刻被該閘極堆疊暴露之該部分之該半導體鰭以形成一凹槽於該基板中；以及利用一形狀調整製程以再成長一磊晶結構於該凹槽中，其中該再成長製程包含： 再成長一未塑形磊晶結構於該凹槽中，且該形狀調整製程包含部分移除該未塑形磊晶結構之邊角以平滑該未塑形磊晶結構之一上表面。
  8. 一種半導體裝置的製造方法，包含：提供一基板，其中一半導體鰭形成於該基板中；形成一閘極堆疊於該半導體鰭上，其中該閘極堆疊暴露一部分之該半導體鰭；部分蝕刻被該閘極堆疊暴露之該部分之該半導體鰭以形成一凹槽於該基板中；以及利用一形狀調整製程以再成長一磊晶結構於該凹槽中，其中該形狀調整製程包含：形成一對側壁結構於該閘極堆疊暴露之該半導體鰭的相對側，其中該對側壁結構於該半導體鰭被部分蝕刻時被塑形。
TW104133292A 2015-03-23 2015-10-08 半導體裝置與其製造方法 TWI573181B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562136949P 2015-03-23 2015-03-23
US14/742,552 US9559207B2 (en) 2015-03-23 2015-06-17 Semiconductor device having epitaxy structure

Publications (2)

Publication Number Publication Date
TW201635351A TW201635351A (zh) 2016-10-01
TWI573181B true TWI573181B (zh) 2017-03-01

Family

ID=56889669

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104133292A TWI573181B (zh) 2015-03-23 2015-10-08 半導體裝置與其製造方法

Country Status (5)

Country Link
US (4) US9559207B2 (zh)
KR (1) KR101734669B1 (zh)
CN (1) CN105990441B (zh)
DE (1) DE102015110843B4 (zh)
TW (1) TWI573181B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9559207B2 (en) 2015-03-23 2017-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having epitaxy structure
KR102414182B1 (ko) 2017-06-29 2022-06-28 삼성전자주식회사 반도체 소자
CN109300845A (zh) * 2017-07-25 2019-02-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10355105B2 (en) * 2017-10-31 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors and methods of forming the same
KR20200141142A (ko) 2019-06-10 2020-12-18 삼성전자주식회사 반도체 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050275010A1 (en) * 2004-06-10 2005-12-15 Hung-Wei Chen Semiconductor nano-wire devices and methods of fabrication
TW200843109A (en) * 2007-04-27 2008-11-01 Taiwan Semiconductor Mfg Fin field-effect transistor
TW201409581A (zh) * 2012-08-30 2014-03-01 Taiwan Semiconductor Mfg 鰭式場效電晶體裝置的製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8174073B2 (en) 2007-05-30 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit structures with multiple FinFETs
US7939889B2 (en) * 2007-10-16 2011-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistance in source and drain regions of FinFETs
CN103415575B (zh) * 2011-03-14 2017-03-08 阿克佐诺贝尔化学国际公司 改性二氧化硅颗粒
US8420464B2 (en) * 2011-05-04 2013-04-16 International Business Machines Corporation Spacer as hard mask scheme for in-situ doping in CMOS finFETs
CN106887459B (zh) 2011-12-30 2020-07-17 英特尔公司 环绕式沟槽接触部结构和制作方法
KR20130106093A (ko) 2012-03-19 2013-09-27 삼성전자주식회사 전계 효과 트랜지스터 및 그 형성 방법
US10535735B2 (en) 2012-06-29 2020-01-14 Intel Corporation Contact resistance reduced P-MOS transistors employing Ge-rich contact layer
KR102049774B1 (ko) * 2013-01-24 2019-11-28 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9831345B2 (en) 2013-03-11 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with rounded source/drain profile
TW201448120A (zh) 2013-06-06 2014-12-16 United Microelectronics Corp 半導體裝置及其製作方法
US9559207B2 (en) * 2015-03-23 2017-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having epitaxy structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050275010A1 (en) * 2004-06-10 2005-12-15 Hung-Wei Chen Semiconductor nano-wire devices and methods of fabrication
TW200843109A (en) * 2007-04-27 2008-11-01 Taiwan Semiconductor Mfg Fin field-effect transistor
TW201409581A (zh) * 2012-08-30 2014-03-01 Taiwan Semiconductor Mfg 鰭式場效電晶體裝置的製造方法

Also Published As

Publication number Publication date
CN105990441A (zh) 2016-10-05
US9559207B2 (en) 2017-01-31
US20180212044A1 (en) 2018-07-26
US20160284851A1 (en) 2016-09-29
US9929254B2 (en) 2018-03-27
DE102015110843B4 (de) 2017-12-14
KR101734669B1 (ko) 2017-05-11
CN105990441B (zh) 2019-12-13
TW201635351A (zh) 2016-10-01
US10319842B2 (en) 2019-06-11
US10770569B2 (en) 2020-09-08
KR20160113958A (ko) 2016-10-04
DE102015110843A1 (de) 2016-09-29
US20190312131A1 (en) 2019-10-10
US20170098698A1 (en) 2017-04-06

Similar Documents

Publication Publication Date Title
US11749724B2 (en) Semiconductor device and method of forming the same
US10868012B2 (en) Semiconductor device and manufacturing method thereof
US10770569B2 (en) Semiconductor device
TWI623980B (zh) 半導體元件及其製造方法
US11594534B2 (en) Semiconductor device and manufacturing method thereof
TWI595664B (zh) 半導體元件及其形成方法
US11923358B2 (en) Semiconductor device and manufacturing method thereof
TW201733016A (zh) 半導體裝置與其製造方法
US20140339646A1 (en) Non-planar transitor fin fabrication
US20230361181A1 (en) Semiconductor Device and Method of Forming the Same