CN104810368B - Cmos晶体管及其形成方法 - Google Patents
Cmos晶体管及其形成方法 Download PDFInfo
- Publication number
- CN104810368B CN104810368B CN201410042128.4A CN201410042128A CN104810368B CN 104810368 B CN104810368 B CN 104810368B CN 201410042128 A CN201410042128 A CN 201410042128A CN 104810368 B CN104810368 B CN 104810368B
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- dielectric layer
- cmos transistor
- work
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种CMOS晶体管及其形成方法，包括：提供半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域，半导体衬底表面形成有介质层，NMOS区域上方的介质层内具有第一凹槽，PMOS区域上方的介质层内具有第二凹槽，第一凹槽和第二凹槽均暴露出部分半导体衬底的表面；在第一凹槽和第二凹槽的内壁表面形成栅介质层和位于栅介质层表面的覆盖层，覆盖层内掺杂有防扩散离子；在覆盖层表面形成阻挡层；在第二凹槽内的阻挡层表面形成第一功函数层；在第一凹槽内的阻挡层表面以及第二凹槽内的第一功函数层表面形成第二功函数层；在第二功函数层表面形成填充满所述第一凹槽和第二凹槽的栅极层。上述方法可以提高CMOS晶体管的性能。
Description
技术领域
本发明涉及半导体技术领域，特别涉及CMOS晶体管及其形成方法。
背景技术
随着半导体器件集成度的不断提高，技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中，“后栅（gate last)”工艺为形成高K金属栅极晶体管的一个主要工艺。
现有采用后栅极工艺形成高K金属栅极晶体管的方法，包括：提供半导体衬底，所述半导体衬底上形成有伪栅结构和位于所述半导体衬底上并覆盖所述伪栅结构的介质层，所述伪栅结构包括位于所述半导体衬底表面的伪栅介质层和所述伪栅介质层表面的伪栅极，所述介质层的表面与伪栅结构表面齐平；去除所述伪栅结构后形成凹槽；在所述凹槽内依次形成高K栅介质层、功函数层和金属层，所述金属层填充满凹槽，作为晶体管的金属栅极。随着半导体集成电路的集成度的提高，功函数层、金属栅极的厚度也随之下降。
现有采用上述后栅工艺形成的CMOS晶体管的性能较差。
发明内容
本发明解决的问题是提供一种CMOS晶体管的形成方法，提高CMOS晶体管的性能。
为解决上述问题，本发明提供一种CMOS晶体管，包括：提供半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域，所述半导体衬底表面形成有介质层，所述NMOS区域上方的介质层内具有第一凹槽，所述PMOS区域上方的介质层内具有第二凹槽，所述第一凹槽和第二凹槽均暴露出部分半导体衬底的表面；在所述第一凹槽和第二凹槽的内壁表面形成栅介质层和位于栅介质层表面的覆盖层，所述覆盖层内掺杂有防扩散离子；在所述覆盖层表面形成阻挡层；在所述第二凹槽内的阻挡层表面形成第一功函数层；在所述第一凹槽内的阻挡层表面以及第二凹槽内的第一功函数层表面形成第二功函数层；在所述第二功函数层表面形成填充满所述第一凹槽和第二凹槽的栅极层。
可选的，在从栅介质层表面到远离栅介质层表面的方向上，所述覆盖层内的防扩散离子的浓度逐渐升高。
可选的，所述覆盖层内的防扩散离子的浓度范围为0～1E13atom/cm3。
可选的，采用原子层沉积工艺形成所述覆盖层，并且同时采用原位掺杂工艺使形成的覆盖层内掺杂防扩散离子。
可选的，在形成所述覆盖层的过程中，随着覆盖层厚度的增加，逐渐提高原位掺杂工艺中的掺杂气体的浓度。
可选的，所述覆盖层的材料为氮化钛，所述覆盖层内的防扩散离子为氧离子。
可选的，形成所述覆盖层的方法包括：采用原子层沉积工艺形成所述覆盖层，所述原子层沉积工艺的反应温度为200℃～400℃，采用反应气体包括：含钛的第一前驱气体，所述含钛的前驱气体包括Ti[N(C2H5CH3)]4、Ti[N(CH3)2]4或Ti[N(C2H5)2]4中的一种或几种；第二前驱气体，所述第二前驱气体包括NH3、CO或H2O中的一种或几种，并且在其中通入掺杂气体进行原位掺杂，所述掺杂气体包括：O2或O3中的一种或几种。
可选的，所述第一功函数层的形成方法包括：原子层沉积工艺在NMOS区域上和PMOS区域上同时形成第一功函数材料层；去除NMOS区域上的第一功函数材料层。
可选的，所述第一功函数材料层内掺杂有防扩散离子。
可选的，在形成所述第一功函数材料层的同时，采用原位掺杂工艺使形成的第一功函数材料层内掺杂防扩散离子。
可选的，所述第一功函数层的材料为氮化钛，所述第一功函数层内的防扩散离子为氧离子。
可选的，在形成所述栅介质层之前，在所述第一凹槽和第二凹槽底部的半导体衬底表面形成界面层。
可选的，采用氧化工艺形成所述界面层。
可选的，所述界面层的材料为氧化硅。
可选的，所述阻挡层的材料为氮化钽或钽。
可选的，所述第二功函数层的材料为铝化钽或碳化钽。
可选的，所述栅介质层的材料为氧化铪、氧化锆、硅氧化铪、氧铝化铪、氧化铝或氧化镧中的一种或几种。
可选的，所述栅极层的材料为铝、铜、银、铂、钨、氮化钨、硅化物中的一种或几种。
可选的，所述半导体衬底内还包括：位于第一凹槽两侧的NMOS区域内的第一源漏极，位于第二凹槽两侧的PMOS区域内的第二源漏极。
为解决上述问题，本发明的技术案还提供一种采用上述方法形成的CMOS晶体管，包括：半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域，所述半导体衬底表面形成有介质层，所述NMOS区域上方的介质层内具有第一凹槽，所述PMOS区域上方的介质层内具有第二凹槽，所述第一凹槽和第二凹槽均暴露出部分半导体衬底的表面；位于所述第一凹槽和第二凹槽内的栅介质层和位于栅介质层表面的覆盖层，所述覆盖层内掺杂有防扩散离子；位于覆盖层表面的阻挡层；位于第二凹槽内的阻挡层表面的第一功函数层；位于所述第一凹槽内的阻挡层表面以及第一凹槽内的第一功函数层表面的第二功函数层；位于所述第二功函数层表面并填充满所述第一凹槽和第二凹槽的栅极层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，在半导体衬底表面的第一凹槽和第二凹槽内形成栅介质层之后，在所述栅介质层表面形成覆盖层，所述覆盖层内掺杂有防扩散离子；在所述阻挡层覆盖层表面形成阻挡层；在所述第二凹槽内的阻挡层表面形成第一功函数层；在第一功函数层和阻挡层表面形成第二功函数层；在第二功函数层表面形成填充满所述第一凹槽和第二凹槽的栅极层。所述覆盖层可以保护栅介质层，并且所述覆盖层内掺杂有防扩散离子，可以阻挡栅极层内的金属原子向栅介质层内扩散，避免金属原子进入栅介质层内后影响栅介质层的介电常数而产生栅极漏电流等问题，从而可以提高晶体管的性能；并且，在所述覆盖层表面还形成阻挡层，所述阻挡层可以进一步阻挡栅极层内的金属原子向栅介质层内扩散，提高对栅极层内金属原子的阻挡作用。
进一步的，在从栅介质层表面到远离栅介质层表面的方向上，所述覆盖层内的防扩散离子的浓度逐渐升高，这样，使得位于覆盖层与栅介质层502接触面上的防扩散离子的浓度较低，所述防扩散离子的扩散速率较低，避免所述防扩散离子扩散进入栅介质层内，避免所述防扩散离子对栅介质层的性能造成影响。
进一步的，所述第二凹槽内的第一功函数层内也可以掺杂有防扩散离子，所述防扩散离子可以阻挡栅极层内的金属原子扩散进入所述第一功函数层内，避免由于金属原子的进入而导致第一功函数层的功函数发生改变的问题，从而可以提高形成PMOS晶体管的功函数的稳定性，使CMOS晶体管中NMOS晶体管和PMOS晶体管的功函数匹配，从而可以提高CMOS晶体管的性能。
附图说明
图1至图12是本发明的实施例的CMOS晶体管的形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有技术形成的CMOS晶体管的性能较差，有待进一步的提高。
研究发明，所述CMOS晶体管的金属栅极采用的材料一般为Al、Cu等金属材料，所述金属栅极内的金属原子会扩散进入功函数层内，影响CMOS晶体管的功函数；并且，由于CMOS晶体管的尺寸较小，所述功函数层的厚度较低，金属原子还会透过功函数层扩散进入高K栅介质层中，影响所述高K栅介质层的介电常数，并且容易形成栅极漏电流，从而影响CMOS晶体管的性能。可以通过在栅介质层表面形成阻挡层来阻挡金属原子的扩散，但是由于凹槽的尺寸较小，只能形成厚度较小的阻挡层，对金属原子的扩散阻挡作用较小。
本发明的实施例的CMOS晶体管中，在形成栅介质层之后，在栅介质层表面形成覆盖层，所述覆盖层内掺杂有防扩散离子，可以阻挡后续形成的栅极层内的金属原子扩散进入栅介质层中，然后再在所述覆盖层上形成阻挡层，进一步提高对栅极层内的金属原子的扩散阻挡作用。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图1，提供半导体衬底100，所述半导体衬底100包括NMOS区域10和PMOS区域20。
所述半导体衬底100可以是硅或者绝缘体上硅（SOI），所述半导体衬底100也可以是锗、锗硅、砷化镓或者绝缘体上锗，本实施中所述半导体衬底100的材料为体硅。所述NMOS区域10和PMOS区域20上后续分别形成NMOS晶体管和PMOS晶体管。
所述半导体衬底100内还形成有浅沟槽隔离结构。形成所述浅沟槽隔离结构包括位于沟槽表面的垫氧化层101和位于所述垫氧化层101表面，填充满沟道的隔离层102。
本实施例中，所述NMOS区域10和PMOS区域20之间通过浅沟槽隔离结构隔离。
请参考图2，在所述NMOS区域10表面形成第一伪栅结构以及位于所述第一伪栅结构两侧的NMOS区域10内的第一源漏极401，在所述PMOS区域20表面形成第二伪栅结构以及位于所述第二伪栅结构两侧的第二区域20内的第二源漏极402，所述第一伪栅结构包括第一伪栅介质层201和第一伪栅极301，所述第二伪栅结构包括第二伪栅介质层202和第二伪栅极302。
所述第一伪栅介质层201和第二伪栅介质层202的材料为氧化硅或氮氧化硅，所述第一伪栅极301和第二伪栅极302的材料为多晶硅。
形成所述第一伪栅极301和第二伪栅极302的方法包括：在所述半导体衬底100表面依次形成伪栅介质材料层和伪栅极材料层，在所述伪栅极材料层表面形成图形化掩膜层，所述图形化掩膜层定义所述第一伪栅结构和第二伪栅结构的位置，以所述图形化掩膜层为掩膜刻蚀所述伪栅极材料层和伪栅介质材料层形成所述第一伪栅介质层201、第一伪栅极301和第二伪栅介质层202、第二伪栅极302。本实施例中，还在所述第一伪栅结构和第二伪栅结构两侧形成侧墙303。
在本实施例中，以所述第一伪栅结构及其两侧的侧墙303为掩膜，对所述第一伪栅结构两侧的半导体衬底100的NMOS区域10内进行N型离子注入，并进行退火处理，形成第一源漏极401；以所述第二伪栅结构及其两侧的侧墙303为掩膜，对所述第二栅极结构两侧的半导体衬底100的PMOS区域20进行P型离子注入，并进行退火处理，形成第二源漏极402。后续在所述NMOS区域10上形成N型晶体管，在所述PMOS区域20上形成P型晶体管。
在其他实施例中，也可以在形成所述侧墙303之前，在第一伪栅极和第二伪栅极两侧的半导体衬底100内进行轻掺杂离子注入，在形成所述侧墙303后，再在半导体衬底100内进行重掺杂离子注入，形成所述第一源漏极401和第二源漏极402，所述轻掺杂离子注入工艺可以降低晶体管的热载流子注入效应和短沟道效应。
请参考图3，在所述半导体衬底100表面形成停止层600和位于所述停止层600表面的介质层700，以所述第一伪栅极301和第二伪栅极302表面为停止位置，对所述介质层700进行平坦化。
所述停止层600的材料为氮化硅，采用化学气相沉积工艺形成所述停止层600，所述停止层600覆盖半导体衬底100及侧墙303，所述停止层600作为后续刻蚀形成第一源漏极401和第二源漏极402表面的通孔时的阻挡层。
在本发明的其他实施例中，可以分别形成所述NMOS区域10上方和PMOS区域20上方的阻挡层。所述阻挡层还可以具有应力，所述阻挡层下方的晶体管为NMOS晶体管时，所述阻挡层具有拉伸应力，所述阻挡层下方的晶体管为PMOS晶体管时，所述阻挡层具有压缩应力。
所述介质层700的材料为氧化硅、掺磷氧化硅、掺硼氧化硅等介质材料，也可以为低K介质材料或超低K介质材料，例如无定形碳、含硅气凝胶等。可以采用化学气相沉积工艺形成所述介质层700。后续可以在所述介质层700内形成连接第一源漏极401或第二源漏极402的金属插塞。所述停止层600可以防止在刻蚀形成所述插塞的通孔时对半导体衬底100造成损伤。
在本发明的其他实施例中，也可以直接在所述半导体衬底100表面形成所述介质层700。
请参考图4，去除所述第一伪栅结构和第二伪栅结构，在所述NMOS区域10表面形成第一凹槽701，在所述第二区域20表面形成第二凹槽702，所述第一凹槽701和第二凹槽702均暴露出部分半导体衬底100的表面。
具体的去除所述第一伪栅结构和第二伪栅结构的方法包括：同时去除所述第一伪栅极301、第二伪栅极302（请参考图3），然后同时去除所述第一伪栅介质层201和第二伪栅介质层202（请参考图3）。
本发明的一个实施例中，采用湿法刻蚀工艺去除所述第一伪栅极301和第二伪栅极302。选择具有较高选择比的四甲基氢氧化氨(TMAH)溶液作为刻蚀剂，所述TMAH溶液的体积浓度为10%～30%。在本发明的其他实施例中，所述刻蚀溶液可以是KOH溶液。
在本发明的另一个实施例中，也可以采用干法刻蚀工艺去除所述第一伪栅极301和第二伪栅极302。干法刻蚀工艺具有较高的方向性，对侧墙303的损伤较小，有助于提高第一凹槽701和第二凹槽702的侧壁的平整性，提高后续在所述第一凹槽701和第二凹槽702内形成的第一栅极和第二栅极的质量。但是，由于所述第一凹槽701和第二凹槽的尺寸较小，采用干法刻蚀工艺会在第一伪栅极301和第二伪栅极302的底部拐角处存在残留的伪栅极材料。
本实施例中，采用干法和湿法混合工艺刻蚀去除所述第一栅极301和第二伪栅极302。具体的，首先采用干法刻蚀工艺去除第一栅极301和第二伪栅极302厚度的70%～80%，然后再采用湿法刻蚀工艺去除剩余的栅极材料。采用干法刻蚀工艺去除大部分的第一栅极301和第二伪栅极302，可以降低后续采用湿法刻蚀的量，降低所述湿法刻蚀对侧壁的损伤。后续再采用湿法刻蚀工艺，去除剩余的伪栅极材料，可以确保所述伪栅极材料被去除干净。
本实施例中，湿法刻蚀采用四甲基氢氧化氨(TMAH)溶液作为刻蚀溶液，干法刻蚀工艺采用HBr、Cl2和O2的混合气体作为刻蚀气体，其中，HBr的流速为10sccm～1000sccm，Cl2的流速为10sccm～1000sccm，O2的流速为10sccm～500sccm。
本实施例中，去除所述第一伪栅介质层201和第二伪栅介质层202的方法包括：首先采用干法刻蚀工艺去除部分厚度的第一伪栅介质层201和第二伪栅介质层202（请参考图3）。具体的，采用干法刻蚀工艺去除所述第一伪栅介质层201和第二伪栅介质层202厚度的70%～90%，例如可以是所述第一伪栅介质层201和第二伪栅介质层202厚度的75%、80%或85%。
采用干法刻蚀工艺具有较强的方向性，可以降低对第一凹槽701和第二凹槽702侧壁的损伤。所述干法刻蚀工艺采用的刻蚀气体为CF4、CHF3、C2F6中的一种或几种气体。本实施例中，采用的刻蚀气体为CF4，缓冲气体为He，压强为20mTorr～200mTorr，其中CF4的流速为50sccm～1000sccm，He的流速为50sccm～1000sccm。
采用湿法刻蚀工艺去除所述剩余的部分第一伪栅介质层201和第二伪栅介质层202。所述湿法刻蚀工艺选择的刻蚀溶液为HF溶液或氟化铵缓冲的稀氢氟酸溶液。
由于湿法刻蚀工艺对伪栅介质层201a和半导体衬底100之间具有较高的刻蚀选择性，所以在采用湿法刻蚀工艺去除所述剩余的第一伪栅介质层201和第二伪栅介质层202的过程中，对半导体衬底100的损伤较小。又由于在采用湿法刻蚀工艺去除所述伪栅介质层之前采用干法刻蚀工艺去除了大部分厚度的第一伪栅介质层201和第二伪栅介质层202，所以所述湿法刻蚀去除剩余第一伪栅介质层201和第二伪栅介质层202的过程较短，介质层700的损失较小、对侧墙303的损伤也较小。
在本发明的其他实施例中，也可以单独采用干法刻蚀或湿法刻蚀工艺去除所述第一伪栅介质层201和第二伪栅介质层202。
请参考图5，在所述第一凹槽701和第二凹槽702底部的半导体衬底100表面形成界面层501。
可以采用氧化工艺形成所述界面层501，形成所述界面层501可以避免后续形成的栅介质层与半导体衬底100表面直接接触而产生晶格失配，减少栅介质层中的缺陷，使的所述栅介质层在界面层203表面生长的质量更好，从而可以提高后续形成的晶体管的质量。形成所述界面层501还可以同时减少晶体管的漏电流。本实施例中，所述界面层501的材料为氧化硅。
本发明的实施例中，可以采用热氧化或湿法氧化工艺在所述第一凹槽701和第二凹槽702底部形成界面层501。
请参考图6，在所述界面层501表面形成栅介质层502。
采用原子层沉积工艺形成所述栅介质层502，所述栅介质层502的材料包括氧化铪、氧化锆、硅氧化铪、氧铝化铪、氧化铝或氧化镧中的一种或几种。
所述栅介质层502覆盖第一凹槽701和第二凹槽702的侧壁表面及介质层700的表面。
请参考图7，在所述栅介质层502表面形成覆盖层503，所述覆盖层503内掺杂有防扩散离子。
所述覆盖层503的材料为硬度较大的金属材料，可以在后续工艺中保护所述栅介质层502。所述覆盖层503的厚度可以为0.5nm～2nm。
本实施例中，采用原子层沉积工艺形成所述覆盖层503，并且同时采用原位掺杂工艺使形成的覆盖层503内掺杂防扩散离子。所述防扩散离子可以防止后续形成的金属栅极中的金属原子扩散进入栅介质层502及界面层501中，从而避免栅介质层501的介电系数发生变化，以及栅极漏电流及栅介质层击穿等问题。
在本实施例中，从栅介质层502表面到远离栅介质层502的方向上，所述覆盖层503内的防扩散离子的掺杂浓度逐渐升高。
本实施例中，所述覆盖层503的材料为氮化钛，所述防扩散离子为氧离子。所述氧离子可以填补覆盖层503内的缺陷以及不饱和的化学键，从而阻止或降低金属原子在覆盖层503内的扩散速率，避免金属原子扩散进入栅介质层502和界面层501内。
具体的，形成所述覆盖层503的方法包括：采用原子层沉积工艺，所述原子层沉积工艺的温度为200℃～400℃，采用反应气体包括：含钛的第一前驱气体，所述含钛的第一前驱气体包括Ti[N(C2H5CH3)]4、Ti[N(CH3)2]4或Ti[N(C2H5)2]4中的一种或几种；第二前驱气体，所述第二前驱气体包括NH3、CO或H2O中的一种或几种；并且通入掺杂气体进行原位掺杂，所述掺杂气体包括：O2或O3中的一种或几种。随着覆盖层503厚度的增加，逐渐增加掺杂气体的浓度，从而使覆盖层503内的防扩散离子的浓度随厚度增加而增大。这样，与栅介质层502接触面上的覆盖层503内的防扩散离子的浓度较低，可以避免所述防扩散离子进入栅介质层502内，影响栅介质层502的介电常数。随着覆盖层503厚度的逐渐增加，所述防扩散离子的浓度可以从0～1E13atom/cm3逐渐增加。
在一个实施例中，可以先形成一定厚度的未掺杂防扩散离子的覆盖层材料之后，再进行原位掺杂工艺，随着覆盖层厚度的增加，逐渐提高覆盖层503内的防扩散离子的浓度，从而使所述覆盖层503与栅介质层502接触面上的防扩散离子的浓度为0，避免所述防扩散离子扩散进入栅介质层502和界面层501内。
请参考图8，在所述覆盖层503表面形成阻挡层504。
可以采用原子层沉积工艺形成所述阻挡层504，所述阻挡层504的材料为氮化钽或钽等，所述阻挡层404的厚度为0.5nm～2nm。
所述阻挡层504可以进一步阻挡后续形成的金属栅极的金属原子向下扩散进入栅介质层502内。并且所述阻挡层504还可以作为后续工艺中的刻蚀阻挡层。
同时，所述阻挡层504还可以作为NMOS晶体管和PMOS晶体管的功函数层，调节NMOS晶体管和PMOS晶体管的功函数。
请参考图9，在所述阻挡层504表面形成第一功函数材料层505。
所述第一功函数材料层505用于调节PMOS功函数的功函数，具有较高的功函数。可以采用原子层沉积工艺或射频物理气相沉积工艺形成所述第一功函数材料层505，所述第一功函数材料层505的厚度为0.5nm～2nm。本实施例中，所述第一功函数材料层505的材料为氮化钛，采用原子层沉积工艺形成所述第一功函数材料层505。
在本发明的其他实施例中，所述第一功函数材料层505还可以采用其他本领域常用的用于调节PMOS功函数的材料。
在本发明的其他实施例中，所述第一功函数材料层505内还可以掺杂有防扩散离子，所述防扩散离子为氧离子，所述防扩散离子的浓度为0～1E13atom/cm3。所述第一功函数材料层505的方法与覆盖层503的形成方法相同，采用原位沉积工艺形成第一功函数材料层的同时，进行原位掺杂，在第一功函数材料层505内掺杂防扩散离子。
所述第一功函数材料层505内掺杂有防扩散离子，可以阻止后续形成的栅极层中的金属原子扩散进入所述第一功函数材料层内，影响PMOS区域20上形成的PMOS晶体管的功函数，从而确保所述PMOS晶体管的功函数与NMOS晶体管的功函数匹配。
请参考图10，在所述PMOS区域20上方形成填充满所述第二凹槽702（请参考图8）并覆盖部分阻挡层504的掩膜层510，去除所述NMOS区域上的部分第一功函数材料层505（请参考图9），位于PMOS区域20上的部分第一功函数材料层505作为第一功函数层505a。
所述掩膜层510的材料可以是光刻胶、氮化硅、氧化硅等掩膜材料。本实施例中，所述掩膜层510的材料为光刻胶。所述掩膜层510覆盖PMOS区域20上方，可以保护后续工艺中，所述PMOS区域20上的第一功函数层505a不受损伤。
采用湿法刻蚀工艺，以阻挡层504作为刻蚀停止层，去除所述NMOS区域10上的第一功函数材料层505，所述湿法刻蚀的刻蚀溶液可以是氢氟酸、硝酸、氟化铵、双氧水中的一种或几种。去除所述NMOS区域10上的第一功函数材料层505，可以避免所述第一功函数材料层505影响在NMOS区域10上形成的NMOS晶体管的阈值电压。
请参考图11，去除所述掩膜层510（请参考图10），在所述第一凹槽701内的阻挡层504表面和第二凹槽702内的第一功函数层505表面形成第二功函数层506。
所述第二功函数层506的材料的功函数小于第一功函数层505a的材料的功函数。本实施例中，所述第二功函数层506的材料为TiAl，本发明的其他所述例中，所述第二功函数层506的材料还可以是TiC。在本发明的其他实施例中，所述第二功函数层506还可以采用其他本领域常用的用于调节NMOS晶体管功函数的材料。
本实施例中，采用原子层沉积工艺形成所述第二功函数层506，所述第二功函数层506还覆盖其他位置的阻挡层504的表面。
在本发明的其他实施例中，还可以采用射频等离子体物理气相沉积等其他工艺形成所述第二功函数层506。
请参考图12，形成填充满所述第一凹槽701（请参考图11）和第二凹槽702（请参考图11）的栅极层800。
所述栅极层800的材料为铝、铜、银、铂、钨、氮化钨、硅化物中的一种或几种。本实施例中，所述栅极层800的材料为Al。
具体的，形成所述栅极层800的方法包括：采用物理气相沉积或化学气相沉积工艺，在所述第二功函数层506表面形成栅极材料层，以所述介质层700为研磨停止层，进行化学机械研磨，去除位于介质层700上方的栅介质层502、部分覆盖层503、部分阻挡层504、部分第二功函数层506以及部分第一功函数层505a及部分栅极材料层，形成填充满第一凹槽和第二凹槽的栅极层800。
本实施例中，在形成栅介质层502之后，在所述栅介质层502表面形成覆盖层503，所述覆盖层503内掺杂防扩散离子，然后在所述覆盖层503表面形成阻挡层504。所述覆盖层503内的防扩散离子可以减少覆盖层内的缺陷，阻挡后续在覆盖层上方形成的栅极层800内的金属原子向下扩散进入栅介质层502内，从而可以避免栅介质层502的性能发生变化，提高CMOS晶体管的性能。所述阻挡层504具有较大的致密度也可以对栅极层800内的金属原子产生阻挡作用，避免所述金属原子向下扩散。
并且，在从栅介质层203表面到远离栅介质层203表面的方向上，所述覆盖层503内的防扩散离子的浓度逐渐升高，这样，使得位于覆盖层503与栅介质层502接触面上的防扩散离子的浓度较低，所述防扩散离子的扩散速率较低，避免所述防扩散离子扩散进入栅介质层502内，避免所述防扩散离子对栅介质层502的性能造成影响。
并且，所述PMOS区域上的第一功函数层505a内也可以掺杂有防扩散离子，所述防扩散离子可以阻挡栅极层800内的金属原子扩散进入所述第一功函数层505a内，避免使第一功函数层505a的功函数发生改变，解决由于PMOS晶体管的性能发生改变而造成的CMOS晶体管中NMOS晶体管和PMOS晶体管的功函数不匹配的问题，从而可以提高CMOS晶体管的性能。
本所述例中，还提供一种采用上述方法形成的CMOS晶体管。
请参考图12，所述CMOS晶体管包括：半导体衬底100，所述半导体衬底100包括NMOS区域10和PMOS区域20，所述半导体衬底100表面形成有介质层700，所述NMOS区域10上方的介质层700内具有第一凹槽，所述PMOS区域20上方的介质层700内具有第二凹槽，所述第一凹槽和第二凹槽均暴露出部分半导体衬底100的表面；位于所述第一凹槽和第二凹槽内的栅介质层502和位于栅介质层502表面的覆盖层503，所述覆盖层503内掺杂有防扩散离子；位于覆盖层503表面的阻挡层504；位于第二凹槽内的阻挡层504表面的第一功函数层505a；位于所述第一凹槽内的阻挡层504表面以及第一凹槽内的第一功函数层505a表面的第二功函数层506；位于所述第二功函数层506表面并填充满所述第一凹槽和第二凹槽的栅极层800。
本实施例中，所述第一凹槽和第二凹槽侧壁还具有侧墙303。
所述覆盖层503内的防扩散离子的浓度范围为0～1E13atom/cm3。在所述从栅介质层502表面到远离栅介质层502表面的方向上，所述覆盖层503内的防扩散离子的浓度逐渐升高。本实施例中，所述覆盖层503的材料为氮化钛，所述覆盖层503内的防扩散离子为氧离子。
本实施例中，所述第一功函数层505a内也可以掺杂有防扩散离子。所述第一功函数层的材料为氮化钛，所述第一功函数层内的防扩散离子为氧离子。
本实施例中，所述栅介质层502与半导体衬底100之间具有界面层501，所述界面层501的材料为氧化硅。
本实施例中，所述阻挡层504的材料为氮化钽或钽。
所述栅介质层502的材料为氧化铪、氧化锆、硅氧化铪、氧铝化铪、氧化铝或氧化镧中的一种或几种，所述栅极层800的材料为铝、铜、银、铂、钨、氮化钨、硅化物中的一种或几种。
所述半导体衬底100内还包括位于第一凹槽两侧的NMOS区域10内的第一源漏极401，位于第二凹槽两侧的PMOS区域内的第二源漏极402。
所述CMOS晶体管中的覆盖层503内掺杂有防扩散阻挡离子，可以阻挡栅极层800内的金属原子扩散进入栅介质层502及界面层501内，影响CMOS晶体管的性能。
所述第一功函数层505a内也可以掺杂有防扩散离子，可以避免栅极层800内的金属原子扩散进入第一功函数层内而影响PMOS晶体管的功函数，使所述CMOS晶体管中的NMOS晶体管和PMOS晶体管的功函数匹配，从而提高CMOS晶体管的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种CMOS晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域，所述半导体衬底表面形成有介质层，所述NMOS区域上方的介质层内具有第一凹槽，所述PMOS区域上方的介质层内具有第二凹槽，所述第一凹槽和第二凹槽均暴露出部分半导体衬底的表面；
在所述第一凹槽和第二凹槽的内壁表面形成栅介质层和位于栅介质层表面的覆盖层，所述覆盖层内掺杂有防扩散离子，所述防扩散离子能阻挡金属原子的扩散，所述覆盖层用于阻挡后续形成的栅极层内的金属原子扩散进入栅介质层中；
在所述覆盖层表面形成阻挡层，所述阻挡层能阻挡金属原子的扩散；
在所述第二凹槽内的阻挡层表面形成第一功函数层；
在所述第一凹槽内的阻挡层表面以及第二凹槽内的第一功函数层表面形成第二功函数层；
在所述第二功函数层表面形成填充满所述第一凹槽和第二凹槽的栅极层。
2.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，在从栅介质层表面到远离栅介质层表面的方向上，所述覆盖层内的防扩散离子的浓度逐渐升高。
3.根据权利要求2所述的CMOS晶体管的形成方法，其特征在于，所述覆盖层内的防扩散离子的浓度范围为0～1E13atom/cm3。
4.根据权利要求2所述的CMOS晶体管的形成方法，其特征在于，采用原子层沉积工艺形成所述覆盖层，并且同时采用原位掺杂工艺使形成的覆盖层内掺杂防扩散离子。
5.根据权利要求4所述的CMOS晶体管的形成方法，其特征在于，在形成所述覆盖层的过程中，随着覆盖层厚度的增加，逐渐提高原位掺杂工艺中的掺杂气体的浓度。
6.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述覆盖层的材料为氮化钛，所述覆盖层内的防扩散离子为氧离子。
7.根据权利要求6所述的CMOS晶体管的形成方法，其特征在于，形成所述覆盖层的方法包括：采用原子层沉积工艺形成所述覆盖层，所述原子层沉积工艺的反应温度为200℃～400℃，采用反应气体包括：含钛的第一前驱气体，所述含钛的前驱气体包括Ti[N(C2H5CH3)]4、Ti[N(CH3)2]4或Ti[N(C2H5)2]4中的一种或几种；第二前驱气体，所述第二前驱气体包括NH3、CO或H2O中的一种或几种，并且在其中通入掺杂气体进行原位掺杂，所述掺杂气体包括：O2或O3中的一种或几种。
8.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述第一功函数层的形成方法包括：原子层沉积工艺在NMOS区域上和PMOS区域上同时形成第一功函数材料层；去除NMOS区域上的第一功函数材料层。
9.根据权利要求8所述的CMOS晶体管的形成方法，其特征在于，所述第一功函数材料层内掺杂有防扩散离子。
10.根据权利要求9所述的CMOS晶体管的形成方法，其特征在于，在形成所述第一功函数材料层的同时，采用原位掺杂工艺使形成的第一功函数材料层内掺杂防扩散离子。
11.根据权利要求10所述的CMOS晶体管的形成方法，其特征在于，所述第一功函数层的材料为氮化钛，所述第一功函数层内的防扩散离子为氧离子。
12.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，在形成所述栅介质层之前，在所述第一凹槽和第二凹槽底部的半导体衬底表面形成界面层。
13.根据权利要求12所述的CMOS晶体管的形成方法，其特征在于，采用氧化工艺形成所述界面层。
14.根据权利要求13所述的CMOS晶体管的形成方法，其特征在于，所述界面层的材料为氧化硅。
15.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述阻挡层的材料为氮化钽或钽。
16.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述第二功函数层的材料为铝化钽或碳化钽。
17.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述栅介质层的材料为氧化铪、氧化锆、硅氧化铪、氧铝化铪、氧化铝或氧化镧中的一种或几种。
18.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述栅极层的材料为铝、铜、银、铂、钨、氮化钨、硅化物中的一种或几种。
19.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述半导体衬底内还包括：位于第一凹槽两侧的NMOS区域内的第一源漏极，位于第二凹槽两侧的PMOS区域内的第二源漏极。
20.根据权利要求1至19中任意一项权利要求所述的CMOS晶体管的形成方法所形成的CMOS晶体管，其特征在于，包括：
半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域，所述半导体衬底表面形成有介质层，所述NMOS区域上方的介质层内具有第一凹槽，所述PMOS区域上方的介质层内具有第二凹槽，所述第一凹槽和第二凹槽均暴露出部分半导体衬底的表面；
位于所述第一凹槽和第二凹槽内的栅介质层和位于栅介质层表面的覆盖层，所述覆盖层内掺杂有防扩散离子，所述覆盖层用于阻挡栅极层内的金属原子扩散进入栅介质层中；
位于覆盖层表面的阻挡层；
位于第二凹槽内的阻挡层表面的第一功函数层；
位于所述第一凹槽内的阻挡层表面以及第一凹槽内的第一功函数层表面的第二功函数层；
位于所述第二功函数层表面并填充满所述第一凹槽和第二凹槽的栅极层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410042128.4A CN104810368B (zh) | 2014-01-28 | 2014-01-28 | Cmos晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410042128.4A CN104810368B (zh) | 2014-01-28 | 2014-01-28 | Cmos晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104810368A CN104810368A (zh) | 2015-07-29 |
| CN104810368B true CN104810368B (zh) | 2017-12-29 |
Family
ID=53695065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410042128.4A Active CN104810368B (zh) | 2014-01-28 | 2014-01-28 | Cmos晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104810368B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106601741B (zh) * | 2015-10-16 | 2019-10-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| CN106601685B (zh) * | 2015-10-16 | 2019-09-27 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| CN106847685A (zh) * | 2015-12-07 | 2017-06-13 | 中芯国际集成电路制造(上海)有限公司 | 高k金属栅晶体管的形成方法 |
| US10283605B2 (en) | 2016-01-29 | 2019-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd | Self-aligned metal gate etch back process and device |
| CN107591366B (zh) * | 2016-07-06 | 2020-06-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN107689393B (zh) * | 2016-08-04 | 2020-11-10 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN108022879B (zh) * | 2016-11-04 | 2020-07-10 | 中芯国际集成电路制造(上海)有限公司 | 多阈值电压晶体管及其形成方法 |
| CN108074816B (zh) * | 2016-11-18 | 2020-11-27 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| CN110391285B (zh) * | 2018-04-23 | 2023-04-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US11955485B2 (en) | 2020-06-29 | 2024-04-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing semiconductor devices and semiconductor devices |
| US11557649B2 (en) * | 2020-06-29 | 2023-01-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing semiconductor devices and semiconductor devices |
| CN113421926A (zh) * | 2020-07-01 | 2021-09-21 | 台湾积体电路制造股份有限公司 | 替换金属栅极器件结构及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1577434A (zh) * | 2003-07-23 | 2005-02-09 | 精工爱普生株式会社 | 薄膜半导体器件和薄膜半导体器件的制造方法 |
| CN1599961A (zh) * | 2001-11-30 | 2005-03-23 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100225946B1 (ko) * | 1996-06-27 | 1999-10-15 | 김영환 | 반도체 소자의 금속 배선 형성방법 |
| CN102468238A (zh) * | 2010-11-04 | 2012-05-23 | 联华电子股份有限公司 | 具有金属栅极的半导体元件及其制作方法 |
| US8673758B2 (en) * | 2011-06-16 | 2014-03-18 | United Microelectronics Corp. | Structure of metal gate and fabrication method thereof |
| CN103117297B (zh) * | 2011-11-17 | 2017-12-12 | 联华电子股份有限公司 | 半导体结构及其制作工艺 |
| US8691681B2 (en) * | 2012-01-04 | 2014-04-08 | United Microelectronics Corp. | Semiconductor device having a metal gate and fabricating method thereof |
-
2014
- 2014-01-28 CN CN201410042128.4A patent/CN104810368B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1599961A (zh) * | 2001-11-30 | 2005-03-23 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| CN1577434A (zh) * | 2003-07-23 | 2005-02-09 | 精工爱普生株式会社 | 薄膜半导体器件和薄膜半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104810368A (zh) | 2015-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104810368B (zh) | Cmos晶体管及其形成方法 | |
| TWI654670B (zh) | 半導體裝置及其製造方法 | |
| TWI655679B (zh) | 包含鰭式場效電晶體之半導體裝置及其形成方法 | |
| CN105470132B (zh) | 鳍式场效应管的形成方法 | |
| JP2019204964A (ja) | ｈｉｇｈ−ｋ、金属ゲートＣＭＯＳプロセスフローへのメモリトランジスタの集積 | |
| CN105023840B (zh) | 具有凹陷沟道的应变半导体装置以及形成该装置的方法 | |
| TWI696220B (zh) | 半導體裝置的形成方法 | |
| US8349675B2 (en) | Method for forming a gate electrode | |
| US6975014B1 (en) | Method for making an ultra thin FDSOI device with improved short-channel performance | |
| KR102256421B1 (ko) | 비-휘발성 전하 트랩 메모리 디바이스들 및 로직 cmos 디바이스들의 집적 | |
| CN107887272A (zh) | 半导体结构及其形成方法 | |
| CN104821277A (zh) | 晶体管的形成方法 | |
| CN105448730B (zh) | 半导体结构及其形成方法 | |
| CN104253029B (zh) | 晶体管的形成方法 | |
| CN109860275A (zh) | 半导体器件及其制造方法 | |
| CN107731738A (zh) | 半导体结构的形成方法 | |
| US9941152B2 (en) | Mechanism for forming metal gate structure | |
| TWI818928B (zh) | 一種製作半導體元件的方法 | |
| CN104217935B (zh) | 晶体管的形成方法 | |
| CN104517901A (zh) | Cmos晶体管的形成方法 | |
| US20170162394A1 (en) | Semiconductor device and fabrication method thereof | |
| CN109872953B (zh) | 半导体器件及其形成方法 | |
| CN104253047B (zh) | 晶体管的形成方法 | |
| CN109285888B (zh) | 半导体结构及其形成方法 | |
| CN103578953B (zh) | 半导体集成电路制造的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |