CN103117297B - 半导体结构及其制作工艺 - Google Patents
半导体结构及其制作工艺 Download PDFInfo
- Publication number
- CN103117297B CN103117297B CN201110365347.2A CN201110365347A CN103117297B CN 103117297 B CN103117297 B CN 103117297B CN 201110365347 A CN201110365347 A CN 201110365347A CN 103117297 B CN103117297 B CN 103117297B
- Authority
- CN
- China
- Prior art keywords
- fluorine
- layer
- metal level
- dielectric layer
- semiconductor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开一种半导体结构及其制作工艺,该半导体结构包含有一基底、一介电层以及一含氟的金属层。介电层位于基底上。含氟的金属层位于介电层上。此外,本发明也提供一种半导体制作工艺,其可形成前述的半导体结构。
Description
技术领域
本发明涉及一种半导体结构及其制作工艺,特别是涉及一种具有含氟的金属层的半导体结构及其制作工艺。
背景技术
在现有半导体产业中,多晶硅广泛地应用于半导体元件如金氧半导体(metal-oxide-semiconductor,MOS)晶体管中,作为标准的栅极填充材料选择。然而,随着MOS晶体管尺寸持续地微缩,传统多晶硅栅极因硼穿透(boron penetration)效应导致元件效能降低,及其难以避免的空乏效应(depletion effect)等问题,使得等效的栅极介电层厚度增加、栅极电容值下降,进而导致元件驱动能力的衰退等困境。因此,半导体业界更尝试以新的栅极填充材料,例如利用功函数(work function)金属来取代传统的多晶硅栅极,用以作为匹配高介电常数(High-K)栅极介电层的控制电极。
然而,随着半导体技术急速微缩到纳米等级,即便是功函数(work function)金属栅极结构也将达到其物理与电性限制,因此可能衍生出例如栅极结构的电性不稳定,NBTI(negative bias temperature instability)值劣化等问题。甚至,以互补式金氧半导体(complementary metal-oxide semiconductor,CMOS)技术为例,由于其双功函数金属栅极一需与NMOS元件搭配,一则需与PMOS元件搭配,因此使得相关元件的整合技术以及制作工艺控制更形复杂且所能达成的制作工艺效果备受局限,故如何改善PMOS元件或NMOS元件的栅极结构的电性品质,例如提升其功函数值等,为当今亟须且关切的重要议题。
发明内容
本发明的目的在于提供一种半导体结构及其制作工艺,其形成一含氟的功函数金属层(且部分氟离子将可扩散至下层的介电层),因而可改善功函数金属层的功函数值并增加半导体结构的电性稳定性。
为达上述目的,本发明提供一种半导体结构,包含有一基底、一介电层以及一含氟的金属层。介电层位于基底上。含氟的金属层位于介电层上。
本发明提供一种半导体制作工艺,包含有下述步骤。首先,提供一基底。接着,形成一介电层于基底上。而后,形成一含氟的金属层于介电层上。
基于上述,本发明提供一种半导体结构及其制作工艺,其具有一含氟的功函数金属层。由于功函数金属层含氟的缘故,其功函数值可更接近于能带宽,进而改善半导体结构的等效功函数值。再者,本发明的含氟的功函数金属层的氟离子可扩散至其下的介电层,是以可降低半导体结构的NBTI(negative bias temperature instability)值,因而增加其电性稳定性。
附图说明
图1为本发明一实施例的半导体结构的剖面示意图;
图2为本发明一实施例的半导体制作工艺的制作工艺示意图;
图3为本发明另一实施例的半导体制作工艺的制作工艺示意图;
图4-图6为本发明一实施例的MOS晶体管制作工艺的剖面示意图;
图7-图10为本发明一实施例的CMOS晶体管制作工艺的剖面示意图。
主要元件符号说明
100、200、310:半导体结构
110、210:基底
120:介电层
130:含氟的金属层
130’、350:金属层
222、322:缓冲层
224、324:高介电常数介电层
230:间隙壁
240:源/漏极区
250:层间介电层
260、330:阻障层
270、340、340P:含氟的金属层
280、360:金属栅极层
P:PMOS晶体管
P1:植入制作工艺
N:NMOS晶体管
R、R1、R2:凹槽
具体实施方式
图1绘示本发明一实施例的半导体结构的剖面示意图。如图1所示,半导体结构100包含一基底110、一介电层120以及一含氟的金属层130。介电层120位于基底110上。含氟的金属层130位于介电层120上。基底110包含一硅基底、一含硅基底、三五族覆硅基底(例如GaN-on-silicon)、石墨烯覆硅基底(graphene-on-silicon)或一硅覆绝缘(silicon-on-insulator,SOI)基底等半导体基底。介电层120包含一高介电常数介电层,例如为一含金属介电层,其可包含有铪(Hafnium)氧化物、锆(Zirconium)氧化物,但本发明不以此为限。更进一步而言,高介电常数介电层可选自氧化铪(hafnium oxide,HfO2)、硅酸铪氧化合物(hafnium silicon oxide,HfSiO4)、硅酸铪氮氧化合物(hafnium silicon oxynitride,HfSiON)、氧化铝(aluminum oxide,Al2O3)、氧化镧(lanthanum oxide,La2O3)、氧化钽(tantalum oxide,Ta2O5)、氧化钇(yttrium oxide,Y2O3)、氧化锆(zirconium oxide,ZrO2)、钛酸锶(strontium titanate oxide,SrTiO3)、硅酸锆氧化合物(zirconium siliconoxide,ZrSiO4)、锆酸铪(hafnium zirconium oxide,HfZrO4)、锶铋钽氧化物(strontiumbismuth tantalate,SrBi2Ta2O9,SBT)、锆钛酸铅(lead zirconate titanate,PbZrxTi1-xO3,PZT)与钛酸钡锶(barium strontium titanate,BaxSr1-xTiO3,BST)所组成的群组。介电层120以氧化铪层为例,氧化铪层也可再经由氮化制作工艺等,而被氮化为一硅酸铪氮氧(hafnium silicon oxynitride,HfSiON)层,以增加介电层120的介电常数。在本实施例中,介电层120为一单一层。在其他实施例中,介电层120也可为一复合层。例如,介电层120可包含一高介电常数介电层,以及一缓冲层,位于基底110与高介电常数介电层之间。
特别的是,本实施例中的介电层120较佳为一含氟的高介电常数介电层,其可通过直接掺杂氟离子于介电层120中,或者由其上方的具有含氟成分的材料层扩散而得。如此,由于本发明的介电层120含氟的缘故,可降低其NBTI(negative bias temperatureinstability)值,因而增加电性稳定性。
含氟的金属层130包含一含氟的功函数金属层。本实施例以PMOS晶体管为例,含氟的功函数金属层可为一含氟的氮化钛层,但本发明不以此为限。。相较于现今的不含氟的金属层,本发明的含氟的金属层130的功函数值可更接近能带宽,因而能改善其所形成的半导体结构的功函数值。
以下提供一半导体制作工艺包含二实施例,用以形成上述的半导体结构100。
图2绘示本发明一实施例的半导体制作工艺的制作工艺示意图。首先,如图2的上图所示,提供一基底110。基底110包含一硅基底、一含硅基底、三五族覆硅基底(例如GaN-on-silicon)、石墨烯覆硅基底(graphene-on-silicon)或一硅覆绝缘(silicon-on-insulator,SOI)基底等半导体基底。接着,形成一介电层120于基底110上。介电层120包含一高介电常数介电层,例如为一含金属介电层,其可包含有铪(Hafnium)氧化物、锆(Zirconium)氧化物,但本发明不以此为限。
而后,如图2的下图所示,形成一含氟的金属层130于介电层120上。含氟的金属层130可例如为一含氟的功函数金属层,且当应用于一PMOS晶体管时,含氟的金属层则可例如为一含氟的氮化钛层,但本发明不限于此。含氟的金属层130可包含以原子层沉积制作工艺(atomic layer deposition process,ALD)或化学气相沉积制作工艺(chemical vapordeposition process,CVD)形成,但本发明不以此为限。在本实施例中,含氟的金属层130以原子层沉积制作工艺形成,而形成的方法可例如以提供含氟的前驱物所形成。具体而言,含氟的前驱物可包含,但不限于,四氟化钛(titanium tetrafluoride,TiF4)。如此一来,即可形成一含氟的金属层130。在此一提,含氟的金属层130可进一步将氟扩散至介电层120中,俾使介电层120形成为一含氟的介电层。
图3绘示本发明另一实施例的半导体制作工艺的剖面示意图。首先,如图3的最上图所示,提供一基底110。基底110包含一硅基底、一含硅基底、三五族覆硅基底(例如GaN-on-silicon)、石墨烯覆硅基底(graphene-on-silicon)或一硅覆绝缘(silicon-on-insulator,SOI)基底等半导体基底。接着,形成一介电层120于基底110上。介电层120包含一高介电常数介电层,例如为一含金属介电层,其可包含有铪(Hafnium)氧化物、锆(Zirconium)氧化物,但本发明不以此为限。
而后,如图3的中间图及最下图所示,形成一含氟的金属层130于介电层120上。形成的方法可包含:先如图3的中间图所示,形成一金属层130’于介电层120上,其中金属层130’可例如为一氮化钛层等功函数金属层。继之,如图3的最下图所示,例如进行离子布植制作工艺等植入制作工艺P1,掺杂氟离子于金属层130’中,以形成含氟的金属层130。如此,也可形成一含氟的金属层130。
上述的本发明的半导体结构100可应用于MOS晶体管制作工艺或CMOS晶体管制作工艺等半导体制作工艺中。以下提出应用于一MOS晶体管制作工艺及一CMOS晶体管制作工艺的实施态样以清楚揭示本发明,但本发明非限用于此。以下皆以进行一前置高介电常数介电层之后栅极制作工艺(gate-last for high-k first)为例,但本发明也可应用于前栅极制作工艺(gate-first)或后置高介电常数介电层之后栅极制作工艺(gate-last forhigh-k last)等其他半导体制作工艺。
图4-图6绘示本发明一实施例的MOS晶体管制作工艺的剖面示意图。如图4所示,首先,依序形成一缓冲层(未绘示)、一高介电常数介电层(未绘示)、一牺牲栅极层(未绘示)以及一盖层(未绘示)于基底210上。再依序图案化盖层(未绘示)、牺牲栅极层(未绘示)、高介电常数介电层(未绘示)以及缓冲层(未绘示),以形成图案化的一缓冲层222、一高介电常数介电层224、一牺牲栅极层(未绘示)以及一盖层(未绘示)。接着形成一间隙壁230于缓冲层222、高介电常数介电层224、牺牲栅极层(未绘示)以及盖层(未绘示)的侧边并离子布植形成一源/漏极区240于间隙壁230侧边的基底210中。之后形成一层间介电层250于基底210上,例如以研磨制作工艺平坦化层间介电层250并移除盖层(未绘示),以露出牺牲栅极层(未绘示)。最后蚀刻移除牺牲栅极层(未绘示),而形成一凹槽R。此前置高介电常数介电层之后栅极制作工艺(gate-last for high-k first)步骤为本领域所熟知故不详细赘述。此外,在高介电常数介电层224与牺牲栅极层(未绘示)之间可再选择性地形成一底阻障层,例如一氮化钛层,以在后续移除牺牲栅极层(未绘示)的过程中,避免高介电常数介电层224受损。
如图5所示,可先选择性地在高介电常数介电层224上形成一阻障层260,其中阻障层260可例如为氮化钽(tantalum nitride,TaN)、氮化钛(titanium nitride,TiN)等的单层结构或复合层结构。在本实施例中,阻障层260为一氮化钽层。接着,形成一含氟的金属层270覆盖阻障层260及凹槽R的侧壁,以作为一含氟的功函数金属层,其中含氟的金属层270的形成方法可例如以上述的二实施例(图2及图3)形成。
如图6所示,在形成含氟的功函数金属层270之后,形成一金属栅极层280于含氟的金属层270上。并且,平坦化金属栅极层280、含氟的功函数金属层270以及阻障层260,而形成一栅极结构G,其包含堆叠的阻障层260、含氟的功函数金属层270以及金属栅极层280。更进一步而言,金属栅极层280也可为一含氟的金属栅极层,以进一步增加本发明的效能。含氟的金属栅极层可例如以氟化铝(aluminum fluoride,AlF3)为前驱物的原子层沉积制作工艺所形成的含氟的铝电极,或以六氟化钨(Tungsten hexafluoride,WF6)为前驱物的原子层沉积制作工艺所形成的含氟的钨电极等,但本发明不以此为限。
如此一来,由于本发明的半导体结构200具有一含氟的金属层270作为一功函数金属层,是以可改良半导体结构200的功函数值,使之接近于能带宽。在一较佳的实施例中,本发明的半导体结构200,特别指半导体结构200为一PMOS晶体管,其功函数为4.9~5.1电子伏特(eV)。再者,本发明的含氟的金属层270中的部分氟离子可向下扩散至阻障层260及高介电常数介电层224,而形成一含氟的阻障层及一含氟的高介电常数介电层,俾提升半导体结构200的电性品质。例如,本发明可降低半导体结构200的NBTI(negative biastemperature instability)值,因而增加其电性稳定性。
另外,含氟的阻障层及含氟的高介电常数介电层除了可通过吸收含氟的金属层270中的氟离子而得之外,也可经由直接掺杂氟离子于阻障层260及高介电常数介电层224中而得,视实际所需的结构而定。
图7-图10绘示本发明一实施例的CMOS晶体管制作工艺的剖面示意图。如图7所示,先以上述图4的方法同时形成二晶体管结构。在本实施例中,分别用以作为一NMOS晶体管N以及一PMOS晶体管P。详细的形成方法为本领域所熟知故不再赘述。在此强调,由于本实施例为以前置高介电常数介电层之后栅极制作工艺(gate-last for high-k first)为例,因此本实施例直接形成一高介电常数介电层322于基底310上。当然,高介电常数介电层322与基底310之间,一般可再形成一缓冲层(未绘示)作为缓冲之用。再者,可选择性地形成一底阻障层324,例如一氮化钛层,于高介电常数介电层322上。
如图8所示,先选择性地在高介电常数介电层322上形成一阻障层330,其中阻障层330可例如为氮化钽(tantalum nitride,TaN)、氮化钛(titanium nitride,TiN)等的单层结构或复合层结构。在本实施例中,阻障层330为一氮化钽层。接着,形成一含氟的金属层340覆盖阻障层330及凹槽R1及R2的侧壁,以作为一含氟的功函数金属层,其中含氟的金属层340的形成方法可例如以上述的二实施例(图2及图3)形成。在本实施例中,含氟的金属层340为适于形成PMOS晶体管P的功函数金属层,其例如为一氮化钛层。
如图9所示,以蚀刻光刻的方法,定义并图案化含氟的金属层340,而蚀刻移除位于NMOS晶体管N的含氟的金属层340。如此,仅留下位于PMOS晶体管P的含氟的金属层340P。
如图10所示,一金属层350全面覆盖PMOS晶体管P以及NMOS晶体管N。本实施例中,金属层350为适于作为NMOS晶体管N的功函数金属层的铝钛层,但本发明不以此为限。然后,一金属栅极层360全面覆盖PMOS晶体管P以及NMOS晶体管N。金属栅极层360可例如由铝或钨等金属所组成。此外,本发明一实施例还可选择性移除凹槽R1及R2开口处的功函数金属层与阻障层所构成的悬突部。
之后,可再继续后续的CMOS晶体管制作工艺,例如平坦化金属栅极层360、金属层350以及含氟的金属层340、形成金属硅化物、形成接触洞蚀刻停止层等,以完成CMOS晶体管的制作。
综上所述,本发明提出一种半导体结构及其制作工艺,其具有一含氟的功函数金属层。此含氟的功函数金属层可例如由原子层沉积制作工艺(atomic layer depositionprocess,ALD)或化学气相沉积制作工艺(chemical vapor deposition process,CVD)形成。较佳者,含氟的功函数金属层可以含氟前驱物的原子层沉积制作工艺形成,例如以四氟化钛(titanium tetrafluoride,TiF4)为前驱物的原子层沉积制作工艺所形成。或者,含氟的功函数金属层也可由直接掺杂氟离子于功函数金属层而得。
如此一来,由于功函数金属层含氟的缘故,其功函数值可更接近于能带宽,而改善半导体结构的功函数值。在一以PMOS晶体管为例的实施例中,具有一含氟的功函数金属层的PMOS晶体管,其功函数可达4.9~5.1电子伏特(eV)。再者,本发明的含氟的功函数金属层的氟离子可扩散至其下的介电层,是以可降低半导体结构的NBTI(negative biastemperature instability)值,因而增加其电性稳定性。
以上所述仅为本发明的较佳实施例,凡依本发明权利要求所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (15)
1.一种半导体结构,包含有:
基底;
介电层位于该基底上;
含氟的金属层位于该介电层上,其中该介电层与该含氟的金属层之间包含一阻障层;以及
金属栅极层,位于该含氟的金属层上;
其中该阻障层包含一含氟的氮化钽层,且该半导体结构的功函数为4.9~5.1电子伏特(eV)。
2.如权利要求1所述的半导体结构,其中该介电层包含一高介电常数介电层。
3.如权利要求2所述的半导体结构,其中该高介电常数介电层包含一氧化铪(hafniumoxide,HfO2)层或一硅酸铪氮氧(hafnium silicon oxynitride,HfSiON)层。
4.如权利要求2所述的半导体结构,其中该高介电常数介电层包含一含氟的高介电常数介电层。
5.如权利要求1所述的半导体结构,其中该含氟的金属层包含一含氟的功函数金属层。
6.如权利要求1所述的半导体结构,其中该含氟的金属层包含一含氟的氮化钛层。
7.如权利要求1所述的半导体结构,其中该半导体结构包含一PMOS晶体管。
8.一种半导体制作工艺,包含有:
提供一基底;
形成一介电层于该基底上,其中在形成该介电层之后,还形成一阻障层于该介电层上,其中该阻障层包含一含氟的氮化钽层;
形成一含氟的金属层于该阻障层上,以使该半导体结构的功函数为4.9~5.1电子伏特(eV);以及
形成一金属栅极层于该含氟的金属层之上。
9.如权利要求8所述的半导体制作工艺,其中该介电层包含一高介电常数介电层。
10.如权利要求8所述的半导体制作工艺,其中该含氟的金属层包含一含氟的功函数金属层。
11.如权利要求8所述的半导体制作工艺,其中该含氟的金属层包含一含氟的氮化钛层。
12.如权利要求8所述的半导体制作工艺,其中该含氟的金属层包含以原子层沉积制作工艺(atomic layer deposition process,ALD)或化学气相沉积制作工艺(chemicalvapor deposition process,CVD)形成。
13.如权利要求12所述的半导体制作工艺,其中以原子层沉积制作工艺(atomic layerdeposition process,ALD)形成的该含氟的金属层以含氟的前驱物形成。
14.如权利要求13所述的半导体制作工艺,其中该含氟的前驱物包含四氟化钛(titanium tetrafluoride,TiF4)。
15.如权利要求8所述的半导体制作工艺,其中形成该含氟的金属层,包含:
形成一金属层于该介电层上;以及
掺杂氟离子于该金属层中,以形成该含氟的金属层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110365347.2A CN103117297B (zh) | 2011-11-17 | 2011-11-17 | 半导体结构及其制作工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110365347.2A CN103117297B (zh) | 2011-11-17 | 2011-11-17 | 半导体结构及其制作工艺 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103117297A CN103117297A (zh) | 2013-05-22 |
CN103117297B true CN103117297B (zh) | 2017-12-12 |
Family
ID=48415620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110365347.2A Active CN103117297B (zh) | 2011-11-17 | 2011-11-17 | 半导体结构及其制作工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103117297B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104810368B (zh) * | 2014-01-28 | 2017-12-29 | 中芯国际集成电路制造(上海)有限公司 | Cmos晶体管及其形成方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101076888A (zh) * | 2004-07-12 | 2007-11-21 | 英特尔公司 | 形成双金属互补金属氧化物半导体集成电路 |
CN102024813A (zh) * | 2009-09-14 | 2011-04-20 | 台湾积体电路制造股份有限公司 | 半导体装置、互补式金属氧化物半导体装置及集成电路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060105530A1 (en) * | 2004-11-12 | 2006-05-18 | Nanya Technology Corporation | Method for fabricating semiconductor device |
JP2009033032A (ja) * | 2007-07-30 | 2009-02-12 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
JP5285519B2 (ja) * | 2009-07-01 | 2013-09-11 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP5809152B2 (ja) * | 2009-10-20 | 2015-11-10 | エーエスエム インターナショナル エヌ.ヴェー.Asm International N.V. | 誘電体膜をパッシベーションする方法 |
-
2011
- 2011-11-17 CN CN201110365347.2A patent/CN103117297B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101076888A (zh) * | 2004-07-12 | 2007-11-21 | 英特尔公司 | 形成双金属互补金属氧化物半导体集成电路 |
CN102024813A (zh) * | 2009-09-14 | 2011-04-20 | 台湾积体电路制造股份有限公司 | 半导体装置、互补式金属氧化物半导体装置及集成电路 |
Also Published As
Publication number | Publication date |
---|---|
CN103117297A (zh) | 2013-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8987096B2 (en) | Semiconductor process | |
TWI632617B (zh) | 半導體元件及其製作方法 | |
US9006092B2 (en) | Semiconductor structure having fluoride metal layer and process thereof | |
CN102842491B (zh) | 金属栅极的制作方法 | |
US9023708B2 (en) | Method of forming semiconductor device | |
US20120319179A1 (en) | Metal gate and fabrication method thereof | |
US9570578B2 (en) | Gate and gate forming process | |
US10141193B2 (en) | Fabricating method of a semiconductor device with a high-K dielectric layer having a U-shape profile | |
US9418853B1 (en) | Method for forming a stacked layer structure | |
CN104979391B (zh) | 半导体元件及其制作方法 | |
TW201601202A (zh) | 半導體元件及其製作方法 | |
US10043669B2 (en) | Method for fabricating metal gate structure | |
CN103117297B (zh) | 半导体结构及其制作工艺 | |
TW201546906A (zh) | 半導體元件及其製作方法 | |
TWI567801B (zh) | 半導體結構及其製程 | |
TWI534894B (zh) | 半導體結構及其製程 | |
TW201301511A (zh) | 金屬閘極及其製造方法 | |
TWI529803B (zh) | 半導體製程 | |
US20170243749A1 (en) | Method of forming oxide layer | |
TW201347183A (zh) | 半導體結構及其製程 | |
TWI520217B (zh) | 半導體元件及其製造方法 | |
TWI625856B (zh) | 半導體裝置結構及其製造方法 | |
TWI608614B (zh) | 半導體結構及其製程 | |
TWI527125B (zh) | 具有金屬閘極之半導體元件之製作方法 | |
TWI623100B (zh) | 半導體結構及其製程 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |