TWI567801B - 半導體結構及其製程 - Google Patents

半導體結構及其製程 Download PDF

Info

Publication number
TWI567801B
TWI567801B TW100140091A TW100140091A TWI567801B TW I567801 B TWI567801 B TW I567801B TW 100140091 A TW100140091 A TW 100140091A TW 100140091 A TW100140091 A TW 100140091A TW I567801 B TWI567801 B TW I567801B
Authority
TW
Taiwan
Prior art keywords
layer
fluorine
dielectric layer
metal layer
semiconductor structure
Prior art date
Application number
TW100140091A
Other languages
English (en)
Other versions
TW201320160A (zh
Inventor
林坤賢
林俊賢
黃信富
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW100140091A priority Critical patent/TWI567801B/zh
Publication of TW201320160A publication Critical patent/TW201320160A/zh
Application granted granted Critical
Publication of TWI567801B publication Critical patent/TWI567801B/zh

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

半導體結構及其製程
本發明係關於一種半導體結構及其製程，特別係關於一種具有含氟之金屬層的半導體結構及其製程。
在習知半導體產業中，多晶矽係廣泛地應用於半導體元件如金氧半導體(metal-oxide-semiconductor，MOS)電晶體中，作為標準的閘極填充材料選擇。然而，隨著MOS電晶體尺寸持續地微縮，傳統多晶矽閘極因硼穿透(boron penetration)效應導致元件效能降低，及其難以避免的空乏效應(depletion effect)等問題，使得等效的閘極介電層厚度增加、閘極電容值下降，進而導致元件驅動能力的衰退等困境。因此，半導體業界更嘗試以新的閘極填充材料，例如利用功函數(work function)金屬來取代傳統的多晶矽閘極，用以作為匹配高介電常數(High-K)閘極介電層的控制電極。
然而，隨著半導體技術急速微縮到奈米等級，即便是功函數(work function)金屬閘極結構也將達到其物理與電性限制，因此可能衍生出例如閘極結構的電性不穩定，NBTI(negative bias temperature instability)值劣化等問題。甚至，以互補式金氧半導體(complementary metal-oxide semiconductor，CMOS)技術為例，由於其雙功函數金屬閘極一需與NMOS元件搭配，一則需與PMOS元件搭配，因此使得相關元件的整合技術以及製程控制更形複雜且所能達成之製程效果備受侷限，故如何改善PMOS元件或NMOS元件的閘極結構之電性品質，例如提升其功函數值等，係為當今亟須且關切之重要議題。
本發明提出一種半導體結構及其製程，其形成一含氟的功函數金屬層(且部分氟離子將可擴散至下層之介電層)，因而可改善功函數金屬層之功函數值並增加半導體結構之電性穩定性。
本發明提供一種半導體結構，包含有一基底、一介電層以及一含氟的金屬層。介電層位於基底上。含氟的金屬層位於介電層上。
本發明提供一種半導體製程，包含有下述步驟。首先，提供一基底。接著，形成一介電層於基底上。而後，形成一含氟的金屬層於介電層上。
基於上述，本發明提供一種半導體結構及其製程，其具有一含氟的功函數金屬層。由於功函數金屬層含氟的緣故，其功函數值可更接近於能帶寬，進而改善半導體結構之等效功函數值。再者，本發明之含氟的功函數金屬層之氟離子可擴散至其下的介電層，是以可降低半導體結構的NBTI(negative bias temperature instability)值，因而增加其電性穩定性。
第1圖繪示本發明一實施例之半導體結構之剖面示意圖。如第1圖所示，半導體結構100包含一基底110、一介電層120以及一含氟的金屬層130。介電層120位於基底110上。含氟的金屬層130位於介電層120上。基底110包含一矽基底、一含矽基底、三五族覆矽基底(例如GaN-on-silicon)、石墨烯覆矽基底(graphene-on-silicon)或一矽覆絕緣(silicon-on-insulator，SOI)基底等半導體基底。介電層120包含一高介電常數介電層，例如為一含金屬介電層，其可包含有鉿(Hafnium)氧化物、鋯(Zirconium)氧化物，但本發明不以此為限。更進一步而言，高介電常數介電層係可選自氧化鉿(hafnium oxide，HfO2)、矽酸鉿氧化合物(hafnium silicon oxide，HfSiO4)、矽酸鉿氮氧化合物(hafnium silicon oxynitride，HfSiON)、氧化鋁(aluminum oxide，Al2O3)、氧化鑭(lanthanum oxide，La2O3)、氧化鉭(tantalum oxide，Ta2O5)、氧化釔(yttrium oxide，Y2O3)、氧化鋯(zirconium oxide，ZrO2)、鈦酸鍶(strontium titanate oxide，SrTiO3)、矽酸鋯氧化合物(zirconium silicon oxide，ZrSiO4)、鋯酸鉿(hafnium zirconium oxide，HfZrO4)、鍶鉍鉭氧化物(strontium bismuth tantalate,SrBi2Ta2O9,SBT)、鋯鈦酸鉛(lead zirconate titanate,PbZrxTi1-xO3,PZT)與鈦酸鋇鍶(barium strontium titanate,BaxSr1-xTiO3,BST)所組成之群組。介電層120係以氧化鉿層為例，氧化鉿層亦可再經由氮化製程等，而被氮化為一矽酸鉿氮氧(hafnium silicon oxynitride,HfSiON)層，以增加介電層120的介電常數。在本實施例中，介電層120為一單一層。在其他實施例中，介電層120亦可為一複合層。例如，介電層120可包含一高介電常數介電層，以及一緩衝層，位於基底110與高介電常數介電層之間。
特別的是，本實施例中之介電層120較佳為一含氟的高介電常數介電層，其可藉由直接摻雜氟離子於介電層120中，或者由其上方之具有含氟成分之材料層擴散而得。如此，由於本發明之介電層120含氟的緣故，可降低其NBTI(negative bias temperature instability)值，因而增加電性穩定性。
含氟的金屬層130包含一含氟的功函數金屬層。本實施例係以PMOS電晶體為例，含氟的功函數金屬層可為一含氟的氮化鈦層，但本發明不以此為限。。相較於現今之不含氟的金屬層，本發明之含氟的金屬層130之功函數值可更接近能帶寬，因而能改善其所形成之半導體結構之功函數值。
以下提供一半導體製程包含二實施例，用以形成上述之半導體結構100。
第2圖繪示本發明一實施例之半導體製程之製程示意圖。首先，如第2圖之上圖所示，提供一基底110。基底110包含一矽基底、一含矽基底、三五族覆矽基底(例如GaN-on-silicon)、石墨烯覆矽基底(graphene-on-silicon)或一矽覆絕緣(silicon-on-insulator，SOI)基底等半導體基底。接著，形成一介電層120於基底110上。介電層120包含一高介電常數介電層，例如為一含金屬介電層，其可包含有鉿(Hafnium)氧化物、鋯(Zirconium)氧化物，但本發明不以此為限。
而後，如第2圖之下圖所示，形成一含氟的金屬層130於介電層120上。含氟的金屬層130可例如為一含氟的功函數金屬層，且當應用於一PMOS電晶體時，含氟的金屬層則可例如為一含氟的氮化鈦層，但本發明不限於此。含氟的金屬層130可包含以原子層沉積製程(atomic layer deposition process,ALD)或化學氣相沉積製程(chemical vapor deposition process,CVD)形成，但本發明不以此為限。在本實施例中，含氟的金屬層130係以原子層沉積製程形成，而形成之方法可例如以提供含氟的前驅物所形成。具體而言，含氟的前驅物可包含，但不限於，四氟化鈦(titanium tetrafluoride,TiF4)。如此一來，即可形成一含氟的金屬層130。在此一提，含氟的金屬層130可進一步將氟擴散至介電層120中，俾使介電層120形成為一含氟的介電層。
第3圖繪示本發明另一實施例之半導體製程之剖面示意圖。首先，如第3圖之最上圖所示，提供一基底110。基底110包含一矽基底、一含矽基底、三五族覆矽基底(例如GaN-on-silicon)、石墨烯覆矽基底(graphene-on-silicon)或一矽覆絕緣(silicon-on-insulator，SOI)基底等半導體基底。接著，形成一介電層120於基底110上。介電層120包含一高介電常數介電層，例如為一含金屬介電層，其可包含有鉿(Hafnium)氧化物、鋯(Zirconium)氧化物，但本發明不以此為限。
而後，如第3圖之中間圖及最下圖所示，形成一含氟的金屬層130於介電層120上。形成之方法可包含：先如第3圖之中間圖所示，形成一金屬層130’於介電層120上，其中金屬層130’可例如為一氮化鈦層等功函數金屬層。繼之，如第3圖之最下圖所示，例如進行離子佈植製程等植入製程P1，摻雜氟離子於金屬層130’中，以形成含氟的金屬層130。如此，亦可形成一含氟的金屬層130。
上述之本發明之半導體結構100可應用於MOS電晶體製程或CMOS電晶體製程等半導體製程中。以下提出應用於一MOS電晶體製程及一CMOS電晶體製程的實施態樣以清楚揭示本發明，但本發明非限用於此。以下皆以進行一前置高介電常數介電層之後閘極製程(gate-last for high-k first)為例，但本發明亦可應用於前閘極製程(gate-first)或後置高介電常數介電層之後閘極製程(gate-last for high-k last)等其他半導體製程。
第4-6圖繪示本發明一實施例之MOS電晶體製程之剖面示意圖。如第4圖所示，首先，依序形成一緩衝層(未繪示)、一高介電常數介電層(未繪示)、一犧牲閘極層(未繪示)以及一蓋層(未繪示)於基底210上。再依序圖案化蓋層(未繪示)、犧牲閘極層(未繪示)、高介電常數介電層(未繪示)以及緩衝層(未繪示)，以形成圖案化的一緩衝層222、一高介電常數介電層224、一犧牲閘極層(未繪示)以及一蓋層(未繪示)。接著形成一間隙壁230於緩衝層222、高介電常數介電層224、犧牲閘極層(未繪示)以及蓋層(未繪示)的側邊並離子佈植形成一源/汲極區240於間隙壁230側邊的基底210中。之後形成一層間介電層250於基底210上，例如以研磨製程平坦化層間介電層250並移除蓋層(未繪示)，以露出犧牲閘極層(未繪示)。最後蝕刻移除犧牲閘極層(未繪示)，而形成一凹槽R。此前置高介電常數介電層之後閘極製程(gate-last for high-k first)步驟為本領域所熟知故不詳細贅述。此外，在高介電常數介電層224與犧牲閘極層(未繪示)之間可再選擇性地形成一底阻障層，例如一氮化鈦層，以在後續移除犧牲閘極層(未繪示)的過程中，避免高介電常數介電層224受損。
如第5圖所示，可先選擇性地在高介電常數介電層224上形成一阻障層260，其中阻障層260可例如為氮化鉭(tantalum nitride，TaN)、氮化鈦(titanium nitride，TiN)等之單層結構或複合層結構。在本實施例中，阻障層260為一氮化鉭層。接著，形成一含氟的金屬層270覆蓋阻障層260及凹槽R的側壁，以作為一含氟的功函數金屬層，其中含氟的金屬層270的形成方法可例如以上述之二實施例(第2圖及第3圖)形成。
如第6圖所示，在形成含氟的功函數金屬層270之後，形成一金屬閘極層280於含氟的金屬層270上。並且，平坦化金屬閘極層280、含氟的功函數金屬層270以及阻障層260，而形成一閘極結構G，其包含堆疊之阻障層260、含氟的功函數金屬層270以及金屬閘極層280。更進一步而言，金屬閘極層280亦可為一含氟的金屬閘極層，以進一步增加本發明之效能。含氟的金屬閘極層可例如以氟化鋁(aluminum fluoride,AlF3)為前驅物的原子層沉積製程所形成之含氟的鋁電極，或以六氟化鎢(Tungsten hexafluoride,WF6)為前驅物的原子層沉積製程所形成之含氟的鎢電極等，但本發明不以此為限。
如此一來，由於本發明之半導體結構200具有一含氟的金屬層270作為一功函數金屬層，是以可改良半導體結構200的功函數值，使之接近於能帶寬。在一較佳的實施例中，本發明之半導體結構200，特別係指半導體結構200為一PMOS電晶體，其功函數為4.9～5.1電子伏特(eV)。再者，本發明之含氟的金屬層270中的部分氟離子可向下擴散至阻障層260及高介電常數介電層224，而形成一含氟的阻障層及一含氟的高介電常數介電層，俾提升半導體結構200的電性品質。例如，本發明可降低半導體結構200的NBTI(negative bias temperature instability)值，因而增加其電性穩定性。
另外，含氟的阻障層及含氟的高介電常數介電層除了可藉由吸收含氟的金屬層270中的氟離子而得之外，亦可經由直接摻雜氟離子於阻障層260及高介電常數介電層224中而得，視實際所需之結構而定。
第7-10圖繪示本發明一實施例之CMOS電晶體製程之剖面示意圖。如第7圖所示，先以上述第4圖之方法同時形成二電晶體結構。在本實施例中，係分別用以作為一NMOS電晶體N以及一PMOS電晶體P。詳細之形成方法為本領域所熟知故不再贅述。在此強調，由於本實施例係為以前置高介電常數介電層之後閘極製程(gate-last for high-k first)為例，因此本實施例係直接形成一高介電常數介電層322於基底310上。當然，高介電常數介電層322與基底310之間，一般可再形成一緩衝層(未繪示)作為緩衝之用。再者，可選擇性地形成一底阻障層324，例如一氮化鈦層，於高介電常數介電層322上。
如第8圖所示，先選擇性地在高介電常數介電層322上形成一阻障層330，其中阻障層330可例如為氮化鉭(tantalum nitride，TaN)、氮化鈦(titanium nitride，TiN)等之單層結構或複合層結構。在本實施例中，阻障層330為一氮化鉭層。接著，形成一含氟的金屬層340覆蓋阻障層330及凹槽R1及R2的側壁，以作為一含氟的功函數金屬層，其中含氟的金屬層340的形成方法可例如以上述之二實施例(第2圖及第3圖)形成。在本實施例中，含氟的金屬層340係為適於形成PMOS電晶體P之功函數金屬層，其例如為一氮化鈦層。
如第9圖所示，以蝕刻微影之方法，定義並圖案化含氟的金屬層340，而蝕刻移除位於NMOS電晶體N的含氟的金屬層340。如此，僅留下位於PMOS電晶體P的含氟的金屬層340P。
如第10圖所示，一金屬層350全面覆蓋PMOS電晶體P以及NMOS電晶體N。本實施例中，金屬層350為適於作為NMOS電晶體N之功函數金屬層的鋁鈦層，但本發明不以此為限。然後，一金屬閘極層360全面覆蓋PMOS電晶體P以及NMOS電晶體N。金屬閘極層360可例如由鋁或鎢等金屬所組成。此外，本發明一實施例還可選擇性移除凹槽R1及R2開口處之功函數金屬層與阻障層所構成的懸突部。
之後，可再繼續後續之CMOS電晶體製程，例如平坦化金屬閘極層360、金屬層350以及含氟的金屬層340、形成金屬矽化物、形成接觸洞蝕刻停止層等，以完成CMOS電晶體的製作。
綜上所述，本發明提出一種半導體結構及其製程，其具有一含氟的功函數金屬層。此含氟的功函數金屬層可例如由原子層沉積製程(atomic layer deposition process,ALD)或化學氣相沉積製程(chemical vapor deposition process,CVD)形成。較佳者，含氟的功函數金屬層可以含氟前驅物的原子層沉積製程形成，例如以四氟化鈦(titanium tetrafluoride,TiF4)為前驅物的原子層沉積製程所形成。或者，含氟的功函數金屬層亦可由直接摻雜氟離子於功函數金屬層而得。
如此一來，由於功函數金屬層含氟的緣故，其功函數值可更接近於能帶寬，而改善半導體結構之功函數值。在一以PMOS電晶體為例的實施例中，具有一含氟的功函數金屬層的PMOS電晶體，其功函數可達4.9～5.1電子伏特(eV)。再者，本發明之含氟的功函數金屬層之氟離子可擴散至其下的介電層，是以可降低半導體結構的NBTI(negative bias temperature instability)值，因而增加其電性穩定性。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、200、310．．．半導體結構
110、210．．．基底
120．．．介電層
130．．．含氟的金屬層
130’、350．．．金屬層
222、322．．．緩衝層
224、324．．．高介電常數介電層
230．．．間隙壁
240．．．源/汲極區
250．．．層間介電層
260、330．．．阻障層
270、340、340P．．．含氟的金屬層
280、360．．．金屬閘極層
P．．．PMOS電晶體
P1．．．植入製程
N．．．NMOS電晶體
R、R1、R2．．．凹槽
第1圖繪示本發明一實施例之半導體結構之剖面示意圖。
第2圖繪示本發明一實施例之半導體製程之製程示意圖。
第3圖繪示本發明另一實施例之半導體製程之製程示意圖。
第4-6圖繪示本發明一實施例之MOS電晶體製程之剖面示意圖。
第7-10圖繪示本發明一實施例之CMOS電晶體製程之剖面示意圖。
100．．．半導體結構
110．．．基底
120．．．介電層
130．．．含氟的金屬層

Claims (16)

  1. 一種半導體結構，包含有：一基底；一介電層位於該基底上，其中該介電層包含一矽酸鉿氮氧(hafnium silicon oxynitride,HfSiON)層；以及一含氟的金屬層位於該介電層上，其中該介電層與該含氟的金屬層之間更包含一阻障層，且該阻障層包含一含氟的阻障層。
  2. 如申請專利範圍第1項所述之半導體結構，其中該介電層包含一高介電常數介電層。
  3. 如申請專利範圍第1項所述之半導體結構，其中該高介電常數介電層包含一含氟的高介電常數介電層。
  4. 如申請專利範圍第1項所述之半導體結構，其中該含氟的金屬層包含一含氟的功函數金屬層。
  5. 如申請專利範圍第1項所述之半導體結構，其中該含氟的金屬層包含一含氟的氮化鈦層。
  6. 如申請專利範圍第1項所述之半導體結構，其中該阻障層包含一氮化鉭層。
  7. 如申請專利範圍第6項所述之半導體結構，其中該氮化鉭層包含一含氟的氮化鉭層。
  8. 如申請專利範圍第1項所述之半導體結構，更包含一金屬閘極層位於該含氟的金屬層上，而該半導體結構的功函數為4.9~5.1電子伏特(eV)。
  9. 如申請專利範圍第1項所述之半導體結構，其中該半導體結構包含一PMOS電晶體。
  10. 一種半導體製程，包含有：提供一基底；形成一介電層於該基底上；以及形成一含氟的金屬層於該介電層上，其中該含氟的金屬層包含以含氟的前驅物的原子層沉積製程(atomic layer deposition process,ALD)形成具有氟原子均勻分佈的該含氟的金屬層，其中該含氟的金屬層的氟與金屬成分同時形成。
  11. 如申請專利範圍第10項所述之半導體製程，其中該介電層包含一高介電常數介電層。
  12. 如申請專利範圍第10項所述之半導體製程，其中該含氟的金屬 層包含一含氟的功函數金屬層。
  13. 如申請專利範圍第10項所述之半導體製程，其中該含氟的金屬層包含一含氟的氮化鈦層。
  14. 如申請專利範圍第10項所述之半導體製程，其中該含氟的前驅物包含四氟化鈦(titanium tetrafluoride,TiF4)。
  15. 如申請專利範圍第10項所述之半導體製程，其中形成該含氟的金屬層，包含：形成一金屬層於該介電層上；以及摻雜氟離子於該金屬層中，以形成該含氟的金屬層。
  16. 如申請專利範圍第10項所述之半導體製程，其中在形成該介電層之後，更包含形成一阻障層於該介電層上。
TW100140091A 2011-11-03 2011-11-03 半導體結構及其製程 TWI567801B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100140091A TWI567801B (zh) 2011-11-03 2011-11-03 半導體結構及其製程

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100140091A TWI567801B (zh) 2011-11-03 2011-11-03 半導體結構及其製程

Publications (2)

Publication Number Publication Date
TW201320160A TW201320160A (zh) 2013-05-16
TWI567801B true TWI567801B (zh) 2017-01-21

Family

ID=48872609

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100140091A TWI567801B (zh) 2011-11-03 2011-11-03 半導體結構及其製程

Country Status (1)

Country Link
TW (1) TWI567801B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115995382B (zh) * 2023-03-24 2023-06-13 合肥新晶集成电路有限公司 半导体结构的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200616154A (en) * 2004-07-12 2006-05-16 Intel Corp Forming dual metal complementary metal oxide semiconductor integrated circuits
WO2011001558A1 (ja) * 2009-07-01 2011-01-06 パナソニック株式会社 半導体装置及びその製造方法
TW201110324A (en) * 2009-09-14 2011-03-16 Taiwan Semiconductor Mfg Semiconductor device and CMOS device and integrated circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200616154A (en) * 2004-07-12 2006-05-16 Intel Corp Forming dual metal complementary metal oxide semiconductor integrated circuits
WO2011001558A1 (ja) * 2009-07-01 2011-01-06 パナソニック株式会社 半導体装置及びその製造方法
TW201110324A (en) * 2009-09-14 2011-03-16 Taiwan Semiconductor Mfg Semiconductor device and CMOS device and integrated circuit

Also Published As

Publication number Publication date
TW201320160A (zh) 2013-05-16

Similar Documents

Publication Publication Date Title
US9754841B2 (en) Method of forming integrated circuit having plural transistors with work function metal gate structures
TWI635535B (zh) 具有不同臨界電壓的金屬閘極的半導體製程及半導體結構
US9076784B2 (en) Transistor and semiconductor structure
US8765588B2 (en) Semiconductor process
US8987096B2 (en) Semiconductor process
US10141193B2 (en) Fabricating method of a semiconductor device with a high-K dielectric layer having a U-shape profile
TWI663656B (zh) 具有金屬閘極之半導體元件及其製作方法
US9006092B2 (en) Semiconductor structure having fluoride metal layer and process thereof
CN102842491B (zh) 金属栅极的制作方法
US20120319179A1 (en) Metal gate and fabrication method thereof
US9570578B2 (en) Gate and gate forming process
TW201601202A (zh) 半導體元件及其製作方法
TWI567801B (zh) 半導體結構及其製程
TWI625792B (zh) 半導體元件及其製作方法
TW201826397A (zh) 製作金屬閘極結構的方法
CN103117297B (zh) 半导体结构及其制作工艺
TWI518753B (zh) 金屬閘極之製作方法
TW201301511A (zh) 金屬閘極及其製造方法
TWI520217B (zh) 半導體元件及其製造方法
TWI552209B (zh) 形成半導體元件的方法
TWI534894B (zh) 半導體結構及其製程
TWI529803B (zh) 半導體製程
TWI623100B (zh) 半導體結構及其製程
TWI527125B (zh) 具有金屬閘極之半導體元件之製作方法
TWI536543B (zh) 金屬閘極結構及其製程