CN115995382B - 半导体结构的制备方法 - Google Patents

Abstract

本发明涉及一种半导体结构的制备方法，包括：提供衬底；于衬底上形成第一介电层，并于第一介电层内形成沟槽；于沟槽的底部、沟槽的侧壁以及第一介电层上形成第一功函数金属材料层；第一功函数金属材料层包括悬突结构，悬突结构位于沟槽侧壁的顶部边缘；去除位于第一介电层上的部分第一功函数金属材料层，以形成保留于沟槽的底部以及沟槽的侧壁的第一功函数金属层；在去除过程中，悬突结构被同时去除。从而能够避免后续填充金属栅极时形成孔洞，从而降低了形成的半导体结构的电性以及良率的损失，从而能够提高形成的半导体结构的可靠性。

Description

半导体结构的制备方法

技术领域

本申请涉及半导体技术领域，特别是涉及一种半导体结构的制备方法。

背景技术

随着半导体技术的发展，半导体器件的特征尺寸以及线宽也在不断缩小。半导体器件通常采用多晶硅作为栅极，然而，当半导体器件的特征尺寸缩小到一定程度时，栅极氧化层会变得非常薄，导致多晶硅靠近栅极氧化层处会形成一个耗尽层，从而影响半导体器件的导通性。为此，业界开始尝试用新的栅极材料，例如功函数金属等栅极金属层代替传统的多晶硅，使得半导体器件的导通性得到改善。

传统的栅极金属层的制备工艺中，通常先于沟槽底部以及侧壁形成一层功函数金属层，然后于沟槽内填充栅极金属层以形成金属栅极。然而，由于金属栅极具有较小的特征尺寸，且沟槽具有较高深宽比，以及栅极堆叠的膜层较多，导致在形成功函数金属层的过程中，容易于沟槽顶部形成悬突（Overhang）结构，从而导致后续填充栅极金属层时容易形成孔洞（void），进而影响半导体结构的电性以及良率，导致半导体结构存在可靠性较差的问题。

发明内容

基于此，有必要针对现有技术中的半导体结构的可靠性较差的问题提供一种半导体结构的制备方法。

为了实现上述目的，本发明提供了一种半导体结构的制备方法，包括：

提供衬底；

于所述衬底上形成第一介电层，并于所述第一介电层内形成沟槽；

于所述沟槽的底部、所述沟槽的侧壁以及所述第一介电层上形成第一功函数金属材料层；所述第一功函数金属材料层包括悬突结构，所述悬突结构位于所述沟槽侧壁的顶部边缘；

去除位于所述第一介电层上的部分所述第一功函数金属材料层，以形成保留于所述沟槽的底部以及所述沟槽的侧壁的第一功函数金属层；在去除过程中，所述悬突结构被同时去除。

在其中一个实施例中，于所述第一介电层内形成沟槽，包括：

于所述第一介电层内形成间隔排布的第一栅极沟槽以及第二栅极沟槽。

在其中一个实施例中，

于所述沟槽的底部、所述沟槽的侧壁以及所述第一介电层上形成第一功函数金属材料层之前，包括：于所述第一栅极沟槽的底部、所述第一栅极沟槽的侧壁以及位于所述第一栅极沟槽两侧的部分所述第一介电层的上表面形成第二功函数金属材料层；

于所述沟槽的底部、所述沟槽的侧壁以及所述第一介电层上形成第一功函数金属材料层；所述第一功函数金属材料层包括悬突结构，所述悬突结构位于所述沟槽侧壁的顶部边缘，包括：

于所述第二功函数金属材料层的表面、所述第二栅极沟槽的底部、所述第二栅极沟槽的侧壁以及所述第一介电层暴露出的上表面形成第一功函数金属材料层；所述第一功函数金属材料层包括悬突结构，所述悬突结构位于所述第一栅极沟槽侧壁的顶部边缘以及所述第二栅极沟槽侧壁的顶部边缘。

在其中一个实施例中，于所述第一栅极沟槽的底部、所述第一栅极沟槽的侧壁以及位于所述第一栅极沟槽两侧的部分所述第一介电层的上表面形成第二功函数金属材料层，包括：

于所述第一栅极沟槽的底部、所述第一栅极沟槽的侧壁、所述第二栅极沟槽的底部和所述第二栅极沟槽的侧壁形成第二功函数金属材料层；

于所述第一栅极沟槽内及所述第一介电层上形成图形化掩膜层，所述图形化掩膜层内具有开口图形，所述开口图形暴露出所述第二栅极沟槽内以及所述第二栅极沟槽两侧的部分区域；

基于所述图形化掩膜层去除所述第二栅极沟槽的底部、所述第二栅极沟槽的侧壁以及位于所述第二栅极沟槽两侧的部分所述第一介电层的上表面的所述第二功函数金属材料层，以保留所述第一栅极沟槽的底部、所述第一栅极沟槽的侧壁以及位于所述第一栅极沟槽两侧的部分所述第一介电层的上表面的所述第二功函数金属材料层。

在其中一个实施例中，去除位于所述第一介电层上的部分所述第一功函数金属材料层之前，还包括：于所述第一栅极沟槽内、所述第二栅极沟槽内以及所述第一功函数金属材料层的上表面形成填充介电层，所述填充介电层填满所述第一栅极沟槽及所述第二栅极沟槽；去除位于所述第一栅极沟槽外侧及所述第二栅极沟槽外侧的所述填充介电层；

去除位于所述第一介电层上的部分所述第一功函数金属材料层时，还包括：去除位于所述第一介电层上的所述第二功函数金属材料层，以形成第二功函数金属层；

去除位于所述第一介电层上的部分所述第一功函数金属材料层之后，还包括：

去除位于所述第一栅极沟槽内及所述第二栅极沟槽内的所述填充介电层。

在其中一个实施例中，于所述第一介电层内形成沟槽之后，还包括：

于所述第一栅极沟槽的底部及第二栅极沟槽的底部形成第二介电层；

于所述第二介电层的上表面形成覆盖层；

于所述第一栅极沟槽的侧壁、所述第二栅极沟槽的侧壁以及所述覆盖层的上表面形成停止层；所述第一功函数金属材料层及所述第二功函数金属材料层均位于所述停止层的上表面。

在其中一个实施例中，

采用机械研磨工艺去除位于所述第一栅极沟槽外侧、所述第二栅极沟槽外侧的所述填充介电层、所述悬突结构、所述停止层上的第一功函数金属材料层以及所述停止层上的所述第二功函数金属材料层，以暴露出所述停止层的上表面，并形成所述第一功函数金属层以及所述第二功函数金属层。

在其中一个实施例中，去除位于所述第一栅极沟槽内及所述第二栅极沟槽内的所述填充介电层，包括：采用湿法刻蚀工艺去除位于所述第一栅极沟槽内及所述第二栅极沟槽内的所述填充介电层。

在其中一个实施例中，去除位于所述第一栅极沟槽内及所述第二栅极沟槽内的所述填充介电层之后，还包括：于所述停止层上、所述第一栅极沟槽内及所述第二栅极沟槽内形成栅极金属层；所述栅极金属层无空隙填满所述沟槽。

在其中一个实施例中，于所述停止层上、所述第一栅极沟槽内及所述第二栅极沟槽内形成栅极金属层之前，还包括：

于所述停止层的上表面、所述第一栅极沟槽内及所述第二栅极沟槽内形成阻挡层；

于所述阻挡层的上表面形成润湿层；所述栅极金属层形成于所述润湿层的上表面。

上述半导体结构的制备方法，通过于所述衬底上形成第一介电层，并于所述第一介电层内形成沟槽；于所述沟槽的底部、所述沟槽的侧壁以及所述第一介电层上形成第一功函数金属材料层；所述第一功函数金属材料层包括悬突结构，所述悬突结构位于所述沟槽侧壁的顶部边缘；去除位于所述第一介电层上的部分所述第一功函数金属材料层，以形成保留于所述沟槽的底部以及所述沟槽的侧壁的第一功函数金属层；在去除过程中，所述悬突结构被同时去除。从而能够避免后续填充金属栅极时形成孔洞，从而降低了形成的半导体结构的电性以及良率的损失，从而能够提高形成的半导体结构的可靠性。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一实施例中传统的金属栅极的制备方法形成的结构的截面结构示意图；

图2为一实施例中传统的金属栅极的制备方法形成的结构的截面结构示意图；

图3为一实施例中提供的半导体结构的制备方法的流程示意图；

图4为一实施例中提供的半导体结构的制备方法中步骤S102所得结构的截面结构示意图；

图5为一实施例中提供的半导体结构的制备方法中步骤S103所得结构的截面结构示意图；

图6为一实施例中提供的半导体结构的制备方法中步骤S104所得结构的截面结构示意图；

图7为一实施例中提供的半导体结构的制备方法中于第一介电层内形成间隔排布的第一栅极沟槽以及第二栅极沟槽所得结构的截面结构示意图；

图8为一实施例中提供的半导体结构的制备方法中于第一栅极沟槽的底部、第一栅极沟槽的侧壁以及第一栅极沟槽两侧的部分第一介电层上形成第二功函数金属材料层所得结构的截面结构示意图；

图9为一实施例中提供的半导体结构的制备方法中于第二功函数金属材料层的表面、第二栅极沟槽的底部、第二栅极沟槽的侧壁以及第一介电层暴露出的上表面形成第一功函数金属材料层所得结构的截面结构示意图；

图10为一实施例中提供的半导体结构的制备方法的流程示意图；

图11为一实施例中提供的半导体结构的制备方法中步骤S1001所得结构的截面结构示意图；

图12为一实施例中提供的半导体结构的制备方法中步骤S1002所得结构的截面结构示意图；

图13为一实施例中提供的半导体结构的制备方法中步骤S1003所得结构的截面结构示意图；

图14为一实施例中提供的半导体结构的制备方法的流程示意图；

图15为一实施例中提供的半导体结构的制备方法中步骤S1002a所得结构的截面结构示意图；

图16为一实施例中提供的半导体结构的制备方法中步骤S1002b所得结构的截面结构示意图；

图17为一实施例中提供的半导体结构的制备方法中步骤S1002c所得结构的截面结构示意图；

图18为一实施例中提供的半导体结构的制备方法中步骤S1002d所得结构的截面结构示意图；

图19为一实施例中提供的半导体结构的制备方法中于第一栅极沟槽内、第二栅极沟槽内以及第一功函数金属材料层的上表面形成填充介电层所得结构的截面结构示意图；

图20为一实施例中提供的半导体结构的制备方法中去除位于第一栅极沟槽外侧及第二栅极沟槽外侧的填充介电层所得结构的截面结构示意图；

图21为一实施例中提供的半导体结构的制备方法中去除位于第一介电层上的第二功函数金属材料层所得结构的截面结构示意图；

图22为一实施例中提供的半导体结构的制备方法中去除位于第一栅极沟槽内及第二栅极沟槽内的填充介电层所得结构的截面结构示意图；

图23为一实施例中提供的半导体结构的制备方法的流程示意图；

图24为一实施例中提供的半导体结构的制备方法中步骤S2301所得结构的截面结构示意图；

图25为一实施例中提供的半导体结构的制备方法中步骤S2302所得结构的截面结构示意图；

图26为一实施例中提供的半导体结构的制备方法中步骤S2303所得结构的截面结构示意图；

图27为一实施例中提供的半导体结构的制备方法中形成停止层所得结构的截面结构示意图；

图28为一实施例中提供的半导体结构的制备方法中形成第一功函数金属层以及第二功函数金属层所得结构的截面结构示意图；

图29为一实施例中提供的半导体结构的制备方法中采用湿法刻蚀工艺去除位于第一栅极沟槽内及第二栅极沟槽内的填充介电层所得结构的截面结构示意图；

图30为一实施例中提供的半导体结构的制备方法的流程示意图；

图31为一实施例中提供的半导体结构的制备方法中步骤S3002所得结构的截面结构示意图。

附图标记说明：10-衬底，101-功函数金属层，20-第一介电层，201-沟槽，2011-第一栅极沟槽，2012-第二栅极沟槽，202-第二介电层。203-覆盖层，30-第一功函数金属层，301-第一功函数金属材料层，302-悬突结构，40-第二功函数金属层，401-第二功函数金属材料层，50-掩膜层，501-图形化掩膜层，60-光刻胶层，601-图形化光刻胶层，70-填充介电层，80-停止层，90-栅极金属层，901-阻挡层，902-润湿层。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、 第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一掺杂类型成为第二掺杂类型，且类似地，可以将第二掺杂类型成为第一掺杂类型；第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为P型且第二掺杂类型可以为N型，或第一掺杂类型可以为N型且第二掺杂类型可以为P型。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。

如图1和图2所示，传统技术中，如图1所示，通常先于沟槽201底部以及侧壁形成一层功函数金属层101，然后如图2所示，于沟槽201内直接填充栅极金属层90以形成金属栅极。然而，由于金属栅极具有较小的特征尺寸，且沟槽201具有较高深宽比，以及栅极堆叠的膜层较多，导致在形成功函数金属层101的过程中，容易于沟槽201顶部形成悬突（Overhang）结构302（如图1所示），进而导致后续填充栅极金属层90时容易形成孔洞（void）（如图2所示），进而影响半导体结构的电性以及良率，导致半导体结构存在可靠性较差的问题。

请参阅图3，本发明提供一种半导体结构的制备方法，包括如下步骤：

S101：提供衬底；

S102：于衬底上形成第一介电层，并于第一介电层内形成沟槽；

S103：于沟槽的底部、沟槽的侧壁以及第一介电层上形成第一功函数金属材料层；第一功函数金属材料层包括悬突结构，悬突结构位于沟槽侧壁的顶部边缘；

S104：去除位于第一介电层上的部分第一功函数金属材料层，以形成保留于沟槽的底部以及沟槽的侧壁的第一功函数金属层；在去除过程中，悬突结构被同时去除。

上述实施例中的半导体结构的制备方法，通过于衬底上形成第一介电层，并于第一介电层内形成沟槽；于沟槽的底部、沟槽的侧壁以及第一介电层上形成第一功函数金属材料层；第一功函数金属材料层包括悬突结构，悬突结构位于沟槽侧壁的顶部边缘；去除位于第一介电层上的部分第一功函数金属材料层，以形成保留于沟槽的底部以及沟槽的侧壁的第一功函数金属层；在去除过程中，悬突结构被同时去除。从而能够避免后续填充金属栅极时形成孔洞，从而降低了形成的半导体结构的电性以及良率的损失，从而能够提高形成的半导体结构的可靠性。

在步骤S101中，请参阅图3中的步骤S101以及图4，提供衬底10。

其中，衬底10的材料可以为本领域公知的任意合适的衬底10材料，例如可以为以下所提到的材料中的至少一种：硅(Si)、锗(Ge)、红磷、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅 (SOI)、绝缘体上层叠硅 (SSOI)、绝缘体上层叠锗化硅 (S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)，或者还可以为双面抛光硅片(Double Side PolishedWafers，DSP)，也可为氧化铝等的陶瓷基底、石英或玻璃基底等，本实施例在此不作限制。

在步骤S102中，请参阅图3中的步骤S102以及图4，于衬底10上形成第一介电层20，并于第一介电层20内形成沟槽201。

在步骤S103中，请参阅图3中的步骤S103以及图5，于沟槽201的底部、沟槽201的侧壁以及第一介电层20上形成第一功函数金属材料层301；第一功函数金属材料层301包括悬突结构302，悬突结构302位于沟槽201侧壁的顶部边缘。

其中，第一功函数金属材料层301的材料可以包括铝化钛、氮化钛、碳化钛、氮化钽、碳化钽或碳化钨其中的一种或者多种的组合，当然，第一功函数金属材料层301的材料还可以包括其他合适的材料，本实施例在此不作限制。

在步骤S104中，请参阅图3中的步骤S104以及图6，去除位于第一介电层20上的部分第一功函数金属材料层301，以形成保留于沟槽201的底部以及沟槽201的侧壁的第一功函数金属层30；在去除过程中，悬突结构302被同时去除。

可选的，可以采用机械研磨工艺同时去除悬突结构302以及第一介电层20上的第一功函数金属材料层301，当暴露出第一介电层20的上表面时即可停止研磨，此时悬突结构302以及第一介电层20上的第一功函数金属材料层301被同时去除。

请参阅图7，在一个实施例中，上述步骤S102，包括：于第一介电层20内形成间隔排布的第一栅极沟槽2011以及第二栅极沟槽2012。

在上述实施例的基础上，请参阅图8及图9，在一个实施例中，在上述步骤S103之前，如图8所示，还包括：于第一栅极沟槽2011的底部、第一栅极沟槽2011的侧壁以及位于第一栅极沟槽2011两侧的部分第一介电层20的上表面形成第二功函数金属材料层401。

其中，第二功函数金属材料层401的导电类型与第一功函数金属材料层301的导电类型相反。例如，第一功函数金属材料层301可以为N型功函数金属材料层，则此时第二功函数金属材料层401可以为P型功函数金属材料层，当然，在一些实施例中，第一功函数金属材料层301可以为P型功函数金属材料层，则此时第二功函数金属材料层401可以为N型功函数金属材料层。

第二功函数金属材料层401的材料可以包括铝化钛、氮化钛、碳化钛、氮化钽、碳化钽或碳化钨其中的一种或者多种的组合，当然，第二功函数金属材料层401的材料还可以包括其他合适的材料，本实施例在此不作限制。

如图9所示，上述步骤S103，还包括：于第二功函数金属材料层401的表面、第二栅极沟槽2012的底部、第二栅极沟槽2012的侧壁以及第一介电层20暴露出的上表面形成第一功函数金属材料层301；第一功函数金属材料层301包括悬突结构302，悬突结构302位于第一栅极沟槽2011侧壁的顶部边缘以及第二栅极沟槽2012侧壁的顶部边缘。

请参阅图10，在一个实施例中，上述于第一栅极沟槽2011的底部、第一栅极沟槽2011的侧壁以及位于第一栅极沟槽2011两侧的部分第一介电层20的上表面形成第二功函数金属材料层401，还可以包括如下步骤：

S1001：于第一栅极沟槽的底部、第一栅极沟槽的侧壁、第二栅极沟槽的底部和第二栅极沟槽的侧壁形成第二功函数金属材料层；

S1002：于第一栅极沟槽内及第一介电层上形成图形化掩膜层，图形化掩膜层内具有开口图形，开口图形暴露出第二栅极沟槽内以及第二栅极沟槽两侧的部分区域；

S1003：基于图形化掩膜层去除第二栅极沟槽的底部、第二栅极沟槽的侧壁以及位于第二栅极沟槽两侧的部分第一介电层的上表面的第二功函数金属材料层，以保留第一栅极沟槽的底部、第一栅极沟槽的侧壁以及位于第一栅极沟槽两侧的部分第一介电层的上表面的第二功函数金属材料层。

在步骤S1001中，请参阅图10中的步骤S1001以及图11，于第一栅极沟槽2011的底部、第一栅极沟槽2011的侧壁、第二栅极沟槽2012的底部和第二栅极沟槽2012的侧壁形成第二功函数金属材料层401。

在步骤S1002中，请参阅图10中的步骤S1002以及图12，于第一栅极沟槽2011内及第一介电层20上形成图形化掩膜层501，图形化掩膜层501内具有开口图形，开口图形暴露出第二栅极沟槽2012内以及第二栅极沟槽2012两侧的部分区域。

在步骤S1002中，请参阅图10中的步骤S1002以及图13，基于图形化掩膜层501去除第二栅极沟槽2012的底部、第二栅极沟槽2012的侧壁以及位于第二栅极沟槽2012两侧的部分第一介电层20的上表面的第二功函数金属材料层401，以保留第一栅极沟槽2011的底部、第一栅极沟槽2011的侧壁以及位于第一栅极沟槽2011两侧的部分第一介电层20的上表面的第二功函数金属材料层401。

请参阅图14，在一个实施例中，上述步骤S1002，还可以包括如下子步骤：

S1002a：于第一栅极沟槽内、第二栅极沟槽内及第一介电层上形成掩膜层；

S1002b：于掩膜层上形成光刻胶层；

S1002c：对光刻胶层进行图形化处理，以形成图形化光刻胶层；

S1002d：基于图形化光刻胶层去除第二栅极沟槽内以及第二栅极沟槽两侧的部分区域的掩膜层，以得到图形化掩膜层。

在步骤S1002a中，请参阅图14中的步骤S1002a以及图15，于第一栅极沟槽2011内及第一介电层20上形成掩膜层50。

在步骤S1002b中，请参阅图14中的步骤S1002b以及图16，于掩膜层50上形成光刻胶层60。

在步骤S1002c中，请参阅图14中的步骤S1002c以及图17，对光刻胶层60进行图形化处理，以形成图形化光刻胶层601。

在步骤S1002d中，请参阅图14中的步骤S1002d以及图18，基于图形化光刻胶层601去除第二栅极沟槽2012内以及第二栅极沟槽2012两侧的部分区域的掩膜层50，以得到图形化掩膜层501。

请参阅图19至图22，在上述实施例的基础上，在一个实施例中，如图19所示，在上述步骤S104之前，还包括：于第一栅极沟槽2011内、第二栅极沟槽2012内以及第一功函数金属材料层301的上表面形成填充介电层70，填充介电层70填满第一栅极沟槽2011及第二栅极沟槽2012；其后，如图20所示，去除位于第一栅极沟槽2011外侧及第二栅极沟槽2012外侧的填充介电层70。

如图21所示，在上述步骤S104的同时，还包括：去除位于第一介电层20上的第二功函数金属材料层401，以形成第二功函数金属层40。

如图22所示，在上述步骤S104之后，还包括：去除位于第一栅极沟槽2011内及第二栅极沟槽2012内的填充介电层70。

请参阅图23，在一个实施例中，在上述步骤S102之后，还可以包括如下步骤：

S2301：于第一栅极沟槽的底部及第二栅极沟槽的底部形成第二介电层；

S2302：于第二介电层的上表面形成覆盖层；

S2303：于第一栅极沟槽的侧壁、第二栅极沟槽的侧壁以及覆盖层的上表面形成停止层；第一功函数金属材料层及第二功函数金属材料层均位于停止层的上表面。

在步骤S2301中，请参阅图23中的步骤S2301以及图24，于第一栅极沟槽2011的底部及第二栅极沟槽2012的底部形成第二介电层202。

在步骤S2302中，请参阅图23中的步骤S2302以及图24，于第二介电层202的上表面形成覆盖层203。

覆盖层203用于保护第二介电层202。

在步骤S2303中，请参阅图23中的步骤S2303以及图25，于第一栅极沟槽2011的侧壁、第二栅极沟槽2012的侧壁以及覆盖层203的上表面形成停止层80；第一功函数金属材料层301及第二功函数金属材料层401均位于停止层80的上表面。

在上述实施例的基础上，请参阅图26以及图27，在一个实施例中，采用机械研磨工艺去除位于第一栅极沟槽2011外侧、第二栅极沟槽2012外侧的填充介电层70、悬突结构302、停止层80上的第一功函数金属材料层301以及停止层80上的第二功函数金属材料层401，以暴露出停止层80的上表面，并形成第一功函数金属层30以及第二功函数金属层40。

请参阅图28，在上述实施例的基础上，在一个实施例中，采用湿法刻蚀工艺去除位于第一栅极沟槽2011内及第二栅极沟槽2012内的填充介电层70。

请参阅图29，在上述实施例的基础上，在一个实施例中，去除位于第一栅极沟槽2011内及第二栅极沟槽2012内的填充介电层70之后，还包括：于停止层80上、第一栅极沟槽2011内及第二栅极沟槽2012内形成栅极金属层90；栅极金属层90无空隙填满沟槽201。

其中，栅极金属层90的材料可以包括铝、钛、钽、钨、铌、钼、铜中的一种或者多种的组合。当然，栅极金属层90的材料还可以为其他合适的金属材料，本实施例在此不做限制。

请参阅图30，在一个实施例中，于停止层80上、第一栅极沟槽2011内及第二栅极沟槽2012内形成栅极金属层90之前，还可以包括如下步骤：

S3001：于停止层的上表面、第一栅极沟槽内及第二栅极沟槽内形成阻挡层；

S3002：于阻挡层的上表面形成润湿层；栅极金属层形成于润湿层的上表面。

在步骤S3001中，请参阅图30中的步骤S3001以及图31，于停止层80的上表面、第一栅极沟槽2011内及第二栅极沟槽2012内形成阻挡层901。

阻挡层901可以用于防止栅极金属层90扩散。

在步骤S3002中，请参阅图30中的步骤S3002以及图31，于阻挡层901的上表面形成润湿层902；栅极金属层90形成于润湿层902的上表面。

润湿层可以用于使栅极金属层90的成型更佳。

在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种半导体结构的制备方法，其特征在于，包括：

提供衬底；

于所述衬底上形成第一介电层；

于所述第一介电层内形成间隔排布的第一栅极沟槽以及第二栅极沟槽；

于所述第一栅极沟槽的底部、所述第一栅极沟槽的侧壁以及位于所述第一栅极沟槽两侧的部分所述第一介电层的上表面形成第二功函数金属材料层；

于所述第二功函数金属材料层的表面、所述第二栅极沟槽的底部、所述第二栅极沟槽的侧壁以及所述第一介电层暴露出的上表面形成第一功函数金属材料层；所述第一功函数金属材料层包括悬突结构，所述悬突结构位于所述第一栅极沟槽侧壁的顶部边缘以及所述第二栅极沟槽侧壁的顶部边缘；

于所述第一栅极沟槽内、所述第二栅极沟槽内以及所述第一功函数金属材料层的上表面形成填充介电层，所述填充介电层填满所述第一栅极沟槽及所述第二栅极沟槽；去除位于所述第一栅极沟槽外侧及所述第二栅极沟槽外侧的所述填充介电层；

去除位于所述第一介电层上的部分所述第一功函数金属材料层，以形成保留于所述沟槽的底部以及所述沟槽的侧壁的第一功函数金属层；并去除位于所述第一介电层上的所述第二功函数金属材料层，以形成第二功函数金属层；在去除过程中，所述悬突结构被同时去除；

去除位于所述第一栅极沟槽内及所述第二栅极沟槽内的所述填充介电层。

2.根据权利要求1所述的半导体结构的制备方法，其特征在于，于所述第一栅极沟槽的底部、所述第一栅极沟槽的侧壁以及位于所述第一栅极沟槽两侧的部分所述第一介电层的上表面形成第二功函数金属材料层，包括：

于所述第一栅极沟槽的底部、所述第一栅极沟槽的侧壁、所述第二栅极沟槽的底部和所述第二栅极沟槽的侧壁形成第二功函数金属材料层；

于所述第一栅极沟槽内及所述第一介电层上形成图形化掩膜层，所述图形化掩膜层内具有开口图形，所述开口图形暴露出所述第二栅极沟槽内以及所述第二栅极沟槽两侧的部分区域；

基于所述图形化掩膜层去除所述第二栅极沟槽的底部、所述第二栅极沟槽的侧壁以及位于所述第二栅极沟槽两侧的部分所述第一介电层的上表面的所述第二功函数金属材料层，以保留所述第一栅极沟槽的底部、所述第一栅极沟槽的侧壁以及位于所述第一栅极沟槽两侧的部分所述第一介电层的上表面的所述第二功函数金属材料层。

3.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述于所述第一栅极沟槽内及所述第一介电层上形成图形化掩膜层，包括：

于所述第一栅极沟槽内、所述第二栅极沟槽内及所述第一介电层上形成掩膜层；

于所述掩膜层上形成光刻胶层；

对所述光刻胶层进行图形化处理，以形成图形化光刻胶层；

基于图形化光刻胶层去除所述第二栅极沟槽内以及所述第二栅极沟槽两侧的部分区域的所述掩膜层，以得到图形化掩膜层。

4.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第二功函数金属材料层的导电类型与所述第一功函数金属材料层的导电类型相反。

5.根据权利要求1所述的半导体结构的制备方法，其特征在于，于所述第一介电层内形成沟槽之后，还包括：

于所述第一栅极沟槽的底部及第二栅极沟槽的底部形成第二介电层；

于所述第二介电层的上表面形成覆盖层；

于所述第一栅极沟槽的侧壁、所述第二栅极沟槽的侧壁以及所述覆盖层的上表面形成停止层；所述第一功函数金属材料层及所述第二功函数金属材料层均位于所述停止层的上表面。

6.根据权利要求5所述的半导体结构的制备方法，其特征在于，

采用机械研磨工艺去除位于所述第一栅极沟槽外侧、所述第二栅极沟槽外侧的所述填充介电层、所述悬突结构、所述停止层上的第一功函数金属材料层以及所述停止层上的所述第二功函数金属材料层，以暴露出所述停止层的上表面，并形成所述第一功函数金属层以及所述第二功函数金属层。

7.根据权利要求1所述的半导体结构的制备方法，其特征在于，去除位于所述第一栅极沟槽内及所述第二栅极沟槽内的所述填充介电层，包括：采用湿法刻蚀工艺去除位于所述第一栅极沟槽内及所述第二栅极沟槽内的所述填充介电层。

8.根据权利要求5所述的半导体结构的制备方法，其特征在于，去除位于所述第一栅极沟槽内及所述第二栅极沟槽内的所述填充介电层之后，还包括：于所述停止层上、所述第一栅极沟槽内及所述第二栅极沟槽内形成栅极金属层。

9.根据权利要求8所述的半导体结构的制备方法，其特征在于，所述栅极金属层无空隙填满所述沟槽。

10.根据权利要求8所述的半导体结构的制备方法，其特征在于，于所述停止层上、所述第一栅极沟槽内及所述第二栅极沟槽内形成栅极金属层之前，还包括：

于所述停止层的上表面、所述第一栅极沟槽内及所述第二栅极沟槽内形成阻挡层；

于所述阻挡层的上表面形成润湿层；所述栅极金属层形成于所述润湿层的上表面。

Images