TWI625856B

TWI625856B - 半導體裝置結構及其製造方法

Info

Publication number: TWI625856B
Application number: TW106119971A
Authority: TW
Inventors: 黃鉦謙; 江宗育
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2017-06-15
Filing date: 2017-06-15
Publication date: 2018-06-01
Also published as: TW201906160A

Abstract

提供了一種半導體裝置結構及其製造方法。此半導體裝置結構包括：基板；多個側壁間隔物，位於基板上；閘極結構，位於基板上，且位於上述多個側壁間隔物之間，其中閘極結構包括：閘極介電層，順應性位於上述多個側壁間隔物之側表面上以及位於上述多個側壁間隔物之間的基板上；功函數層，順應性位於閘極介電層上；金屬電極，位於功函數層上；及氮化物層，覆蓋功函數層及/或金屬電極；以及多個源極/汲極區，位於閘極結構之相對側的基板中。

Description

半導體裝置結構及其製造方法

本發明的一些實施例係有關於半導體裝置結構及其製造方法，且特別係有關於一種具有閘極結構之半導體裝置結構及其製造方法。

半導體積體電路(IC)工業已經歷快速成長。積體電路材料與設計上的技術演進已開創積體電路之世代。每一世代相較於前一世代，具有更小且更複雜之電路。

在積體電路之演變過程中，通常功能性密度(即，每晶片面積所具有之內連元件數)已隨著幾何尺寸(即，使用製程所能製作之最小元件尺寸(或線寬))之縮減而增加。此縮小化製程一般藉著增加製作效率及降低相關成本而獲益。

然而，這些演進已增加處理與製造積體電路之複雜度。由於特徵尺寸(feature size)持續縮減，製程亦持續變得更難以進行。因此，為了形成具有越來越小的可靠半導體元件，正面臨著挑戰。

本發明之一些實施例提供一種半導體裝置結構，包括：基板；多個側壁間隔物，位於基板上；閘極結構，位於基板上，且位於上述多個側壁間隔物之間，其中閘極結構包括：閘極介電層，順應性位於上述多個側壁間隔物之側表面上以及位於上述多個側壁間隔物之間的基板上；功函數層，順應性位於閘極介電層上；金屬電極，位於功函數層上；及氮化物層，覆蓋功函數層及/或金屬電極；以及多個源極/汲極區，位於閘極結構之相對側的基板中。

本發明之一些實施例更提供一種半導體裝置結構之製造方法，包括：提供基板；形成多個側壁間隔物於基板上；形成閘極結構於基板上，其中閘極結構位於上述多個側壁間隔物之間，且閘極結構包括：閘極介電層，順應性位於上述多個側壁間隔物之側表面上以及位於上述多個側壁間隔物之間的基板上；功函數層，順應性位於閘極介電層上；及金屬電極，位於功函數層上；以及進行氮化步驟，將金屬電極之頂部氮化為第一氮化物層。

100‧‧‧半導體基板

102‧‧‧虛置閘極結構

104‧‧‧虛置閘極介電層

106‧‧‧虛置閘極電極

108‧‧‧側壁間隔物

110‧‧‧源極/汲極區

112‧‧‧蝕刻停止材料層

114‧‧‧介電材料層

116‧‧‧蝕刻停止層

118‧‧‧介電層

120‧‧‧凹口

122‧‧‧側表面

124‧‧‧頂表面

126‧‧‧閘極介電材料層

128‧‧‧功函數材料層

130‧‧‧金屬材料層

132‧‧‧閘極結構

134A‧‧‧閘極介電層

136A‧‧‧功函數層

136B‧‧‧功函數層

138A‧‧‧金屬電極

138B‧‧‧金屬電極

140‧‧‧第一氮化物層

142‧‧‧第二氮化物層

144‧‧‧氮化物層

146‧‧‧層間介電層

200‧‧‧半導體基板

208‧‧‧側壁間隔物

210‧‧‧源極/汲極區

216‧‧‧蝕刻停止層

218‧‧‧介電層

222‧‧‧側表面

224‧‧‧頂表面

232‧‧‧閘極結構

234A‧‧‧閘極介電

236B‧‧‧功函數層

238B‧‧‧金屬電極

240‧‧‧第一氮化物層

242‧‧‧第二氮化物層

244‧‧‧氮化物層

246‧‧‧層間介電層

248‧‧‧鰭結構

300‧‧‧半導體基板

308‧‧‧側壁間隔物

310‧‧‧源極/汲極區

316‧‧‧蝕刻停止層

318‧‧‧介電層

322‧‧‧側表面

324‧‧‧頂表面

332‧‧‧閘極結構

334A‧‧‧閘極介電層

336B‧‧‧功函數層

338B‧‧‧金屬電極

340‧‧‧第一氮化物層

342‧‧‧第二氮化物層

344‧‧‧氮化物層

346‧‧‧層間介電層

1000‧‧‧半導體裝置結構

2000‧‧‧半導體裝置結構

3000‧‧‧半導體裝置結構

為讓本發明的一些實施例之特徵、和優點能更明顯易懂，下文特舉出一些實施例，並配合所附圖式，作詳細說明如下。

第1A-1H圖係本發明一些實施例之半導體裝置結構在其製造方法中各階段的剖面圖。

第2圖係根據本發明另一些實施例之半導體裝置結構之剖面圖。

第3圖係根據本發明另一些實施例之半導體裝置結構之剖面圖。

以下針對本發明一些實施例之半導體裝置結構及其製造方法作詳細說明。應了解的是，以下之敘述提供許多不同的實施例或例子，用以實施本發明一些實施例之不同樣態。以下所述特定的元件及排列方式僅為簡單清楚描述本發明一些實施例。當然，這些僅用以舉例而非本發明之限定。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明一些實施例，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸之情形。或者，亦可能間隔有一或更多其它材料層之情形，在此情形中，第一材料層與第二材料層之間可能不直接接觸。

此外，實施例中可能使用相對性的用語，例如「較低」或「底部」及「較高」或「頂部」，以描述圖式的一個元件對於另一元件的相對關係。能理解的是，如果將圖式的裝置翻轉使其上下顛倒，則所敘述在「較低」側的元件將會成為在「較高」側的元件。

除非另外定義，在此使用的全部用語(包括技術及科學用語)具有與此篇發明所屬之一般技藝者所通常理解的相同涵義。能理解的是，這些用語，例如在通常使用的字典中定義的用語，應被解讀成具有與相關技術及本發明的背景或上下文一致的意思，而不應以一理想化或過度正式的方式解讀，除非在本發明的一些實施例有特別定義。

本發明一些實施例可配合圖式一併理解，本發明的一些實施例之圖式亦被視為發明說明之一部分。需了解的是，本發明的一些實施例之圖式並未以實際裝置及元件之比例繪示。在圖式中可能誇大實施例的形狀與厚度以便清楚表現出本發明的一些實施例之特徵。此外，圖式中之結構及裝置係以示意之方式繪示，以便清楚表現出本發明的一些實施例之特徵。

值得注意的是，在後文中「基板」一詞可包括半導體晶圓上已形成的元件與覆蓋在晶圓上的各種膜層，其上方可以已形成任何所需的半導體元件，不過此處為了簡化圖式，僅以平整的基板表示之。此外，「基板表面」係包括半導體晶圓上最上方且暴露之膜層，例如一矽表面、一絕緣層及/或金屬線。

參見第1A圖，根據本發明一些實施例，提供半導體基板100。在一些實施例中，半導體基板100為塊材半導體基板(bulk semiconductor substrate)。塊材半導體基板可為半導體晶圓，例如矽晶圓。在一些實施例中，半導體基板100包括元素半導體材料(例如，矽)或其它元素半導體材料，例如鍺。在一些其它實施例中，半導體基板100包括化合物半導體。化合物半導體可包括砷化鎵、碳化矽、砷化銦、磷化銦、其它適合的化合物半導體、或前述之組合。

在一些實施例中，半導體基板100為絕緣層上覆半導體(semiconductor-on-insulator，SOI)基板。絕緣層上覆半導體基板可藉著使用氧植入分離(separation by implantation of oxygen，SIMOX)製程、晶圓接合製程、其它可應用方法、或前述之組合而製作。

在一些實施例中，半導體基板100包括各種摻雜區(未顯示)，其取決於半導體元件之設計需求。摻雜區例如包括p型井(p-type wells)及/或n型井(n-type wells)。在一些實施例中，摻雜區摻雜有p型摻質。例如，摻雜區摻雜有硼或BF₂。在一些實施例中，摻雜區摻雜有n型摻質。例如，摻雜區摻雜有磷或砷。在一些實施例中，一些摻雜區為p型摻雜，而其它摻雜區為n型摻雜。

如第1A圖所示，根據一些實施例，於半導體基板100上形成一或更多虛置閘極結構(dummy gate structures)。例如，形成了虛置閘極結構102。根據一些實施例，如第1A圖所示，虛置閘極結構102包括設於半導體基板100上之虛置閘極介電層104及設於虛置閘極介電層104上之虛置閘極電極106。

在本發明一些實施例中，相對性的用語例如「下」、「上」、「水平」、「垂直」、「之下」、「之上」、「頂部」、「底部」等等應被理解為該段以及相關圖式中所繪示的方位。此相對性的用語僅是為了方便說明之用，其並不代表其所敘述之裝置需以特定方位來製造或運作。而關於接合、連接之用語例如「連接」、「互連」等，除非特別定義，否則可指兩個結構係直接接觸，或者亦可指兩個結構並非直接接觸，其中有其它結構設於此兩個結構之間。且此關於接合、連接之用語亦可包括兩個結構都可移動，或者兩個結構都固定之情況。

在一些實施例中，虛置閘極介電層104係由氧化矽、氮化矽、氮氧化矽、高介電常數(high-k)介電材料、或前述之組合所製成。在本發明之一些實施例中，此高介電常數(high-k)介電材料之材料為金屬氧化物、金屬氮化物、金屬矽化物、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽化物、金屬的氮氧化物、金屬鋁酸鹽、鋯矽酸鹽、鋯鋁酸鹽。例如，此高介電常數(high-k)介電材料可為LaO、AlO、ZrO、TiO、Ta₂O₅、Y₂O₃、SrTiO₃(STO)、BaTiO₃(BTO)、BaZrO、HfO₂、HfO₃、HfZrO、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、HfTaTiO、HfAlON、(Ba,Sr)TiO₃(BST)、Al₂O₃、其它適當材料之其它高介電常數介電材料、或上述組合。

在本發明之一些實施例中，此虛置閘極介電層104係藉由化學氣相沉積法(CVD)或旋轉塗佈法形成，此化學氣相沉積法例如可為低壓化學氣相沉積法(low pressure chemical vapor deposition，LPCVD)、低溫化學氣相沉積法(low temperature chemical vapor deposition，LTCVD)、快速升溫化學氣相沉積法(rapid thermal chemical vapor deposition，RTCVD)、電漿輔助化學氣相沉積法(plasma enhanced chemical vapor deposition，PECVD)、原子層化學氣相沉積法之原子層沉積法(atomic layer deposition，ALD)或其它常用的方法。

在一些實施例中，虛置閘極電極106為多晶矽或其它適合的導電材料。在一些實施例中，虛置閘極電極106將於後續步驟被其它導電材料(例如，金屬材料)取代。在本發明之一些實施例中，虛置閘極電極106係藉由前述之化學氣相沉積法(CVD)、物理氣相沉積(PVD)製程、其它可應用製程、或前述之組合。

如第1A圖所示，根據一些實施例，於虛置閘極結構102之側壁之上形成多個側壁間隔物108。例如，如第1A圖所示，於虛置閘極結構102之相對的兩個側壁之上分別形成兩個側壁間隔物108。側壁間隔物108可用以在後續製程中輔助源極/汲極區之形成。在一些實施例中，側壁間隔物108係由氮化矽、氮氧化矽、碳化矽、其它適合的材料、或前述之組合所製成。

在一些實施例中，於半導體基板100及虛置閘極結構102之上沉積側壁間隔物材料層。在本發明之一些實施例中，側壁間隔物材料層係藉由使用化學氣相沉積製程、物理氣相沉積製程、旋塗製程、其它可應用製程、或前述之組合而沉積。之後，進行蝕刻製程(例如，非等向性蝕刻)以部分移除側壁間隔物材料層。因此，側壁間隔物材料層在虛置閘極結構102之側壁上的餘留部分形成了側壁間隔物108。

接著，如第1A圖所示，根據本發明一些實施例，於虛置閘極結構102之相對側的半導體基板100中形成多個源極/汲極區110。例如，如第1A圖所示，於虛置閘極結構102之相對側的半導體基板100中形成兩個源極/汲極區110。

在本發明之一些實施例中，此源極/汲極區110係藉由離子佈植步驟形成。例如，當此源極/汲極區110為N型摻雜區時，可於預定形成源極/汲極區110之區域佈植磷離子或砷離子以形成N型源極/汲極區110。在本發明其它一些實施例中，當此源極/汲極區110為P型摻雜區時，可於預定形成源極/汲極區110之區域佈植硼離子、銦離子或二氟化硼離子(BF₂ ⁺)以形成P型源極/汲極區110。

在本發明之一些實施例中，於進行上述佈植製程之後，可進行退火製程(例如，快速熱製程，rapid thermal process(RTP))以修復源極/汲極區110中矽的結晶結構，並活化源極/汲極區110中之摻質。

在一些實施例中，源極/汲極區110被側壁間隔物108所覆蓋，且不延伸至虛置閘極結構102下。在其它一些實施例中，源極/汲極區110被側壁間隔物108所覆蓋，且延伸至虛置閘極結構102下。

然而，本發明實施例不限於此。在其它一些實施例中，源極/汲極區110不被側壁間隔物108所覆蓋，且不延伸至側壁間隔物108之下。

接著，如第1B圖所示，根據本發明一些實施例，順應性沈積蝕刻停止材料層(etch stop material layer，ESL)112於虛置閘極結構102、側壁間隔物108及半導體基板100上。詳細而言，此蝕刻停止材料層112係順應性覆蓋虛置閘極結構102之頂表面、側壁間隔物108之頂表面及側表面，及半導體基板100之頂表面。

在本發明之一些實施例中，此蝕刻停止材料層112之材料包括氮化矽、氧化矽、氮氧化矽及/或其它適合之材料。在本發明之一些實施例中，此蝕刻停止材料層112係使用化學氣相沉積(CVD)法或旋轉塗佈法形成。此化學氣相沉積法例如可為低壓化學氣相沉積法、低溫化學氣相沉積法、快速升溫化學氣相沉積法、電漿輔助化學氣相沉積法、原子層化學氣相沉積法之原子層沉積法或其它常用的方法。

接著，如第1B圖所示，根據本發明一些實施例，於蝕刻停止材料層112上毯覆性沈積介電材料層114。如第1B圖所示，根據本發明一些實施例，介電材料層114覆蓋蝕刻停止材料層112。

在一些實施例中，介電材料層114係由適合的介電材料所製成。適合的介電材料可包括氧化矽、氮氧化矽、硼矽玻璃(borosilicate glass，BSG)、磷矽玻璃(phosphoric silicate glass，PSG)、硼磷矽玻璃(borophosphosilicate glass，BPSG)、氟化矽玻璃(fluorinated silicate glass，FSG)、低介電常數材料(low-k material)、多孔介電材料、其它可應用材料、或前述之組合。根據一些實施例，介電材料層114係使用化學氣相沉積(CVD)法或旋轉塗佈法形成。此化學氣相沉積法例如可為低壓化學氣相沉積法、低溫化學氣相沉積法、快速升溫化學氣相沉積法、電漿輔助化學氣相沉積法、原子層化學氣相沉積法之原子層沉積法或其它常用的方法。

接著，如第1C圖所示，根據本發明一些實施例，進行平坦化製程以薄化介電材料層114，並移除蝕刻停止材料層112位於虛置閘極結構102與側壁間隔物108上之部分。平坦化製程例如包括化學機械研磨(chemical mechanical polishing，CMP)製程。

如第1C圖所示，根據本發明一些實施例，於進行平坦化製程之後，虛置閘極結構102之頂表面與側壁間隔物108 之頂表面被露出。在本發明之一些實施例中，於進行平坦化製程之後，留下之蝕刻停止材料層112形成蝕刻停止層116，而留下之介電材料層114形成介電層118。

如第1C圖所示，根據本發明一些實施例，蝕刻停止層116係位於側壁間隔物108之側表面上及半導體基板100之頂表面上。如第1C圖所示，根據本發明一些實施例，介電層118係位於此蝕刻停止層116上。

接著，在一些實施例中，進行一或更多的金屬閘極置換製程以置換虛置閘極結構102。

首先，如第1D圖所示，根據本發明一些實施例，移除虛置閘極結構102，並形成凹口120。詳細而言，如第1D圖所示，根據本發明一些實施例，虛置閘極結構102之虛置閘極介電層104及虛置閘極電極106被移除。

此外，如第1D圖所示，根據本發明一些實施例，凹口120露出側壁間隔物108之相對的側表面122，且露出位於側壁間隔物108之間的半導體基板100的頂表面124。

在本發明之一些實施例中，虛置閘極結構102係藉由蝕刻步驟形成。此蝕刻步驟包括乾蝕刻、濕蝕刻或上述之組合。

接著，如第1E圖所示，根據本發明一些實施例，順應性沈積閘極介電材料層126於凹口120中及側壁間隔物108之頂表面、蝕刻停止層116之頂表面、介電層118之頂表面上。

詳細而言，如第1E圖所示，根據本發明一些實施例，閘極介電材料層126係順應性覆蓋側壁間隔物108之相對的側表面122、及位於側壁間隔物108之間的半導體基板100的頂表面124，且此閘極介電材料層126亦順應性覆蓋側壁間隔物108之頂表面、蝕刻停止層116之頂表面、及介電層118之頂表面。

在本發明之一些實施例中，此閘極介電材料層126之材料為氧化矽、氮化矽、氮氧化矽、高介電常數(high-k)介電材料、或其它任何適合之介電材料、或上述之組合。此高介電常數(high-k)介電材料之材料可為金屬氧化物、金屬氮化物、金屬矽化物、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽化物、金屬的氮氧化物、金屬鋁酸鹽、鋯矽酸鹽、鋯鋁酸鹽。例如，此高介電常數(high-k)介電材料可為LaO、AlO、ZrO、TiO、Ta₂O₅、Y₂O₃、SrTiO₃(STO)、BaTiO₃(BTO)、BaZrO、HfO₂、HfO₃、HfZrO、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、HfTaTiO、HfAlON、(Ba,Sr)TiO₃(BST)、Al₂O₃、其它適當材料之其它高介電常數介電材料、或上述組合。

在本發明之一些實施例中，此閘極介電材料層126係藉由化學氣相沉積法(CVD)或旋轉塗佈法形成，此化學氣相沉積法例如可為低壓化學氣相沉積法(low pressure chemical vapor deposition，LPCVD)、低溫化學氣相沉積法(low temperature chemical vapor deposition，LTCVD)、快速升溫化學氣相沉積法(rapid thermal chemical vapor deposition，RTCVD)、電漿輔助化學氣相沉積法(plasma enhanced chemical vapor deposition，PECVD)、原子層化學氣相沉積法之原子層沉積法(atomic layer deposition，ALD)或其它常用的方法。

繼續參見第1E圖，於閘極介電材料層126上順應性沈積功函數材料層128。在本發明之一些實施例中，功函數材料層128順應性覆蓋閘極介電材料層126。

在本發明之一些實施例中，此功函數材料層128用以對電晶體提供所需之功函數以增進元件效能，包括增進臨界電壓(threshold voltage)。在形成NMOS電晶體的實施例中，功函數材料層128可為N型金屬，其能夠提供適合於元件之功函數值(work function value)。功函數值例如是等於或小於約4.5eV。N型金屬可包括金屬、金屬碳化物、金屬氮化物、或前述之組合。例如，N型金屬包括鉭、氮化鉭、或前述之組合。

另一方面，在形成PMOS電晶體的實施例中，功函數材料層128可為P型金屬，其能夠提供適合於元件之功函數值。功函數值例如是等於或大於約4.8eV。P型金屬可包括金屬、金屬碳化物、金屬氮化物、其它適合的材料、或前述之組合。例如，P型金屬包括鈦、氮化鈦、其它適合的材料、或前述之組合。

在此，「約」、「大約」、「大抵」之用語通常表示在一給定值或範圍的20%之內，例如是10%之內，且例如是5%之內，或3%之內，或2%之內，或1%之內，或0.5%之內。在此給定的數量為大約的數量，亦即在沒有特定說明「約」、「大約」、「大抵」的情況下，仍可隱含「約」、「大約」、「大抵」之含義。

此外，功函數材料層128亦可由鉿、鋯、鈦、鉭、鋁、金屬碳化物(例如，碳化鉿、碳化鋯、碳化鈦、碳化鋁)、釕(ruthenium)、鈀(palladium)、鉑、鈷、鎳、或前述之組合所製成。

接著，繼續參見第1E圖，於功函數材料層128上毯覆性沈積金屬材料層130。在本發明之一些實施例中，金屬材料層130毯覆性覆蓋功函數材料層128。

在本發明之一些實施例中，金屬材料層130之材料包括但不限於鎢、銅、鋁、金、鉻、鎳、鉑、鈦、銥、銠、上述之合金、上述之組合或其它導電性佳的金屬材料(例如鋁銅合金(AlCu)、鋁矽銅合金(AlSiCu))。

在本發明之一些實施例中，此金屬材料層130之材料係藉由前述之化學氣相沉積法(CVD)、濺鍍法、電阻加熱蒸鍍法、電子束蒸鍍法、或其它任何適合的沈積方式形成。

如第1E圖所示，根據本發明一些實施例，閘極介電材料層126、功函數材料層128與金屬材料層130填滿凹口120。

接著，如第1F圖所示，根據本發明一些實施例，進行平坦化製程以移除位於凹口120外之閘極介電材料層126、功函數材料層128與金屬材料層130，並於凹口120內形成閘極結構132。如第1F圖所示，根據本發明一些實施例，此閘極結構132係位於半導體基板100上，且位於兩個側壁間隔物108之間。

詳細而言，如第1F圖所示，根據本發明一些實施例，於進行平坦化製程後，留在凹口120內之閘極介電材料層 126形成閘極介電層134A，留在凹口120內之功函數材料層128形成功函數層136A，而留在凹口120內之金屬材料層130形成金屬電極138A。

如第1F圖所示，根據本發明一些實施例，閘極介電層134A係順應性覆蓋側壁間隔物108之相對的側表面122、以及位於側壁間隔物108之間的半導體基板100的頂表面124。

此外，如第1F圖所示，根據本發明一些實施例，功函數層136A係順應性位於此閘極介電層134A上，而金屬電極138A係位於此功函數層136A上。

在本發明之一些實施例中，閘極介電層134A之材料為氧化矽、氮化矽、氮氧化矽、高介電常數(high-k)介電材料、或其它任何適合之介電材料、或上述之組合。此高介電常數(high-k)介電材料之材料可為金屬氧化物、金屬氮化物、金屬矽化物、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽化物、金屬的氮氧化物、金屬鋁酸鹽、鋯矽酸鹽、鋯鋁酸鹽。例如，此高介電常數(high-k)介電材料可為LaO、AlO、ZrO、TiO、Ta₂O₅、Y₂O₃、SrTiO₃(STO)、BaTiO₃(BTO)、BaZrO、HfO₂、HfO₃、HfZrO、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、HfTaTiO、HfAlON、(Ba,Sr)TiO₃(BST)、Al₂O₃、其它適當材料之其它高介電常數介電材料、或上述組合。

在本發明之一些實施例中，功函數層136A之材料為N型金屬，其能夠提供適合於元件之功函數值(work function value)。功函數值例如是等於或小於約4.5eV。N型金屬可包括金屬、金屬碳化物、金屬氮化物、或前述之組合。例如，N型金屬包括鉭、氮化鉭、或前述之組合。

在本發明其它一些實施例中，功函數層136A之材料為P型金屬，其能夠提供適合於元件之功函數值。功函數值例如是等於或大於約4.8eV。P型金屬可包括金屬、金屬碳化物、金屬氮化物、其它適合的材料、或前述之組合。例如，P型金屬包括鈦、氮化鈦、其它適合的材料、或前述之組合。

此外，功函數層136A之材料為亦可為鉿、鋯、鈦、鉭、鋁、金屬碳化物(例如，碳化鉿、碳化鋯、碳化鈦、碳化鋁)、釕(ruthenium)、鈀(palladium)、鉑、鈷、鎳、或前述之組合。

在本發明之一些實施例中，金屬電極138A之材料為鎢、銅、鋁、金、鉻、鎳、鉑、鈦、銥、銠、上述之合金、上述之組合或其它導電性佳的金屬材料(例如鋁銅合金(AlCu)、鋁矽銅合金(AlSiCu))。

繼續參見第1F圖，閘極結構132包括此閘極介電層134A、順應性設於此閘極介電層134A上之功函數層136A、以及位於此功函數層136A上之金屬電極138A。此外，如第1F圖所示，根據本發明一些實施例，於進行上述平坦化製程之後，閘極介電層134A之頂表面、功函數層136A之頂表面、以及金屬電極138A之頂表面皆被暴露。

此外，如第1F圖所示，根據本發明一些實施例，源極/汲極區110係位於此閘極結構132之相對側的半導體基板100中。

接著，如第1G圖所示，根據本發明一些實施例，進行氮化步驟以將金屬電極138A之頂部氮化為第一氮化物層140，並將功函數層136A之頂部氮化為第二氮化物層142。

如第1G圖所示，根據本發明一些實施例，金屬電極138A未被氮化之部分係稱為金屬電極138B，而功函數層136A未被氮化之部分係稱為功函數層136B。

能理解的是，雖然在此可使用用語「第一」、「第二」、「第三」等來敘述各種元件、組成成分、區域、層、及/或部分，這些元件、組成成分、區域、層、及/或部分不應被這些用語限定，且這些用語僅是用來區別不同的元件、組成成分、區域、層、及/或部分。因此，以下討論的一第一元件、組成成分、區域、層、及/或部分可在不偏離本發明一些實施例之教示的情況下被稱為一第二元件、組成成分、區域、層、及/或部分。

如第1G圖所示，根據本發明一些實施例，第一氮化物層140係位於金屬電極138B之頂表面上，而第二氮化物層142係位於功函數層136B之頂表面上。或者，如第1G圖所示，根據本發明一些實施例，第一氮化物層140與第二氮化物層142係共同作為一氮化物層144，且此氮化物層144覆蓋功函數層136B之頂表面及金屬電極138B之頂表面。

在本發明之一些實施例中，藉由在閘極結構132之金屬電極138B與功函數層136B上形成氮化物層144，可使此閘極結構132之金屬電極138B與功函數層136B於後續步驟中不接觸環境中的氧氣或含有氧之分子，例如水分子。藉此，可防止或減少閘極結構132之金屬電極138B與功函數層136B於後續步驟中被氧化而造成閘極結構132之電阻上升的情形。因此，可提升半導體裝置結構之性能。

繼續參見第1G圖，根據本發明一些實施例，氮化物層144直接接觸閘極介電層134A。詳細而言，如第1G圖所示，根據本發明一些實施例，第一氮化物層140直接接觸第二氮化物層142，而第二氮化物層142直接接觸閘極介電層134A。此外，繼續參見第1G圖，根據本發明一些實施例，氮化物層144與側壁間隔物108彼此分隔。

繼續參見第1G圖，根據本發明一些實施例，功函數層136B之頂表面與金屬電極138B之頂表面大抵同高。此外，如第1G圖所示，根據本發明一些實施例，功函數層136B之頂表面低於閘極介電層134A之頂表面、側壁間隔物108之頂表面、蝕刻停止層116之頂表面、及介電層118之頂表面。

此外，如第1G圖所示，根據本發明一些實施例，金屬電極138B之頂表面低於閘極介電層134A之頂表面、側壁間隔物108之頂表面、蝕刻停止層116之頂表面、及介電層118之頂表面。

此外，如第1G圖所示，根據本發明一些實施例，第一氮化物層140之頂表面與閘極介電層134A之頂表面、側壁間隔物108之頂表面、蝕刻停止層116之頂表面、及介電層118之頂表面大抵同高。

此外，如第1G圖所示，根據本發明一些實施例，第二氮化物層142之頂表面與閘極介電層134A之頂表面、側壁間隔物108之頂表面、蝕刻停止層116之頂表面、及介電層118之頂表面大抵同高。

根據本發明一些實施例，此第一氮化物層140之厚度為約5埃(Angstrom)至約50埃，例如為約10埃至約30埃，或約25埃至約35埃。

根據本發明一些實施例，此第二氮化物層142之厚度為約5埃(Angstrom)至約50埃，例如為約10埃至約30埃，或約25埃至約35埃。

根據本發明一些實施例，氮化物層144之材料包括金屬氮化物或金屬氮碳化物。

詳細而言，根據本發明一些實施例，第一氮化物層140之材料為氮化鎢、氮化銅、氮化鋁、氮化金、氮化鉻、氮化鎳、氮化鉑、氮化鈦、氮化銥、氮化銠、氮化鋁銅、氮化鋁矽銅、其它適合的材料、或前述之組合。

根據本發明一些實施例，第二氮化物層142之材料為氮化鈦、氮化鉭、氮化鉿、氮化鋯、氮化鋁、氮碳化鉿、氮碳化鋯、氮碳化鈦、氮碳化鋁、氮化釕、氮化鈀、氮化鉑、氮化鈷、氮化鎳、其它適合的材料、或前述之組合。

在本發明之一些實施例中，第一氮化物層140與第二氮化物層142之材料不同。然而，在本發明其它一些實施例中，第一氮化物層140與第二氮化物層142之材料相同。

在本發明之一些實施例中，若功函數層136A之材料為金屬氮化物，例如為氮化鈦或氮化鉭，則氮化步驟所形成之第二氮化物層142亦為金屬氮化物，例如為氮化鈦或氮化鉭。然而，此功函數層136A或所形成之功函數層136B具有第一氮含量，而第二氮化物層142具有第二氮含量，且此第二氮含量大於第一氮含量。

繼續參見第1F-1G圖，根據本發明一些實施例，上述氮化步驟包括對金屬電極138A之頂部及功函數層136A之頂部施加氮電漿，使金屬電極138A之頂部與氮電漿反應形成第一氮化物層140，並使功函數層136A之頂部與氮電漿反應形成第二氮化物層142。

或者，在本發明其它一些實施例中，上述氮化步驟包括對金屬電極138A之頂部及功函數層136A之頂部施加氮氣，並加熱金屬電極138A之頂部及功函數層136A之頂部，使金屬電極138A之頂部與氮氣反應形成第一氮化物層140，並使功函數層136A之頂部與氮氣反應形成第二氮化物層142。

然而，本發明實施例並不限於此。金屬電極138A之頂部及功函數層136A之頂部係藉由任何其它可應用之方法形成第一氮化物層140及第二氮化物層142。

此外，參見第1F-1G圖，根據本發明一些實施例，於上述氮化步驟中，閘極介電層134A並未被氮化。

接著，如第1H圖所示，根據本發明一些實施例，於閘極結構132、側壁間隔物108、蝕刻停止層116、介電層118上毯覆性形成層間介電層146，並形成半導體裝置結構1000。

在本發明之一些實施例中，層間介電層146之組成為氧化矽或低介電常數之介電材料。此低介電常數之介電材料可以是磷矽玻璃(phosphosilicate glass；PSG)、硼磷矽玻璃(borophosphosilicate glass；BPSG)、氟矽玻璃(fluorinated silicate glass；FSG)、碳氧化矽(SiO_xC_y)、旋塗式玻璃(Spin-On-Glass)、旋塗式高分子(Spin-On-Polymers)、碳化矽材料、前述之化合物、前述之複合材料或前述之組合。

在本發明之一些實施例中，此層間介電層146具有平坦的上表面。層間介電層146係使用化學氣相沉積(CVD)法或旋轉塗佈法形成。此化學氣相沉積法例如可為低壓化學氣相沉積法(low pressure chemical vapor deposition，LPCVD)、低溫化學氣相沉積法(low temperature chemical vapor deposition，LTCVD)、快速升溫化學氣相沉積法(rapid thermal chemical vapor deposition，RTCVD)、電漿輔助化學氣相沉積法(plasma enhanced chemical vapor deposition，PECVD)、原子層化學氣相沉積法之原子層沉積法(atomic layer deposition，ALD)或其它常用的方法。

在本發明之一些實施例中，於形成此層間介電層146後，可形成多個源極/汲極接觸插塞與閘極接觸插塞(未繪示)。在本發明之一些實施例中，此多個源極/汲極接觸插塞分別電性連接多個源極/汲極區110。在本發明之一些實施例中，此閘極接觸插塞穿過氮化物層144且電性連接閘極結構132之金屬電極138B及/或功函數層136B。

繼續參見第1H圖，根據本發明一些實施例，半導體裝置結構1000包括半導體基板100、位於半導體基板100上之多個側壁間隔物108、以及位於半導體基板100上，且位於上述多個側壁間隔物108之間的閘極結構132。

在本發明之一些實施例中，如第1H圖所示，閘極結構132包括順應性位於上述多個側壁間隔物108之側表面122上以及位於上述多個側壁間隔物108之間的半導體基板100的頂表面124上之閘極介電層134A。在本發明之一些實施例中，閘極結構132更包括順應性位於閘極介電層134A上之功函數層136B、位於此功函數層136B上之金屬電極138B、以及覆蓋此功函數層136B及金屬電極138B之氮化物層144。

在本發明之一些實施例中，閘極介電層134A之材料為氧化矽、氮化矽、氮氧化矽、高介電常數(high-k)介電材料、或其它任何適合之介電材料、或上述之組合。此高介電常數(high-k)介電材料之材料可為金屬氧化物、金屬氮化物、金屬矽化物、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽化物、金屬的氮氧化物、金屬鋁酸鹽、鋯矽酸鹽、鉻鋁酸鹽。例如，此高介電常數(high-k)介電材料可為LaO、AlO、ZrO、TiO、Ta₂O₅、Y₂O₃、SrTiO₃(STO)、BaTiO₃(BTO)、BaZrO、HfO₂、HfO₃、HfZrO、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、HfTaTiO、HfAlON、(Ba,Sr)TiO₃(BST)、Al₂O₃、其它適當材料之其它高介電常數介電材料、或上述組合。

在本發明之一些實施例中，功函數層136B之材料為N型金屬，其能夠提供適合於元件之功函數值(work function value)。功函數值例如是等於或小於約4.5eV。N型金屬可包括金屬、金屬碳化物、金屬氮化物、或前述之組合。例如，N型金屬包括鉭、氮化鉭、或前述之組合。

在本發明其它一些實施例中，功函數層136B之材料為P型金屬，其能夠提供適合於元件之功函數值。功函數值例如是等於或大於約4.8eV。P型金屬可包括金屬、金屬碳化物、金屬氮化物、其它適合的材料、或前述之組合。例如，P型金屬包括鈦、氮化鈦、其它適合的材料、或前述之組合。

此外，功函數層136B之材料為亦可為鉿、鋯、鈦、鉭、鋁、金屬碳化物(例如，碳化鉿、碳化鋯、碳化鈦、碳化鋁)、釕(ruthenium)、鈀(palladium)、鉑、鈷、鎳、或前述之組合。

在本發明之一些實施例中，金屬電極138B之材料為鎢、銅、鋁、金、鉻、鎳、鉑、鈦、銥、銠、上述之合金、上述之組合或其它導電性佳的金屬材料(例如鋁銅合金(AlCu)、鋁矽銅合金(AlSiCu))。

在本發明之一些實施例中，氮化物層144包括位於金屬電極138B之頂表面上之第一氮化物層140，以及位於功函數層136B之頂表面上之第二氮化物層142。在本發明之一些實施例中，根據本發明一些實施例，第一氮化物層140之材料為氮化鎢、氮化銅、氮化鋁、氮化金、氮化鉻、氮化鎳、氮化鉑、氮化鈦、氮化銥、氮化銠、氮化鋁銅、氮化鋁矽銅、其它適合的材料、或前述之組合。

繼續參見第1H圖，根據本發明一些實施例，半導體裝置結構1000更包括位於側壁間隔物108之側表面上及半導體基板100之頂表面上之蝕刻停止層116，以及位於蝕刻停止層116上之介電層118。

繼續參見第1H圖，根據本發明一些實施例，半導體裝置結構1000更包括位於閘極結構132、側壁間隔物108、蝕刻停止層116、介電層118上之層間介電層146。

在本發明之一些實施例中，半導體裝置結構1000藉由在閘極結構132之金屬電極138B與功函數層136B上形成氮化物層144，可使此閘極結構132之金屬電極138B與功函數層136B於後續步驟中不接觸環境中的氧氣或含有氧之分子，例如水分子。藉此，可防止或減少閘極結構132之金屬電極138B與功函數層136B於後續步驟中被氧化而造成閘極結構132之電阻上升的情形。因此，可提升半導體裝置結構之性能。

應注意的是，第1A-1H圖所示之實施例僅為說明之用，本發明一些實施例之範圍並不以此為限。除上述第1A-1H圖所示之實施例以外，本發明一些實施例之半導體裝置結構亦可有其它結構，如第2圖之實施例所示，此部分將於後文詳細說明。故本發明一些實施例之範圍並不以第1A-1H圖所示之實施例為限。

應注意的是，後文中與前文相同或相似的元件或膜層將以相同或相似之標號表示，其材料、製造方法與功能皆與前文所述相同或相似，故此部分在後文中將不再贅述。

參見第2圖，此圖係根據本發明另一些實施例之半導體裝置結構2000之剖面圖。第2圖所示之實施例與前述第1H圖之實施例之差別在於半導體基板200包括一或更多鰭結構(fin structures)。如第2圖所示，根據一些實施例，半導體基板200包括鰭結構248。

根據本發明一些實施例，鰭結構248係藉著蝕刻半導體基板200而形成。在本發明之一些實施例中，部分移除半導體基板200以形成凹陷(或溝槽)。在本發明之一些實施例中，此凹陷係使用微影製程及蝕刻製程來形成。因此，於凹陷之間形成了鰭結構248。

如第2圖所示，根據本發明一些實施例，閘極結構232係位於半導體基板200之鰭結構248上，且源極/汲極區210係位於此閘極結構232之相對側的半導體基板200之鰭結構248中。

詳細而言，參見第2圖，根據本發明一些實施例，半導體裝置結構2000包括半導體基板200、位於半導體基板200 上之多個側壁間隔物208、以及位於半導體基板200上，且位於上述多個側壁間隔物208之間的閘極結構232。

在本發明之一些實施例中，如第2圖所示，閘極結構232包括順應性位於上述多個側壁間隔物208之側表面222上以及位於上述多個側壁間隔物208之間的半導體基板200的頂表面224上之閘極介電層234A。在本發明之一些實施例中，閘極結構232更包括順應性位於閘極介電層234A上之功函數層236B、位於此功函數層236B上之金屬電極238B、以及覆蓋此功函數層236B及金屬電極238B之氮化物層244。

在本發明之一些實施例中，閘極介電層234A之材料為氧化矽、氮化矽、氮氧化矽、高介電常數(high-k)介電材料、或其它任何適合之介電材料、或上述之組合。此高介電常數(high-k)介電材料之材料可為金屬氧化物、金屬氮化物、金屬矽化物、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽化物、金屬的氮氧化物、金屬鋁酸鹽、鋯矽酸鹽、鋯鋁酸鹽。例如，此高介電常數(high-k)介電材料可為LaO、AlO、ZrO、TiO、Ta₂O₅、Y₂O₃、SrTiO₃(STO)、BaTiO₃(BTO)、BaZrO、HfO₂、HfO₃、HfZrO、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、HfTaTiO、HfAlON、(Ba,Sr)TiO₃(BST)、Al₂O₃、其它適當材料之其它高介電常數介電材料、或上述組合。

在本發明之一些實施例中，功函數層236B之材料為N型金屬，其能夠提供適合於元件之功函數值(work function value)。功函數值例如是等於或小於約4.5eV。N型金屬可包括金屬、金屬碳化物、金屬氮化物、或前述之組合。例如，N型金屬包括鉭、氮化鉭、或前述之組合。

在本發明其它一些實施例中，功函數層236B之材料為P型金屬，其能夠提供適合於元件之功函數值。功函數值例如是等於或大於約4.8eV。P型金屬可包括金屬、金屬碳化物、金屬氮化物、其它適合的材料、或前述之組合。例如，P型金屬包括鈦、氮化鈦、其它適合的材料、或前述之組合。

在本發明之一些實施例中，金屬電極238B之材料為鎢、銅、鋁、金、鉻、鎳、鉑、鈦、銥、銠、上述之合金、上述之組合或其它導電性佳的金屬材料(例如鋁銅合金(AlCu)、鋁矽銅合金(AlSiCu))。

在本發明之一些實施例中，氮化物層244包括位於金屬電極238B之頂表面上之第一氮化物層240，以及位於功函數層236B之頂表面上之第二氮化物層242。在本發明之一些實施例中，根據本發明一些實施例，第一氮化物層240之材料為氮化鎢、氮化銅、氮化鋁、氮化金、氮化鉻、氮化鎳、氮化鉑、氮化鈦、氮化銥、氮化銠、氮化鋁銅、氮化鋁矽銅、其它適合的材料、或前述之組合。

根據本發明一些實施例，第二氮化物層242之材料為氮化鈦、氮化鉭、氮化鈷、氮化鋯、氮化鋁、氮碳化鉿、氮碳化鋯、氮碳化鈦、氮碳化鋁、氮化釕、氮化鈀、氮化鉑、氮化鈷、氮化鎳、其它適合的材料、或前述之組合。

在本發明之一些實施例中，第一氮化物層240與第二氮化物層242之材料不同。然而，在本發明其它一些實施例中，第一氮化物層240與第二氮化物層242之材料相同。

繼續參見第2圖，根據本發明一些實施例，半導體裝置結構2000更包括位於側壁間隔物208之側表面上及半導體基板200之頂表面上之蝕刻停止層216，以及位於蝕刻停止層216上之介電層218。

繼續參見第2圖，根據本發明一些實施例，半導體裝置結構2000更包括位於閘極結構232、側壁間隔物208、蝕刻停止層216、介電層218上之層間介電層246。

在本發明之一些實施例中，半導體裝置結構1000藉由在閘極結構232之金屬電極238B與功函數層236B上形成氮化物層244，可使此閘極結構232之金屬電極238B與功函數層236B於後續步驟中不接觸環境中的氧氣或含有氧之分子，例如水分子。藉此，可防止或減少閘極結構232之金屬電極238B與功函數層236B於後續步驟中被氧化而造成閘極結構232之電阻上升的情形。因此，可提升半導體裝置結構之性能。

應注意的是，第1A-2圖所示之實施例僅為說明之用，本發明一些實施例之範圍並不以此為限。除上述第1A-2圖所示之實施例以外，本發明一些實施例之半導體裝置結構亦可有其它結構，如第3圖之實施例所示，此部分將於後文詳細說明。故本發明一些實施例之範圍並不以第1A-2圖所示之實施例為限。

參見第3圖，此圖係根據本發明另一些實施例之半導體裝置結構3000之剖面圖。第3圖所示之實施例與前述第1H圖之實施例之差別在於氮化物層344不包括位於功函數層之頂表面上之第二氮化物層，只包括位於金屬電極338B之頂表面上之第一氮化物層340。

詳細而言，參見第3圖，根據本發明一些實施例，半導體裝置結構3000包括半導體基板300、位於半導體基板300上之多個側壁間隔物308、以及位於半導體基板300上，且位於上述多個側壁間隔物308之間的閘極結構332。

在本發明之一些實施例中，如第3圖所示，閘極結構332包括順應性位於上述多個側壁間隔物308之側表面322上以及位於上述多個側壁間隔物308之間的半導體基板300的頂表面324上之閘極介電層334A。在本發明之一些實施例中，閘極結構332更包括順應性位於閘極介電層334A上之功函數層336A、位於此功函數層336A上之金屬電極338B、以及覆蓋此金屬電極338B之氮化物層344。

在本發明之一些實施例中，閘極介電層334A之材料為氧化矽、氮化矽、氮氧化矽、高介電常數(high-k)介電材料、或其它任何適合之介電材料、或上述之組合。

在本發明之一些實施例中，功函數層336A之材料為N型金屬，其能夠提供適合於元件之功函數值(work function value)。功函數值例如是等於或小於約4.5eV。N型金屬可包括金屬、金屬碳化物、金屬氮化物、或前述之組合。例如，N型金屬包括鉭、氮化鉭、或前述之組合。

在本發明其它一些實施例中，功函數層336A之材料為P型金屬，其能夠提供適合於元件之功函數值。功函數值例如是等於或大於約4.8eV。P型金屬可包括金屬、金屬碳化物、金屬氮化物、其它適合的材料、或前述之組合。例如，P型金屬包括鈦、氮化鈦、其它適合的材料、或前述之組合。

在本發明之一些實施例中，金屬電極338B之材料為鎢、銅、鋁、金、鉻、鎳、鉑、鈦、銥、銠、上述之合金、上述之組合或其它導電性佳的金屬材料(例如鋁銅合金(AlCu)、鋁矽銅合金(AlSiCu))。

在本發明之一些實施例中，氮化物層344包括位於金屬電極338B之頂表面上之第一氮化物層340，但不包括位於功函數層336A之頂表面上之第二氮化物層。在本發明之一些實施例中，根據本發明一些實施例，第一氮化物層340之材料為氮化鎢、氮化銅、氮化鋁、氮化金、氮化鉻、氮化鎳、氮化鉑、氮化鈦、氮化銥、氮化銠、氮化鋁銅、氮化鋁矽銅、其它適合的材料、或前述之組合。

繼續參見第3圖，根據本發明一些實施例，半導體裝置結構3000更包括位於側壁間隔物308之側表面上及半導體基板300之頂表面上之蝕刻停止層316，以及位於蝕刻停止層316上之介電層318。

繼續參見第3圖，根據本發明一些實施例，半導體裝置結構3000更包括位於閘極結構332、側壁間隔物308、蝕刻停止層316、介電層318上之層間介電層346。

在本發明之一些實施例中，半導體裝置結構3000藉由在閘極結構332之金屬電極338B上形成氮化物層344，可使此閘極結構332之金屬電極338B於後續步驟中不接觸環境中的氧氣或含有氧之分子，例如水分子。藉此，可防止或減少閘極結構332之金屬電極338B於後續步驟中被氧化而造成閘極結構332之電阻上升的情形。因此，可提升半導體裝置結構之性能。

然而，本發明實施例不限於此。在本發明其它一些實施例中，氮化物層不包括於金屬電極之頂表面上之第一氮化物層，只包括位於功函數層之頂表面上之第二氮化物層。此實施例在此不再贅述。

綜上所述，在本發明之一些實施例中，藉由在閘極結構之金屬電極及/或功函數層上形成氮化物層，可使此閘極結構之金屬電極與功函數層於後續步驟中不接觸環境中的氧氣或含有氧之分子，例如水分子。藉此，可防止或減少閘極結構之金屬電極與功函數層於後續步驟中被氧化而造成閘極結構之電阻上升的情形。因此，可提升半導體裝置結構之性能。

根據一些實施例，提供一種半導體裝置結構，包括：基板；多個側壁間隔物，位於基板上；閘極結構，位於基板上，且位於上述多個側壁間隔物之間，其中閘極結構包括：閘極介電層，順應性位於上述多個側壁間隔物之側表面上以及位於上述多個側壁間隔物之間的基板上；功函數層，順應性位於閘極介電層上；金屬電極，位於功函數層上；及氮化物層，覆蓋功函數層及/或金屬電極；以及多個源極/汲極區，位於閘極結構之相對側的基板中。

在一些實施例中，氮化物層之材料包括金屬氮化物或金屬氮碳化物。在一些實施例中，氮化物層包括位於金屬電極上之第一氮化物層，及位於功函數層上之第二氮化物層，且第一氮化物層與第二氮化物層之材料不同。在其它一些實施例中，第一氮化物層與第二氮化物層之材料相同。

在一些實施例中，氮化物層接觸閘極介電層。在一些實施例中，氮化物層與上述多個側壁間隔物彼此分隔。

根據一些實施例，提供一種半導體裝置結構之製造方法，包括：提供基板；形成多個側壁間隔物於基板上；形成閘極結構於基板上，其中閘極結構位於上述多個側壁間隔物之間，且閘極結構包括：閘極介電層，順應性位於上述多個側壁間隔物之側表面上以及位於上述多個側壁間隔物之間的基板上；功函數層，順應性位於閘極介電層上；及金屬電極，位於功函數層上；以及進行氮化步驟，將金屬電極之頂部氮化為第一氮化物層。

在一些實施例中，於氮化步驟中，功函數層之頂部被氮化為第二氮化物層。

在一些實施例中，氮化步驟包括對金屬電極之頂部及功函數層之頂部施加氮電漿，使金屬電極之頂部與氮電漿反應形成第一氮化物層，並使功函數層之頂部與氮電漿反應形成第二氮化物層。

在一些實施例中，氮化步驟包括對金屬電極之頂部及功函數層之頂部施加氮氣；及加熱金屬電極之頂部及功函數層之頂部，使金屬電極之頂部與氮氣反應形成第一氮化物層，並使功函數層之頂部與氮氣反應形成第二氮化物層。在一些實施例中，於氮化步驟中，閘極介電層未被氮化。

值得注意的是，以上所述之元件尺寸、元件參數、以及元件形狀皆非為本發明之限制條件。此技術領域中具有通常知識者可以根據不同需要調整這些設定值。另外，本發明之實施例之半導體裝置結構及其製造方法並不僅限於第1A-2圖所圖示之狀態。本發明一些實施例可以僅包括第1A-2圖之任何一或複數個實施例之任何一或複數項特徵。換言之，並非所有圖示之特徵均須同時實施於本發明一些實施例之半導體裝置結構及其製造方法中。

雖然本發明的一些實施例及其優點已揭露如上，但應該瞭解的是，任何所屬技術領域中具有通常知識者，在不脫離上述本發明的一些實施例之精神和範圍內，當可作更動、替代與潤飾。此外，上述本發明的一些實施例之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本發明的一些實施例揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本發明的一些實施例使用。因此，本發明的一些實施例之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。另外，每一申請專利範圍構成個別的實施例，且本發明的一些實施例之保護範圍也包括各個申請專利範圍及實施例的組合。

Claims

一種半導體裝置結構，包括：一基板；複數個側壁間隔物，位於該基板上；以及一閘極結構，位於該基板上，且位於該些側壁間隔物之間，其中該閘極結構包括：一閘極介電層，順應性位於該些側壁間隔物之側表面上以及位於該些側壁間隔物之間的該基板上，其中該閘極介電層之頂表面與該些側壁間隔物之頂表面大抵上共平面；一功函數層，順應性位於該閘極介電層上；一金屬電極，位於該功函數層上；一氮化物層，覆蓋該功函數層及/或該金屬電極；一層間介電層，覆蓋該氮化物層、該閘極介電層及該些側壁間隔物；以及複數個源極/汲極區，位於該閘極結構之相對側的該基板中。
如申請專利範圍第1項所述之半導體裝置結構，其中該氮化物層之材料包括金屬氮化物或金屬氮碳化物。
如申請專利範圍第1項所述之半導體裝置結構，其中該氮化物層包括：一第一氮化物層，位於該金屬電極上；以及一第二氮化物層，位於該功函數層上；其中該第一氮化物層與該第二氮化物層之材料不同。
如申請專利範圍第1項所述之半導體裝置結構，其中該氮化物層包括：一第一氮化物層，位於該金屬電極上；以及一第二氮化物層，位於該功函數層上；其中該第一氮化物層與該第二氮化物層之材料相同。
如申請專利範圍第1項所述之半導體裝置結構，其中該氮化物層接觸該閘極介電層。
如申請專利範圍第1項所述之半導體裝置結構，其中該氮化物層與該些側壁間隔物彼此分隔。
一種半導體裝置結構之製造方法，包括：提供一基板；形成複數個側壁間隔物於該基板上；形成一閘極結構於該基板上，其中該閘極結構位於該些側壁間隔物之間，且該閘極結構包括：一閘極介電層，順應性位於該些側壁間隔物之側表面上以及位於該些側壁間隔物之間的該基板上，其中該閘極介電層之頂表面與該些側壁間隔物之頂表面大抵上共平面；一功函數層，順應性位於該閘極介電層上；一金屬電極，位於該功函數層上；以及進行一氮化步驟，將該金屬電極之頂部氮化為一第一氮化物層；以及形成一層間介電層，覆蓋該氮化物層、該閘極介電層及該些側壁間隔物。
如申請專利範圍第7項所述之半導體裝置結構之製造方法，更包括：於該氮化步驟中，將該功函數層之頂部氮化為一第二氮化物層。
如申請專利範圍第8項所述之半導體裝置結構之製造方法，其中該氮化步驟包括對該金屬電極之頂部及該功函數層之頂部施加氮電漿，使該金屬電極之頂部與氮電漿反應形成該第一氮化物層，並使該功函數層之頂部與氮電漿反應形成該第二氮化物層。
如申請專利範圍第8項所述之半導體裝置結構之製造方法，其中該氮化步驟包括：對該金屬電極之頂部及該功函數層之頂部施加氮氣；以及加熱該金屬電極之頂部及該功函數層之頂部，使該金屬電極之頂部與氮氣反應形成該第一氮化物層，並使該功函數層之頂部與氮氣反應形成該第二氮化物層。