CN106847685A - 高k金属栅晶体管的形成方法 - Google Patents

高k金属栅晶体管的形成方法 Download PDF

Info

Publication number
CN106847685A
CN106847685A CN201510894275.9A CN201510894275A CN106847685A CN 106847685 A CN106847685 A CN 106847685A CN 201510894275 A CN201510894275 A CN 201510894275A CN 106847685 A CN106847685 A CN 106847685A
Authority
CN
China
Prior art keywords
layer
opening
grid
film
work
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510894275.9A
Other languages
English (en)
Inventor
李勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510894275.9A priority Critical patent/CN106847685A/zh
Priority to US15/337,894 priority patent/US11024627B2/en
Priority to EP16199544.4A priority patent/EP3179507A3/en
Publication of CN106847685A publication Critical patent/CN106847685A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种高K金属栅晶体管的形成方法，包括：提供包括第一区域和第二区域的衬底；在衬底表面形成介质层，介质层内具有第一开口和第二开口，第一开口暴露出第一区域的部分衬底表面，第二开口暴露出第二区域的部分衬底表面；在介质层表面、第一开口内和第二开口内形成栅介质层；之后，在第一开口内形成填充满第一开口的牺牲层；之后在第二开口内形成第二功函数层以及位于第二功函数层表面的第二栅极层，第二栅极层填充满第二开口；之后去除第一开口内的牺牲层；之后在第一开口内形成第一功函数层、以及位于第一功函数层表面的第一栅极层，第一栅极层填充满第一开口。所形成的高K金属栅晶体管的性能改善。

Description

高K金属栅晶体管的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种高K金属栅晶体管的形成方法。
背景技术
互补型金属氧化物半导体管(Complementary Metal-Oxide-Semiconductor，CMOS)是构成集成电路的基本半导体器件之一。所述互补型金属氧化物半导体管包括：P型金属氧化物半导体(PMOS)和N型金属氧化物半导体(NMOS)。
现有技术为了在减小栅极尺寸的同时控制短沟道效应，提出了高K金属栅(HKMG，High K Metal Gate)晶体管，即采用高K介质材料取代常规的氧化硅等材料作为晶体管的栅介质层，采用金属材料取代常规的多晶硅等材料作为晶体管的栅电极层。而且，为了调节PMOS管和NMOS管的阈值电压，现有技术会在PMOS管和NMOS管的栅介质层表面形成功函数层(work functionlayer)；其中，PMOS管的功函数层需要具有较高的功函数，而NMOS管的功函数层需要具有较低的功函数。因此，在PMOS管和NMOS管中，功函数层的材料不同，以满足各自功函数调节的需求。
现有技术采用后栅(Gate Last)工艺形成互补型金属氧化物半导体管时，包括：在形成PMOS管的区域和形成NMOS管的区域的半导体衬底表面分别形成伪栅极层；在所述伪栅极层两侧的衬底内形成源区和漏区后，在半导体衬底表面形成暴露出伪栅极层的介质层；在去除PMOS管的区域或NMOS管的区域的伪栅极层之后，在介质层内形成开口，并依次在所述开口内形成栅介质层、功函数层和栅电极层。其中，栅电极层的材料为金属，栅介质层的材料为高K材料；而且，PMOS管的区域的功函数层材料与NMOS管的区域的功函数层材料不同。
然而，由于PMOS晶体管和NMOS晶体管所需的功函数层材料不同，容易导致互补型金属氧化物半导体管的性能不稳定。
发明内容
本发明解决的问题是提供一种高K金属栅晶体管的形成方法，所形成的高K金属栅晶体管的性能改善。
为解决上述问题，本发明提供一种高K金属栅晶体管的形成方法，包括：提供衬底，所述衬底包括第一区域和第二区域；在所述衬底表面形成介质层，所述介质层内具有第一开口和第二开口，所述第一开口暴露出第一区域的部分衬底表面，所述第二开口暴露出第二区域的部分衬底表面；在所述介质层表面、第一开口的侧壁和底部的衬底表面、以及第二开口的侧壁和底部的衬底表面形成栅介质层；在形成所述栅介质层之后，在第一开口内形成填充满所述第一开口的牺牲层；在形成所述牺牲层之后，在第二开口内形成第二功函数层以及位于第二功函数层表面的第二栅极层，所述第二栅极层填充满所述第二开口；在形成所述第二栅极层之后，去除第一开口内的牺牲层；在去除第一开口内的牺牲层之后，在所述第一开口内形成第一功函数层、以及位于第一功函数层表面的第一栅极层，所述第一栅极层填充满所述第一开口。
可选的，所述第一区域为NMOS区；所述第二区域为PMOS区。
可选的，所述第一功函数层的材料为TiAlC；所述第二功函数层的材料为TiN。
可选的，所述第一栅极层的材料为TiAl或W；所述第二栅极层的材料为W。
可选的，所述衬底包括：半导体基底；分别位于第一区域和第二区域的半导体基底表面的若干鳍部；位于半导体基底表面的隔离层，所述隔离层覆盖部分鳍部的侧壁，且所述隔离层表面低于所述鳍部的顶部表面。
可选的，所述第一开口横跨第一区域的鳍部，且所述第一开口暴露出第一区域的部分鳍部侧壁和顶部表面；所述第二开口横跨第二区域的鳍部，且所述第二开口暴露出第二区域的部分鳍部侧壁和顶部表面。
可选的，所述栅介质层形成于第一开口和第二开口暴露出的鳍部的侧壁和顶部表面。
可选的，还包括：在形成所述牺牲层之前，在所述栅介质层表面形成覆盖层；所述覆盖层的材料为TiN。
可选的，在形成覆盖层之后，形成所述牺牲层之前，进行退火工艺。
可选的，还包括：在形成所述牺牲层之前，在所述覆盖层表面形成第一阻挡层；在去除牺牲层之后，去除第一开口内的第一阻挡层；所述第一阻挡层的材料为TaN。
可选的，所述牺牲层的材料为底层抗反射层材料、深紫外光吸收氧化材料或有机介质层材料。
可选的，所述牺牲层的形成步骤包括：在所述栅介质层表面形成填充满所述第一开口和第二开口的牺牲膜；平坦化所述牺牲膜，去除位于介质层顶部上的部分牺牲膜；在平坦化工艺之后，去除第二开口内的牺牲膜。
可选的，所述第二功函数层和第二栅极层的形成步骤包括：在所述栅介质层上和牺牲层表面形成第二功函数膜；在所述第二功函数膜表面形成第二栅极膜，所述第二栅极膜填充满所述第二开口；平坦化所述第二栅极膜和第二功函数膜，去除介质层顶部上的第二栅极膜和第二功函数膜，并暴露出所述牺牲层，形成第二栅极层和第二功函数层。
可选的，在平坦化所述第二栅极膜和第二功函数膜之后，平坦化所述栅介质层直至暴露出所述介质层顶部表面为止。
可选的，所述第一功函数层和第一栅极层的形成步骤包括：在所述栅介质层上、介质层顶部上和第二栅极层表面形成第一功函数膜；在所述第一功函数膜表面形成第一栅极膜，所述第一栅极膜填充满所述第一开口；平坦化所述第一栅极膜和第一功函数膜，直至暴露出介质层表面为止，形成第一栅极层和第一功函数层。
可选的，还包括：在形成第一功函数膜之后，形成第一栅极膜之前，在第一功函数膜表面形成第二阻挡膜；在所述第二阻挡膜表面形成第一栅极膜；所述平坦化工艺平坦化所述第二阻挡膜，在第一开口内形成第二阻挡层。
可选的，所述第二阻挡层的材料为TiN。
可选的，所述第一开口和第二开口的形成步骤包括：分别在第一区域和第二区域的衬底表面形成伪栅结构，所述伪栅结构包括伪栅极层；在所述衬底表面形成介质层，所述介质层的表面与所述伪栅结构的顶部表面齐平；去除所述伪栅极层，在第一区域的介质层内形成第一开口，在第二区域的介质层内形成第二开口。
可选的，还包括：在形成介质层之前，在所述伪栅结构两侧的衬底内形成源区和漏区。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的形成方法中，在第一开口和第二开口的侧壁和底部表面形成栅介质层之后，在第一开口内形成牺牲层，形成于第二开口内的第二功函数层和第二栅极层不会填充于第一开口内。由于免去了额外去除第一开口内的第二功函数层的步骤，从而避免了去除第二功函数层的刻蚀工艺对第一开口内的栅介质层造成损伤或残留副产物。而且，由于在形成第二栅极层之后再形成后续的第一功函数层，所述第一功函数层不会填充至所述第二开口内，则所述第二栅极层易于填充于第二开口内，能够提高所形成的第二栅极层的质量。因此，在第一区域和第二区域所形成的晶体管之间不易发生失配问题，在第一区域和第二区域所形成的晶体管性能改善。
附图说明
图1是一种互补型金属氧化物半导体管的剖面结构示意图；
图2至图10是本发明实施例的高K金属栅晶体管的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，由于PMOS晶体管和NMOS晶体管所需的功函数层材料不同，容易导致互补型金属氧化物半导体管的性能不稳定。
请参考图1，图1是一种互补型金属氧化物半导体管的剖面结构示意图，包括：衬底100，所述衬底100具有NMOS区域102和PMOS区域101；所述衬底100表面具有介质层103；所述PMOS区域101的介质层103内具有暴露出衬底100表面的第一开口(未示出)；所述NMOS区域102的介质层103内具有暴露出衬底100表面的第二开口(未示出)；所述第一开口的侧壁和底部表面具有第一栅介质层110，所述第二开口的侧壁和底部表面具有第二栅介质层120，所述PMOS区域101的第一栅介质层110表面具有第一功函数层111；位于所述第一功函数层111和第二栅介质层120表面的第二功函数层121；位于所述第二功函数层121表面的栅极层130，所述栅极层130填充满第一开口和第二开口。
其中，所述第一功函数层111为P型功函数层，所述第二功函数层121为N型功函数层。由于N型功函数层的材料中通常含有铝离子，为了阻止N型功函数层材料中的铝离子向第一栅介质层110和衬底100内扩散，在图1所示的结构中，在形成PMOS区域101的第一功函数层111之后，再于NMOS区域102和PMOS区域101形成N型功函数层109。
在PMOS区域101中，在填充栅极层130之前，所述第一开口内至少包括重叠的第一栅介质层110、第一功函数层111和第二功函数层121，因此，所述第一开口在平行于衬底100表面方向上的宽度尺寸较小，所述第一开口的深宽比较大，使得在第一开口内填充栅极层130的难度增加，而且容易造成所形成的栅极层130的良率较差，所述栅极层130内部容易产生间隙，且所述栅极层与第二功函数层121之间的界面结合较差。
在NMOS区域103中，在填充栅极层130之前，需要去除第二开口内的第一功函数层111，以防止P型功函数层的材料使NMOS晶体管性能变差。然而，随着晶体管的特征尺寸不断缩小，所述第二开口平行于衬底100表面的方向上尺寸也相应缩减，所述第二开口的深宽比较大，导致刻蚀去除第二开口内的第一功函数层111的难度较大。在去除第二开口内的第一功函数层111之后，不仅容易在第二开口的内壁表面附着残留的杂质，还容易对第二开口内的第二栅介质层120表面造成损伤。进而容易造成所形成的NMOS晶体管与PMOS晶体管之间发生失配。尤其是当所形成的PMOS晶体管和NMOS晶体管用于构成SRAM器件时，所述NMOS晶体管与PMOS晶体管之间的失配问题会导致SRAM器件的性能变差、良率下降。
为了解决上述问题，本发明提供一种高K金属栅晶体管的形成方法，包括：提供衬底，所述衬底包括第一区域和第二区域；在所述衬底表面形成介质层，所述介质层内具有第一开口和第二开口，所述第一开口暴露出第一区域的部分衬底表面，所述第二开口暴露出第二区域的部分衬底表面；在所述介质层表面、第一开口的侧壁和底部的衬底表面、以及第二开口的侧壁和底部的衬底表面形成栅介质层；在形成所述栅介质层之后，在第一开口内形成填充满所述第一开口的牺牲层；在形成所述牺牲层之后，在第二开口内形成第二功函数层以及位于第二功函数层表面的第二栅极层，所述第二栅极层填充满所述第二开口；在形成所述第二栅极层之后，去除第一开口内的牺牲层；在去除第一开口内的牺牲层之后，在所述第一开口内形成第一功函数层、以及位于第一功函数层表面的第一栅极层，所述第一栅极层填充满所述第一开口。
其中，在第一开口和第二开口的侧壁和底部表面形成栅介质层之后，在第一开口内形成牺牲层，形成于第二开口内的第二功函数层和第二栅极层不会填充于第一开口内。由于免去了额外去除第一开口内的第二功函数层的步骤，从而避免了去除第二功函数层的刻蚀工艺对第一开口内的栅介质层造成损伤或残留副产物。而且，由于在形成第二栅极层之后再形成后续的第一功函数层，所述第一功函数层不会填充至所述第二开口内，则所述第二栅极层易于填充于第二开口内，能够提高所形成的第二栅极层的质量。因此，在第一区域和第二区域所形成的晶体管之间不易发生失配问题，在第一区域和第二区域所形成的晶体管性能改善。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图10是本发明实施例的高K金属栅晶体管的形成过程的剖面结构示意图。
请参考图2，提供衬底，所述衬底包括第一区域210和第二区域220。
在本实施例中，所述第一区域210为NMOS区，用于形成NMOS晶体管；所述第二区域220为PMOS区，用于形成PMOS晶体管。在一实施例中，所述第一区域210和第二区域220所形成的晶体管能够构成CMOS晶体管。在另一实施例中，所述第一区域210和第二区域220所形成的晶体管能够用于构成SRAM(静态随机存储器)器件；其中，第一区域210形成的NMOS晶体管能够作为下拉(PD)晶体管，第二区域220形成的PMOS晶体管能够作为上拉(PU)晶体管或传输(PG)晶体管。
在本实施例中，所述第一区域210和第二区域220所形成的晶体管为鳍式场效应晶体管。
所述衬底包括：半导体基底200；分别位于第一区域210和第二区域220的半导体基底201表面的若干鳍部201；位于半导体基底200表面的隔离层202，所述隔离层202覆盖部分鳍部201的侧壁，且所述隔离层202表面低于所述鳍部201的顶部表面。
所述第一区域210的鳍部201和部分半导体基底200内具有第一阱区，所述第一阱区内掺杂有P型离子；所述第二区域220的鳍部201和部分半导体基底200内具有第二阱区，所述第二阱区内掺杂有N型离子。
在一实施例中，所述半导体基底200和鳍部201的形成步骤包括：提供初始基底；在所述初始基底的部分表面形成掩膜层，所述掩膜层覆盖需要形成鳍部201的对应区域位置；以所述掩膜层为掩膜，刻蚀所述初始基底，形成所述鳍部201以及位于鳍部201底部的半导体基底200。所述第一阱区和第二阱区能够在刻蚀形成所述鳍部201之前或之后形成。
所述掩膜层的形成步骤包括：在所述初始基底表面形成掩膜材料膜；在所述掩膜材料膜表面形成图形化层；以图形化层为掩膜刻蚀所述掩膜材料膜直至暴露出初始基底表面为止，形成所述掩膜层。
在一实施例中，所述图形化层为图形化的光刻胶层，所述图形化层采用涂布工艺和光刻工艺形成。在另一实施例中，所述图形化层采用多重图形化掩膜工艺形成。所述多重图形化掩膜工艺包括：自对准双重图形化(Self-alignedDouble Patterned，SaDP)工艺、自对准三重图形化(Self-aligned Triple Patterned)工艺、或自对准四重图形化(Self-aligned Double Double Patterned，SaDDP)工艺。
刻蚀所述初始基底的工艺为各向异性的干法刻蚀工艺。所述鳍部201的侧壁相对于半导体基底200的表面垂直或倾斜，且当所述鳍部201的侧壁相对于半导体基底200表面倾斜时，所述鳍部201的底部尺寸大于顶部尺寸。在本实施例中，所述鳍部201的侧壁相对于半导体基底200表面倾斜。
在另一实施例中，所述鳍部通过刻蚀形成于半导体基底表面的半导体层形成；所述半导体层采用选择性外延沉积工艺形成于所述衬底表面。所述半导体基底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或III-V族化合物衬底，例如氮化镓衬底或砷化镓衬底等；所述半导体层的材料为硅、锗、碳化硅或硅锗。
在本实施例中，还包括：在形成所述隔离层202之前，在所述半导体基底表面以及鳍部201的侧壁和顶部表面形成界面层；所述隔离层202形成于所述界面层表面。所述界面层的材料为氧化硅；所述界面层的形成工艺为氧化工艺；所述界面层的厚度为5纳米～50纳米。所述氧化工艺包括原位蒸汽生成(In-Situ Steam Generation，简称ISSG)工艺、去耦等离子体氧化(DecoupledPlasma Oxidation，简称DPO)工艺、自由基氧化(Radical Oxidation)工艺或湿法氧化工艺。
所述隔离层202的形成步骤包括：在所述半导体基底200表面以及鳍部201的侧壁和顶部表面形成隔离膜；平坦化所述隔离膜；在平坦化之后，回刻蚀所述隔离膜直至暴露出鳍部201的侧壁和顶部表面为止。
在本实施例中，所述隔离层202的材料为氧化硅。所述隔离膜的形成工艺为流体化学气相沉积工艺(FCVD，Flowable Chemical Vapor Deposition)、等离子体增强化学气相沉积工艺(PECVD)、高深宽比化学气相沉积工艺(HARP)或物理气相沉积工艺形成。
所述平坦化工艺为化学机械抛光工艺(CMP)；回刻蚀所述第一隔离膜的工艺为各向同性的干法刻蚀工艺、各向异性的干法刻蚀工艺或湿法刻蚀工艺。
在另一实施例中，所述第一区域和第二区域所形成的晶体管为平面晶体管，所述衬底为平面基底。所述第一区域和第二区域之间的衬底内具有浅沟槽隔离结构(STI)。所述衬底包括硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或III-V族化合物衬底(例如氮化硅或砷化镓等)。在所述第一区域的衬底内具有第一阱区，所述第一阱区内掺杂有P型离子；在所述第二区域的衬底内具有第二阱区，所述第二阱区内掺杂有N型离子。
后续在所述衬底表面形成介质层，所述介质层内具有第一开口和第二开口，所述第一开口暴露出第一区域的部分衬底表面，所述第二开口暴露出第二区域的部分衬底表面。以下将结合附图进行说明。
请参考图3，分别在第一区域210和第二区域200的衬底表面形成伪栅结构，所述伪栅结构包括伪栅极层230。
在本实施例中，第一区域210形成的NMOS晶体管以及第二区域220形成的PMOS晶体管为高K金属栅(HKMG，High K Metal Gate)晶体管，即以高K介质材料形成栅介质层，以金属材料形成栅极层。形成所述PMOS晶体管和NMOS晶体管的工艺为后栅(Gate Last)工艺；第一区域210所形成的伪栅极层230用于替代后续形成的第一栅极层和栅介质层；第二区域220所形成的伪栅极层230用于替代后续形成的第二栅极层和栅介质层。
在本实施例中，若干伪栅极结构分别横跨所述第一区域210和第二区域220的鳍部201，且所述伪栅极结构覆盖所述鳍部201的部分侧壁和顶部表面、以及部分隔离层202表面。
所述伪栅极层230的材料为多晶硅。所述伪栅极层230的形成步骤包括：在所述隔离层202和鳍部201表面形成伪栅极膜；在所述伪栅极膜的部分表面形成图形化层；以所述图形化层为掩膜，刻蚀所述伪栅极膜，直至暴露出部分鳍部201的侧壁和顶部表面、以及隔离层202表面。
在本实施例中，所述伪栅极结构还包括位于所述伪栅极层230侧壁表面的侧墙232。所述侧墙232用于定义源区和漏区与伪栅极层230之间的距离；所述侧墙232的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合。
在一实施例中，所述伪栅极结构还包括位于衬底和伪栅极层230之间的伪栅介质层。所述伪栅介质层的材料为氧化硅；所述伪栅介质层的形成工艺为原子层沉积工艺、化学气相沉积工艺、热氧化工艺、湿法氧化工艺或原位蒸气生成(ISSG)工艺。
在本实施例中，在后续形成介质层之前，在所述伪栅结构两侧的衬底内形成源区和漏区231。所述源区和漏区231的形成步骤包括：在所述伪栅极结构两侧的鳍部201内形成应力层；在所述应力层内掺杂P型离子或N型离子，形成所述源区和漏区231。
所述应力层的形成步骤包括：采用刻蚀工艺在所述伪栅极结构两侧的鳍部201内形成第三开口；采用选择性外延沉积工艺在所述第三开口内形成填充满所述第三开口的应力层，所述应力层的表面高于或齐平于所述鳍部201的顶部表面。
其中，位于第一区域210的应力层材料为碳化硅，位于第二区域220的应力层材料为硅锗。位于第一区域210的应力层侧壁垂直于鳍部201的顶部表面，位于第二区域220的应力层侧壁与鳍部201的顶部表面呈“Σ”形，所述应力层的侧壁具有突出的顶角，且所述顶角向所述伪栅极层230底部的鳍部201内延伸的顶点。在所述应力层内掺杂P型离子或N型离子的工艺能够为原位掺杂工艺和离子注入工艺中的一种或两种组合。
在另一实施例中，所述源区和漏区采用离子注入工艺形成于伪栅极结构两侧的鳍部201内。在其它实施例中，所述源区和漏区形成于伪栅极结构两侧的衬底内，所述衬底为平面基底。
请参考图4，在所述衬底表面形成介质层240，所述介质层240的表面与所述伪栅结构的顶部表面齐平。
所述介质层240的材料为氧化硅、氮化硅、氮氧化硅、低K介质材料(介电系数大于或等于2.5，小于3.9)或超低K介质材料(介电系数小于2.5)。所述介质层240用于电隔离相邻伪栅结构，且所述介质层240还能够保留伪栅极层230的位置和结构。
所述介质层240的形成步骤包括：在所述衬底和伪栅极结构表面形成介质膜；平坦化所述介质膜直至暴露出所述伪栅结构顶部表面为止，形成所述介质层240。
在一实施例中，在形成所述介质膜之前，还能够在所述衬底和伪栅极结构表面形成刻蚀停止层，所述刻蚀停止层作为后续在所述介质层240内形成导电插塞通孔时的刻蚀停止层。所述刻蚀停止层的材料与所述介质层240的材料不同。
所述介质膜的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。在本实施例中，所述介质膜的形成工艺为流体化学气相沉积工艺。所述平坦化工艺为化学机械抛光工艺。
请参考图5，去除所述伪栅极层230(如图4所示)，在第一区域210的介质层240内形成第一开口241，在第二区域220的介质层240内形成第二开口242。
所形成的第一开口241横跨第一区域210的鳍部201，且所述第一开口241暴露出第一区域210的部分鳍部201侧壁和顶部表面。所形成的第二开口242横跨第二区域220的鳍部201，且所述第二开口242暴露出第二区域220的部分鳍部201侧壁和顶部表面。
去除所述伪栅极层230的工艺为湿法刻蚀工艺或干刻蚀工艺，所述干法刻蚀工艺为各向同性的干法刻蚀或各向异性的干法刻蚀，所述湿法刻蚀为各向同性的湿法刻蚀。本实施例中，所述伪栅极层230的材料为多晶硅，所述干法刻蚀的刻蚀气体包括氯气和溴化氢气体中的一种或两种混合；所述湿法刻蚀的刻蚀液包括硝酸溶液和氢氟酸溶液中的一种或两种混合。
本实施例中，采用湿法刻蚀工艺去除所述伪栅极层230，所述湿法刻蚀工艺对于鳍部201表面的损伤较小。
在一实施例中，所述伪栅极层230与鳍部201之间还具有伪栅介质层，在去除所述伪栅极层230之后，去除所述第一开口241和第二开口242底部的伪栅介质层。去除所述伪栅介质层的工艺能够为SICONI刻蚀工艺，所述SICONI刻蚀工艺为各向同性的干法刻蚀工艺，对鳍部201的侧壁和顶部表面的损伤较小。
请参考图6，在所述介质层240表面、第一开口241的侧壁和底部的衬底表面、以及第二开口242的侧壁和底部的衬底表面形成栅介质层250；在所述栅介质层250表面形成覆盖层251；在所述覆盖层251表面形成第一阻挡层252。
在本实施例中，所述栅介质层250形成于第一开口241和第二开口242暴露出的鳍部201的侧壁和顶部表面。
所述栅介质层250的材料为高k介质材料；所述高k介质材料包括氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝；所述栅介质层250的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；所述栅介质层250的厚度为
在本实施例中，还包括：在形成所述栅介质层250之前，在所述第一开口241和第二开口242底部的衬底表面形成界面层(未标示)；所述栅介质层250位于所述界面层表面。
所述界面层的材料为氧化硅，所述界面层的形成工艺能够为氧化工艺形成，例如热氧化工艺或湿法氧化工艺；所述界面层用于提高所述栅介质层250与衬底之间的结合强度，并用于修复所述栅介质层250与衬底之间界面处的缺陷。
所述覆盖层251用于保护所述栅介质层250，避免后续形成的第一功函数层、第二功函数层、第一栅极层或第二栅极层的材料向所述栅介质层250内扩散，从而保证栅介质层250的介电系数不易发生变化，则所形成的晶体管的阈值电压不易发生偏移。
在本实施例中，所述覆盖层251的材料为TiN；所述覆盖层251的形成工艺化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；所述覆盖层251的厚度为
在另一实施例中，还能够不形成所述覆盖层。
在本实施例中，在形成覆盖层251之后，形成所述牺牲层之前，进行退火工艺。所述退火工艺用于激活源区和漏区231内的掺杂离子，而所述覆盖层251能够用于吸附退火工艺所激发出的缺陷、杂质或氧空位，避免所述缺陷、杂质或氧空位扩散入所述栅介质层250内。
所述第一阻挡层252用于作为后续在第二区域220形成第二功函数层和第二栅极层时的抛光停止层；所述第一阻挡层252的材料与后续形成的第二功函数层的材料不同，使所述第一阻挡层252与第一功函数层之间具有选择性。
在本实施例中，由于所述第二区域220用于形成PMOS晶体管，所述第一阻挡层252的材料为P型功函数材料，用于调节第二区域202晶体管的阈值电压。所述第一阻挡层252的材料为TaN，所述TaN材料为P型功函数材料；所述第一阻挡层252的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；所述第一阻挡层252的厚度为
在另一实施例中，还能够不形成所述第一阻挡层。
请参考图7，在形成所述栅介质层250之后，在第一开口241(如图6所示)内形成填充满所述第一开口241的牺牲层203。
所述牺牲层203用于填充所述第一开口241，使后续制程中能够仅在第二开口242内形成第二功函数层和第二栅极层。
首先，由于所述牺牲层203的填充，能够使第二功函数层仅形成于第二开口242内，从而避免了刻蚀去除第一开口241内的第二功函数层的步骤，能够减少刻蚀第二功函数层的工艺对第一开口241的内壁造成损伤。因此，能够减少第一区域210所形成的NMOS晶体管内的缺陷，使所形成的NMOS晶体管更为稳定。而且，所形成的NMOS晶体管与第二区域220所形成的PMOS晶体管之前的失配现象得以抑制。
其次，由于所述牺牲层203填充第一开口241，因此能够在第二开口242内形成第二功函数层和第二栅极层之后，再进行针对第一开口241的制程，从而在形成第二功函数层之后，无需同时在第一开口241和第二开口242内同时形成第一功函数层。因此，在形成所述第二栅极之前，所述第二开口242内至少减少第一功函数层，则所述第二开口242的深宽比得以减小，有利于在第二开口242内填充第二栅极层，且所形成的第二栅极层内部致密均匀，所述第二栅极层与第二功函数层之间的结合良好，所述第二功函数层与第一阻挡层252之间的结合良好。
所述牺牲层203的材料为底层抗反射层材料(Back Anti-ReflectionCoating，简称BARC)、深紫外光吸收氧化(Deep UV Light Absorbing Oxide，简称DUO)材料或有机介质层(ODL)材料。由于后续需要去除所述牺牲层203，而所述底层抗反射材料或有机介质材料易于填充且易于被去除，而且去除之后不易残留副产物。
所述牺牲层203的形成步骤包括：在所述栅介质层250表面形成填充满所述第一开口241和第二开口242的牺牲膜；平坦化所述牺牲膜，去除位于介质层240顶部上的部分牺牲膜；在平坦化工艺之后，去除第二开口242内的牺牲膜。
所述牺牲膜采用涂布工艺(例如旋涂工艺或喷涂工艺)形成于第一阻挡层252表面，且填充于第一开口241和第二开口242内。所述平坦化工艺为化学机械抛光工艺(CMP)。在所述化学机械抛光工艺中，能够以所述第一阻挡层252的表面作为抛光停止位置。
去除第二开口242内的牺牲膜的步骤包括：在所述牺牲膜表面形成图形化层，所述图形化层覆盖第一开口241内的牺牲膜；以所述图形化层为掩膜，去除第二开口242内的牺牲膜。其中，以所述图形化层为掩膜去除第二开口242内的牺牲膜的工艺为干法刻蚀工艺、湿法刻蚀工艺或灰化工艺。
请参考图8，在形成所述牺牲层203之后，在第二开口242内形成第二功函数层260以及位于第二功函数层260表面的第二栅极层261，所述第二栅极层261填充满所述第二开口242(如图7所示)。
在本实施例中，所述第二功函数层260形成于第一阻挡层252表面。在其它实施例中，当不形成所述第一阻挡层时，所述第二功函数层形成于覆盖层表面或直接形成于栅介质层表面。
所述第二功函数层260用于调节第二区域220形成的晶体管的阈值电压。在本实施例中，所述第二区域220用于形成PMOS晶体管，所述第二功函数层260的材料为P型功函数材料。在本实施例中，所述第二功函数层260的材料为TiN，所述TiN具有较高的功函数，能够用于调节PMOS晶体管的阈值电压；所述第二功函数层260的厚度为20埃～50埃。
所述第二功函数层260和第二栅极层261的形成步骤包括：在所述栅介质层250上和牺牲层203表面形成第二功函数膜；在所述第二功函数膜表面形成第二栅极膜，所述第二栅极膜填充满所述第二开口242；平坦化所述第二栅极膜和第二功函数膜，去除介质层240顶部上的第二栅极膜和第二功函数膜，并暴露出所述牺牲层203，形成第二栅极层261和第二功函数层260。
所述第二功函数膜的形成工艺为原子层沉积工艺，所述原子层沉积工艺包括：反应气体包括含钛的第一前驱气体，所述含钛的第一前驱气体为TiCl4、Ti[N(C2H5CH3)]4、Ti[N(CH3)2]4、Ti[N(C2H5)2]4中的一种或多种，反应气体还包括第二前驱气体，所述第二前驱气体包括NH3、CO或H2O，所述第一前驱气体的流速为50sccm～200sccm，所述第二前驱气体的流速为50sccm～200sccm，反应温度为400℃～600℃。
采用原子层沉积工艺形成的第二功函数膜具有良好的覆盖能力，能够与第二开口242的侧壁和底部表面紧密贴合，且所形成的第二功函数膜厚度均匀，使所形成的第二功函数层260对PMOS晶体管的阈值电压调节能力稳定易控。
由于Al是N型功函数材料，会导致PMOS晶体管的性能下降，因此，所述第二栅极层261的材料需要选用不含Al的材料。在本实施例中，所述第二区域220用于形成PMOS晶体管，所述第二栅极层261的材料为W。
所述第二栅极膜的形成工艺为物理气相沉积工艺、化学气相沉积工艺、电镀工艺或化学镀工艺。
所述平坦化第二栅极膜和第二功函数膜的工艺为化学机械抛光工艺或无掩膜各向异性的干法刻蚀工艺。在本实施例中，平坦化第二栅极膜和第二功函数膜的工艺为化学机械抛光工艺，且能够以所述第一阻挡层252定义抛光工艺的停止位置。
在本实施例中，还包括：在平坦化所述第二栅极膜和第二功函数膜之后，平坦化所述第一阻挡层252、覆盖层251和栅介质层250直至暴露出所述介质层240顶部表面为止。
请参考图9，在形成所述第二栅极层261之后，去除第一开口241内的牺牲层203(如图8所示)。
去除所述牺牲层203的工艺为干法刻蚀工艺、湿法刻蚀工艺或灰化工艺；其中，所述干法刻蚀工艺能够为各向异性的干法刻蚀工艺或各向同性的干法刻蚀工艺。在本实施例中，去除所述牺牲层203的工艺为湿法刻蚀工艺。
在去除所述牺牲层203之后，暴露出第一开口241，所述第一开口241用于形成NMOS晶体管的功函数层和栅极层。在本实施例中，所述牺牲层203的材料为底层抗反射层材料、深紫外光吸收氧化材料或有机介质层材料，因此所使牺牲层203易于被去除，在去除所述牺牲层203之后不易在第一开口241的内壁表面残留副产物，而且在去除所述牺牲层203之后，对所述第一开口241的内壁表面损伤较小。因此，在第一区域210形成的NMOS晶体管的性能稳定，且所述NMOS晶体管与第二区域220形成的PMOS晶体管之间的失配问题得到抑制。
在本实施例中，在去除牺牲层203之后，去除第一开口241内的第一阻挡层252。去除所述第一阻挡层252的工艺为各向同性的干法刻蚀工艺或湿法刻蚀工艺。在去除所述第一阻挡层252之后，能够增大所述第一开口241的尺寸，有利于后续在第一开口241内填充第一功函数层和第一栅极层。
请参考图10，在去除第一开口241(如图9所示)内的牺牲层203之后，在所述第一开口241内形成第一功函数层270、以及位于第一功函数层270表面的第一栅极层271，所述第一栅极层270填充满所述第一开口241。
在本实施例中，所述第一功函数层270形成于第一开口241内的覆盖层251表面。
所述第一功函数层270用于调节第一区域210形成的晶体管的阈值电压。在本实施例中，所述第一区域210用于形成NMOS晶体管，所述第一功函数层270的材料为N型功函数材料。在本实施例中，所述第一功函数层270的材料为TiAlC，所述TiAlC具有较低的功函数，能够用于调节NMOS晶体管的阈值电压。而且，所述第一功函数层270的材料中含有C离子，C离子能够填补缺陷，并与Ti离子和Al离子形成稳定的原子团，能够抑制Al离子的扩散，有利于保证栅介质层250的介电系数稳定。所述第一功函数层270的厚度为20埃～50埃。
所述第一功函数层270和第一栅极层271的形成步骤包括：在所述栅介质层250上、介质层240顶部上和第二栅极层261表面形成第一功函数膜；在所述第一功函数膜表面形成第一栅极膜，所述第一栅极膜填充满所述第一开口241；平坦化所述第一栅极膜和第一功函数膜，直至暴露出介质层240表面为止，形成第一栅极层271和第一功函数层270。
所述第一功函数膜的形成工艺为原子层沉积工艺。采用原子层沉积工艺形成的第一功函数膜具有良好的覆盖能力，能够与第一开口241的侧壁和底部表面紧密贴合，且所形成的第一功函数膜厚度均匀，使所形成的第一功函数层270对NMOS晶体管的阈值电压调节能力稳定易控。
所述第一栅极层271的材料为TiAl或W。所述第一栅极膜的形成工艺为物理气相沉积工艺、化学气相沉积工艺、电镀工艺或化学镀工艺。
所述平坦化第一栅极膜和第一功函数膜的工艺为化学机械抛光工艺或无掩膜各向异性的干法刻蚀工艺。在本实施例中，平坦化第一栅极膜和第一功函数膜的工艺为化学机械抛光工艺。
在本实施例中，还包括：在形成第一功函数膜之后，形成第一栅极膜之前，在第一功函数膜表面形成第二阻挡膜；在所述第二阻挡膜表面形成第一栅极膜；所述平坦化工艺还对所述第二阻挡膜平坦化，在第一开口241内形成第二阻挡层272。
所述第二阻挡层272的材料为TiN。所述第二阻挡层272能够用于阻挡第一栅极层271的材料向栅介质层250和鳍部201内扩散，用于使所形成的NMOS晶体管的性能稳定。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种高K金属栅晶体管的形成方法，其特征在于，包括：
提供衬底，所述衬底包括第一区域和第二区域；
在所述衬底表面形成介质层，所述介质层内具有第一开口和第二开口，所述第一开口暴露出第一区域的部分衬底表面，所述第二开口暴露出第二区域的部分衬底表面；
在所述介质层表面、第一开口的侧壁和底部的衬底表面、以及第二开口的侧壁和底部的衬底表面形成栅介质层；
在形成所述栅介质层之后，在第一开口内形成填充满所述第一开口的牺牲层；
在形成所述牺牲层之后，在第二开口内形成第二功函数层以及位于第二功函数层表面的第二栅极层，所述第二栅极层填充满所述第二开口；
在形成所述第二栅极层之后，去除第一开口内的牺牲层；
在去除第一开口内的牺牲层之后，在所述第一开口内形成第一功函数层、以及位于第一功函数层表面的第一栅极层，所述第一栅极层填充满所述第一开口。
2.如权利要求1所述的高K金属栅晶体管的形成方法，其特征在于，所述第一区域为NMOS区；所述第二区域为PMOS区。
3.如权利要求2所述的高K金属栅晶体管的形成方法，其特征在于，所述第一功函数层的材料为TiAlC；所述第二功函数层的材料为TiN。
4.如权利要求2所述的高K金属栅晶体管的形成方法，其特征在于，所述第一栅极层的材料为TiAl或W；所述第二栅极层的材料为W。
5.如权利要求1所述的高K金属栅晶体管的形成方法，其特征在于，所述衬底包括：半导体基底；分别位于第一区域和第二区域的半导体基底表面的若干鳍部；位于半导体基底表面的隔离层，所述隔离层覆盖部分鳍部的侧壁，且所述隔离层表面低于所述鳍部的顶部表面。
6.如权利要求5所述的高K金属栅晶体管的形成方法，其特征在于，所述第一开口横跨第一区域的鳍部，且所述第一开口暴露出第一区域的部分鳍部侧壁和顶部表面；所述第二开口横跨第二区域的鳍部，且所述第二开口暴露出第二区域的部分鳍部侧壁和顶部表面。
7.如权利要求6所述的高K金属栅晶体管的形成方法，其特征在于，所述栅介质层形成于第一开口和第二开口暴露出的鳍部的侧壁和顶部表面。
8.如权利要求1所述的高K金属栅晶体管的形成方法，其特征在于，还包括：在形成所述牺牲层之前，在所述栅介质层表面形成覆盖层；所述覆盖层的材料为TiN。
9.如权利要求8所述的高K金属栅晶体管的形成方法，其特征在于，在形成覆盖层之后，形成所述牺牲层之前，进行退火工艺。
10.如权利要求8所述的高K金属栅晶体管的形成方法，其特征在于，还包括：在形成所述牺牲层之前，在所述覆盖层表面形成第一阻挡层；在去除牺牲层之后，去除第一开口内的第一阻挡层；所述第一阻挡层的材料为TaN。
11.如权利要求1所述的高K金属栅晶体管的形成方法，其特征在于，所述牺牲层的材料为底层抗反射层材料、深紫外光吸收氧化材料或有机介质层材料。
12.如权利要求1所述的高K金属栅晶体管的形成方法，其特征在于，所述牺牲层的形成步骤包括：在所述栅介质层表面形成填充满所述第一开口和第二开口的牺牲膜；平坦化所述牺牲膜，去除位于介质层顶部上的部分牺牲膜；在平坦化工艺之后，去除第二开口内的牺牲膜。
13.如权利要求1所述的高K金属栅晶体管的形成方法，其特征在于，所述第二功函数层和第二栅极层的形成步骤包括：在所述栅介质层上和牺牲层表面形成第二功函数膜；在所述第二功函数膜表面形成第二栅极膜，所述第二栅极膜填充满所述第二开口；平坦化所述第二栅极膜和第二功函数膜，去除介质层顶部上的第二栅极膜和第二功函数膜，并暴露出所述牺牲层，形成第二栅极层和第二功函数层。
14.如权利要求13所述的高K金属栅晶体管的形成方法，其特征在于，在平坦化所述第二栅极膜和第二功函数膜之后，平坦化所述栅介质层直至暴露出所述介质层顶部表面为止。
15.如权利要求1所述的高K金属栅晶体管的形成方法，其特征在于，所述第一功函数层和第一栅极层的形成步骤包括：在所述栅介质层上、介质层顶部上和第二栅极层表面形成第一功函数膜；在所述第一功函数膜表面形成第一栅极膜，所述第一栅极膜填充满所述第一开口；平坦化所述第一栅极膜和第一功函数膜，直至暴露出介质层表面为止，形成第一栅极层和第一功函数层。
16.如权利要求15所述的高K金属栅晶体管的形成方法，其特征在于，还包括：在形成第一功函数膜之后，形成第一栅极膜之前，在第一功函数膜表面形成第二阻挡膜；在所述第二阻挡膜表面形成第一栅极膜；所述平坦化工艺平坦化所述第二阻挡膜，在第一开口内形成第二阻挡层。
17.如权利要求16所述的高K金属栅晶体管的形成方法，其特征在于，所述第二阻挡层的材料为TiN。
18.如权利要求1所述的高K金属栅晶体管的形成方法，其特征在于，所述第一开口和第二开口的形成步骤包括：分别在第一区域和第二区域的衬底表面形成伪栅结构，所述伪栅结构包括伪栅极层；在所述衬底表面形成介质层，所述介质层的表面与所述伪栅结构的顶部表面齐平；去除所述伪栅极层，在第一区域的介质层内形成第一开口，在第二区域的介质层内形成第二开口。
19.如权利要求18所述的高K金属栅晶体管的形成方法，其特征在于，还包括：在形成介质层之前，在所述伪栅结构两侧的衬底内形成源区和漏区。
CN201510894275.9A 2015-12-07 2015-12-07 高k金属栅晶体管的形成方法 Pending CN106847685A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510894275.9A CN106847685A (zh) 2015-12-07 2015-12-07 高k金属栅晶体管的形成方法
US15/337,894 US11024627B2 (en) 2015-12-07 2016-10-28 High-K metal gate transistor structure and fabrication method thereof
EP16199544.4A EP3179507A3 (en) 2015-12-07 2016-11-18 High-k metal gate transistor structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510894275.9A CN106847685A (zh) 2015-12-07 2015-12-07 高k金属栅晶体管的形成方法

Publications (1)

Publication Number Publication Date
CN106847685A true CN106847685A (zh) 2017-06-13

Family

ID=57348566

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510894275.9A Pending CN106847685A (zh) 2015-12-07 2015-12-07 高k金属栅晶体管的形成方法

Country Status (3)

Country Link
US (1) US11024627B2 (zh)
EP (1) EP3179507A3 (zh)
CN (1) CN106847685A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110676170A (zh) * 2018-07-03 2020-01-10 长鑫存储技术有限公司 一种制造半导体器件的方法
CN112928164A (zh) * 2019-12-05 2021-06-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10043903B2 (en) * 2015-12-21 2018-08-07 Samsung Electronics Co., Ltd. Semiconductor devices with source/drain stress liner
US10903364B2 (en) * 2016-07-02 2021-01-26 Intel Corporation Semiconductor device with released source and drain
US10790283B2 (en) * 2016-07-15 2020-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10276574B2 (en) * 2016-07-15 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10490649B2 (en) * 2017-05-30 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating semiconductor device with adhesion layer
US10276690B2 (en) * 2017-07-31 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN109560136B (zh) * 2017-09-26 2022-08-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10840376B2 (en) * 2017-11-29 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure and method with enhanced gate contact and threshold voltage
EP3718142A4 (en) * 2017-11-30 2021-09-22 Intel Corporation STRUCTURING RIBS FOR THE PRODUCTION OF AN INTEGRATED CIRCUIT
CN110034022B (zh) * 2018-01-12 2022-04-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10749007B2 (en) * 2018-03-14 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure with desired profile for semiconductor devices
KR102560369B1 (ko) 2018-05-18 2023-07-28 삼성전자주식회사 반도체 소자
KR102574322B1 (ko) 2018-06-27 2023-09-05 삼성전자주식회사 반도체 장치
US11088034B2 (en) 2019-05-22 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structures for semiconductor devices
US11430652B2 (en) * 2019-09-16 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling threshold voltages through blocking layers

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101140421A (zh) * 2006-09-04 2008-03-12 中芯国际集成电路制造(上海)有限公司 形成光刻胶图案的方法
CN101295667A (zh) * 2007-04-24 2008-10-29 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的形成方法
CN102237399A (zh) * 2010-04-22 2011-11-09 联华电子股份有限公司 具有金属栅极的半导体元件及其制作方法
CN102386217A (zh) * 2010-09-01 2012-03-21 中芯国际集成电路制造(上海)有限公司 栅极堆叠结构及其制作方法
US20130026579A1 (en) * 2011-07-26 2013-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques Providing High-K Dielectric Metal Gate CMOS
CN103066021A (zh) * 2011-10-19 2013-04-24 台湾积体电路制造股份有限公司 具有金属栅电极的半导体器件及其制造方法
CN103295904A (zh) * 2012-03-02 2013-09-11 台湾积体电路制造股份有限公司 具有LDD延伸的FinFET设计
CN103715091A (zh) * 2012-09-29 2014-04-09 中芯国际集成电路制造(上海)有限公司 半导体基底、晶体管和鳍部的形成方法
CN104752350A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN104810368A (zh) * 2014-01-28 2015-07-29 中芯国际集成电路制造(上海)有限公司 Cmos晶体管及其形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148548B2 (en) * 2004-07-20 2006-12-12 Intel Corporation Semiconductor device with a high-k gate dielectric and a metal gate electrode
US8048810B2 (en) * 2010-01-29 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method for metal gate N/P patterning
KR101777662B1 (ko) 2010-10-06 2017-09-14 삼성전자 주식회사 반도체 장치의 게이트 형성 방법
US9166020B2 (en) * 2011-03-01 2015-10-20 United Microelectronics Corp. Metal gate structure and manufacturing method thereof
US8847333B2 (en) * 2011-09-01 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques providing metal gate devices with multiple barrier layers
US8704280B2 (en) 2011-09-22 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with strained channels induced by high-k capping metal layers
WO2013101007A1 (en) * 2011-12-28 2013-07-04 Intel Corporation Methods of integrating multiple gate dielectric transistors on a tri-gate (finfet) process
US9202697B2 (en) * 2013-07-19 2015-12-01 Globalfoundries Inc. Forming a gate by depositing a thin barrier layer on a titanium nitride cap
US9515186B2 (en) 2014-01-23 2016-12-06 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US9553171B2 (en) 2014-02-14 2017-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device and method for forming the same
KR102212267B1 (ko) * 2014-03-19 2021-02-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102190477B1 (ko) * 2014-04-25 2020-12-14 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN105225937B (zh) * 2014-06-30 2018-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101140421A (zh) * 2006-09-04 2008-03-12 中芯国际集成电路制造(上海)有限公司 形成光刻胶图案的方法
CN101295667A (zh) * 2007-04-24 2008-10-29 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的形成方法
CN102237399A (zh) * 2010-04-22 2011-11-09 联华电子股份有限公司 具有金属栅极的半导体元件及其制作方法
CN102386217A (zh) * 2010-09-01 2012-03-21 中芯国际集成电路制造(上海)有限公司 栅极堆叠结构及其制作方法
US20130026579A1 (en) * 2011-07-26 2013-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques Providing High-K Dielectric Metal Gate CMOS
CN103066021A (zh) * 2011-10-19 2013-04-24 台湾积体电路制造股份有限公司 具有金属栅电极的半导体器件及其制造方法
CN103295904A (zh) * 2012-03-02 2013-09-11 台湾积体电路制造股份有限公司 具有LDD延伸的FinFET设计
CN103715091A (zh) * 2012-09-29 2014-04-09 中芯国际集成电路制造(上海)有限公司 半导体基底、晶体管和鳍部的形成方法
CN104752350A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN104810368A (zh) * 2014-01-28 2015-07-29 中芯国际集成电路制造(上海)有限公司 Cmos晶体管及其形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110676170A (zh) * 2018-07-03 2020-01-10 长鑫存储技术有限公司 一种制造半导体器件的方法
CN110676170B (zh) * 2018-07-03 2024-05-03 长鑫存储技术有限公司 一种制造半导体器件的方法
CN112928164A (zh) * 2019-12-05 2021-06-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112928164B (zh) * 2019-12-05 2023-10-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
EP3179507A3 (en) 2017-08-02
EP3179507A2 (en) 2017-06-14
US11024627B2 (en) 2021-06-01
US20170162575A1 (en) 2017-06-08

Similar Documents

Publication Publication Date Title
CN106847685A (zh) 高k金属栅晶体管的形成方法
KR102073395B1 (ko) 분리 병합된 소스/드레인 구조체를 가지는 반도체 디바이스를 제조하는 방법
TWI736884B (zh) 半導體裝置的形成方法
KR102265824B1 (ko) 노치형 게이트 구조물 제조
TWI629787B (zh) 半導體結構及其製造方法
TWI696220B (zh) 半導體裝置的形成方法
CN103137624A (zh) 高栅极密度器件和方法
TW201709342A (zh) 具有源極/汲極結構的鰭式場效電晶體及其 製造方法
TWI728208B (zh) 半導體裝置及其形成方法
US10811253B2 (en) Methods of fabricating semiconductor devices having crystalline high-K gate dielectric layer
US9384988B2 (en) Gate protection caps and method of forming the same
CN106952874B (zh) 多阈值电压鳍式晶体管的形成方法
TW201903858A (zh) 半導體裝置的製造方法
TWI801933B (zh) 積體電路裝置及其製造方法
US20150380506A1 (en) Replacement gate process and device manufactured using the same
US10297454B2 (en) Semiconductor device and fabrication method thereof
CN109390235A (zh) 半导体结构及其形成方法
CN107731738A (zh) 半导体结构的形成方法
TW202209555A (zh) 半導體元件的製造方法及半導體元件
CN105990113B (zh) 晶体管及其形成方法
CN107045981B (zh) 半导体结构的形成方法
TW202029305A (zh) 製造半導體裝置的方法
TWI785537B (zh) 半導體裝置及其形成方法
US11670550B2 (en) Nanostructure field-effect transistor device and method of forming
CN106653693B (zh) 改善核心器件和输入输出器件性能的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170613