CN103715091A - 半导体基底、晶体管和鳍部的形成方法 - Google Patents
半导体基底、晶体管和鳍部的形成方法 Download PDFInfo
- Publication number
- CN103715091A CN103715091A CN201210379587.2A CN201210379587A CN103715091A CN 103715091 A CN103715091 A CN 103715091A CN 201210379587 A CN201210379587 A CN 201210379587A CN 103715091 A CN103715091 A CN 103715091A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- semiconductor
- layer
- opening
- formation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 375
- 238000000034 method Methods 0.000 title claims abstract description 75
- 239000000758 substrate Substances 0.000 title abstract description 6
- 239000000463 material Substances 0.000 claims abstract description 88
- 239000013078 crystal Substances 0.000 claims abstract description 56
- 238000005530 etching Methods 0.000 claims abstract description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 49
- 230000005669 field effect Effects 0.000 claims description 23
- 230000004888 barrier function Effects 0.000 claims description 22
- 238000000407 epitaxy Methods 0.000 claims description 15
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 9
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 9
- 229910052732 germanium Inorganic materials 0.000 claims description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- DUFGEJIQSSMEIU-UHFFFAOYSA-N [N].[Si]=O Chemical compound [N].[Si]=O DUFGEJIQSSMEIU-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000002955 isolation Methods 0.000 abstract description 12
- 238000009413 insulation Methods 0.000 abstract 3
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000002800 charge carrier Substances 0.000 description 3
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- -1 stress Substances 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
一种半导体基底、晶体管和鳍部的形成方法，其中，所述鳍部的形成方法，包括：提供半导体基底，半导体基底包括第一半导体层、第二半导体层和位于第一半导体层和第二半导体层之间的绝缘层；在第二半导体层上形成第一掩膜层，所述第一掩膜层具有第一开口；沿第一开口刻蚀去除部分的所述第二半导体层，形成第二开口；在剩余的第二半导体层的侧壁和部分绝缘层的表面形成隔离层；以所述隔离层为掩膜，刻蚀去除部分的所述绝缘层，形成暴露第三开口；采用选择外延工艺在第三开口和第二开口内填充满半导体材料，形成第三半导体层，第三半导体层的材料与第一半导体层的材料相同。形成具有不同材料或晶向的半导体衬底。
Description
技术领域
本发明涉及半导体制作领域，特别涉及一种半导体基底、晶体管和鳍部的形成方法。
背景技术
金属-氧化物-半导体（MOS）晶体管是半导体制造中的最基本器件，其广泛适用于各种集成电路中，根据主要载流子以及制造时的掺杂类型不同，分为NMOS和PMOS晶体管。
现有技术提供了一种MOS晶体管的制作方法。请参考图1至图3所示的现有技术的MOS晶体管的制作方法剖面结构示意图。
请参考图1，提供半导体基底100，在所述半导体基底100内形成隔离结构101，所述隔离结构101之间的半导体基底100为有源区，在所述有源区内形成掺杂阱（未示出）。
然后，在所述隔离结构101之间的半导体基底100上依次形成栅介质层102和栅极103，所述栅介质层102和栅极103构成栅极结构。
继续参考图1，进行氧化工艺，形成覆盖所述栅极结构的氧化层104。
参考图2，在栅极结构两侧的半导体基底内依次形成源/漏延伸区105，所述源/漏延伸区105通过轻掺杂离子注入形成。
参考图3，在栅极结构两侧的半导体基底上形成栅极结构的侧墙111。以所述栅极结构为掩膜，进行源/漏极离子注入（S/D implant），在栅极结构两侧的半导体基底100内形成源区112和漏区113。
为了提高晶体管的性能，需要在不同材料或不同晶向的半导体基底上分别形成NMOS晶体管和PMOS晶体管，在现有CMOS的集成制作工艺中，需要在一个半导体基底上形成若干NMOS晶体管和PMOS晶体管，但是现有制备具有不同材料或不同晶向的半导体基底存在困难。
在公开号为CN101789447A的中国专利申请中可以发现更多关于晶体管的形成方法。
发明内容
本发明解决的问题是提高一种具有不同材料或晶向的半导体基底的形成方法。
为解决上述问题，本发明技术方案提供了一种半导体基底的形成方法，包括：提供半导体基底，所述半导体基底包括第一半导体层、第二半导体层和位于第一半导体层和第二半导体层之间的绝缘层；在所述第二半导体层上形成第一掩膜层，所述第一掩膜层具有暴露第二半导体层表面的第一开口；沿第一开口刻蚀去除部分的所述第二半导体层，形成暴露绝缘层表面的第二开口；在剩余的第二半导体层的侧壁和部分绝缘层的表面形成隔离层；以所述隔离层为掩膜，刻蚀去除部分的所述绝缘层，形成暴露第一半导体层表面的第三开口；采用选择外延工艺在第三开口和第二开口内填充满半导体材料，形成第三半导体层，第三半导体层的材料与第一半导体层的材料相同。
可选的，所述第一半导体层与第二半导体层的材料不相同。
可选的，所述第一半导体层或第二半导体层的材料为单晶硅、单晶锗、硅锗或碳化硅中的一种。
可选的，第一半导体层和第二半导体层的材料相同，且第一半导体层与第二半导体层的晶向不相同。
可选的，所述第一半导体层与第二半导体层的应力类型不相同。
可选的，所述第三半导体层的晶向与第一半导体层的晶向相同。
可选的，所述第三半导体层的应力类型与第一半导体层的应力类型相同。
可选的，所述隔离层的形成过程为：在所述第二开口内填充满隔离材料层；在所述隔离材料层上形成第二掩膜层，所述第二掩膜层具有暴露所述部分所述隔离材料层表面的第四开口；沿第四开口刻蚀去除部分的所述隔离材料层，在剩余的第二半导体层的侧壁和部分绝缘层的表面形成隔离层。
可选的，所述隔离层的材料为氧化硅、氮化硅、氮氧化硅或氮碳氧化硅。
可选的，所述隔离层的宽度大于20纳米。
可选的，所述隔离层形成过程为：对第二开口暴露的剩余的第二半导体层的侧壁进行热氧化工艺，在剩余的第二半导体层的侧壁和部分绝缘层的表面形成氧化层，所述氧化层作为隔离层。
本发明技术方案还提供了一种半导体基底，包括：第一半导体层；位于部分第一半导体层表面的第三半导体层，第三半导体层的材料与第一半导体层的材料相同；位于剩余的部分第一半导体层表面的绝缘层；位于第三半导体层的侧壁和部分绝缘层表面的隔离层；位于剩余的绝缘层表面的第二半导体层。
本发明技术方案还提供了一种晶体管的形成方法，包括：提供上述半导体基底的形成方法形成的半导体基底；在所述第二半导体层表面形成第一晶体管的第一栅极结构，在第一栅极结构两侧的第二半导体层内形成第一晶体管的第一源/漏区；在所述第三半导体层表面形成第二晶体管的第二栅极结构，在第二栅极结构两侧的第三半导体层内形成第二晶体管的第二源/漏区。
可选的，所述第一晶体管和第二晶体管的类型不相同。
本发明技术方案还提供了一种鳍部的形成方法，包括：提供上述半导体基底的形成方法形成的半导体基底；刻蚀所述第二半导体层，形成第一鳍部；刻蚀所述第三半导体层，形成第二鳍部。
可选的，所述第一鳍部作为第一鳍式场效应管的鳍部，所述第二鳍部作为第二鳍式场效应管的鳍部，第一鳍式场效应管的类型与第二鳍式场效应管的类型不同。
与现有技术相比，本发明技术方案具有以下优点：
本发明半导体基底的形成方法，提供半导体基底，所述半导体基底包括第一半导体层、第二半导体层和位于第一半导体层和第二半导体层之间的绝缘层，然后去除部分的第二半导体层和绝缘层，形成暴露第一半导体层表面的第二开口和第三开口，接着在第三开口和第二开口内填充满半导体材料，形成第三半导体层，由于第三半导体层的材料与第一半导体层的材料相同，从而选择外延工艺形成第三半导体层时，使得第三半导体层的晶向与第一半导体层的晶向相同。
另外，在剩余的第二半导体层的侧壁和部分绝缘层的表面形成隔离层，所述隔离层具有隔离的作用，后续采用选择外延工艺形成第三半导体层时，防止第二半导体层与第三半导体层直接接触，而影响接触面的第三半导体层的晶向，所述隔离层还可以作为浅沟槽隔离结构，用以隔离第二半导体层和后续形成的第三半导体层上的有源区。
本发明的半导体基底，第三半导体层位于第一半导体层表面，第三半导体层的材料与第一半导体层的材料相同，第二半导体层与第一半导体层和第三半导体层之间具有绝缘层和隔离层，因此在一个半导体基底上，第三半导体层和第二半导体层的晶向、应力类型等特性不相同。
本发明晶体管的形成方法，在具有不同晶向和/或应力类型的一个半导体基底上形成第一晶体管和第二晶体管，提高了第一晶体管和第二晶体管的性能，工艺简单。
本发明鳍部的形成方法，在具有不同晶向和/或应力类型的一个半导体基底上形成第一鳍部和第二鳍部，提高了第一鳍式场效应管和第二鳍式场效应管的性能，工艺简单。
附图说明
图1~图3为现有晶体管形成过程的剖面结构示意图；
图4~图10为本发明实施例半导体基底形成过程的剖面结构示意图；
图11为本发明实施例晶体管形成过程的剖面结构示意图；
图12~13为本发明实施例鳍部形成过程的剖面结构示意图。
具体实施方式
现有的CMOS制作工艺中，首先提供半导体基底，所述半导体基底具有第一区域和第一区域相邻的第二区域；采用外延工艺在半导体基底的第一区域形成外延层；在第一区域形成外延层上形成第一栅极结构，在第二区域的半导体基底上形成第二栅极结构，采用外延的方法虽然可以形成不同材料的基底，但是形成外延层时，形成的外延层的晶向会受到底层基底材料和晶向的影响，使得外延层的晶向较难控制。
为解决上述问题，发明人提出一种半导体基底的形成方法，提供半导体基底，所述半导体基底包括第一半导体层、第二半导体层和位于第一半导体层和第二半导体层之间的绝缘层，然后去除部分的第二半导体层和绝缘层，形成暴露第一半导体层表面的第二开口和第三开口，接着在第三开口和第二开口内填充满半导体材料，形成第三半导体层，由于第三半导体层的材料与第一半导体层的材料相同，选择外延工艺形成第三半导体层时，从而使得第三半导体层的晶向与第一半导体层的晶向相同。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图4~图10为本发明实施例半导体基底形成过程的剖面结构示意图。
首先，请参考图4，提供半导体基底，所述半导体基底包括第一半导体层201、第二半导体层203和位于第一半导体层201和第二半导体层203之间的绝缘层202。
所述半导体基底通过硅片键合工艺和智能剥离（Smart Cut）工艺形成，第一半导体层201和第二半导体层203通过绝缘层202键合或粘和，使得第一半导体层201、第二半导体层203和绝缘层202之间的结合性能较好。
所述绝缘层202的材料为氧化硅，所述第一半导体层201的材料与第二半导体层203的材料不相同，所述第一半导体层201或第二半导体层203的材料为单晶硅、单晶锗、硅锗或碳化硅中的一种，具体的，所述第一半导体层201的材料为单晶硅时，所述第二半导体层203的材料可以为单晶锗、硅锗或碳化硅；或者所述第一半导体层201的材料为硅锗时，所述第二半导体层203的材料可以为单晶硅、单晶锗或碳化硅；或者所述第一半导体层201的材料为单晶锗时，所述第二半导体层203的材料可以为单晶硅、硅锗或碳化硅；或者所述第一半导体层201的材料为碳化硅时，所述第二半导体层203的材料可以为单晶硅、硅锗或单晶锗。后续去除部分的第二半导体层203和绝缘层203，形成暴露第一半导体层201表面的第二开口和第三开口，接着采用选择外延工艺在第三开口和第二开口内填充满半导体材料，形成第三半导体层，采用选择外延工艺形成第三半导体层时，由于第三半导体层的材料与第一半导体层的材料相同，第三半导体层的晶向不会受到底层材料的影响，使得形成第三半导体层的晶向与第一半导体的晶向相同（选择外延工艺时，外延层的晶向与底层材料的晶向相同），后续在第二半导体层上形成第一晶体管，在第三半导体层上形成第二晶体管，提高第一晶体管和第二晶体管的性能。
在本发明的另一实施例中，第一半导体层201和第二半导体层203的材料相同，所述第一半导体层201与第二半导体层202的晶向不相同，具体的，当第一半导体层201和第二半导体层203的材料为单晶硅时，第一半导体层201的晶向为110，后续外延工艺形成第三半导体层时，第三半导体层的晶向与第一半导体层的晶向相同，为110，在第三半导体层上形成第二晶体管（比如：PMOS晶体管）时，提高第二晶体管的性能，所述第二半导体层203的晶向与第一半导体层的晶向不相同，第二半导体层201的晶向为100，在第二半导体层201上形成第一晶体管（比如：NMOS晶体管）时，提高了第一晶体管的性能。在本发明的其他实施例中，所述第一半导体层201的晶向为100，相应的所述第二半导体层203的晶向为110，或者所述第一半导体层201和第二半导体层203还可以为其他类型的晶向。
在本发明的另一实施例，所述第一半导体层201与第二半导体层203的应力类型不相同，具体的，所述第一半导体层201的应力为拉伸应力，第一半导体层201的材料为碳化硅，后续外延工艺形成第三半导体层时，第三半导体层的晶向和应力与第一半导体层201的晶向和应力类型相同，在第三半导体层上形成第二晶体管时（比如：PMOS晶体管），使得形成的第二晶体管的沟道区具有拉伸应力，提高第二晶体管沟道区载流子的迁移率，所述第二半导体层203的应力为压缩应力，所述第二半导体层203的材料为硅锗，后续在第二半导体层203上形成第一晶体管（比如：NMOS晶体管）时，使得第一晶体管的沟道区具有压缩应力，提高了第一晶体管的沟道区载流子的迁移率。
接着，请参考图5，在所述第二半导体层203上形成第一掩膜层204，所述第一掩膜层204具有暴露第二半导体层203表面的第一开口205。
所述第一掩膜层204的材料为氮化硅，第一开口205的位置和宽度与后续形成的第三半导体层的位置和宽度相对应。
然后，参考图6，沿第一开口205刻蚀去除部分的所述第二半导体层203，形成暴露绝缘层202表面的第二开口206。
所述第二开口206的宽度和位置与第一开口205的宽度和位置相对应。刻蚀所述第二半导体层203的工艺为干法刻蚀，干法刻蚀采用的气体为含氯和/或含氟气体。
接着，请参考图7，在剩余的第二半导体层203的侧壁和部分绝缘层202的表面形成隔离层207；然后在隔离层207的表面形成第二掩膜层208。
所述隔离层207的形成过程为：在所述第二开口206内填充满隔离材料层；在所述隔离材料上形成第二掩膜层208，所述第二掩膜层208具有暴露部分所述隔离材料表面的第四开口（图中未标示）；沿第四开口刻蚀去除部分的所述隔离材料层，在剩余的第二半导体层203的侧壁和部分绝缘层202的表面形成隔离层207。
所述隔离层207具有隔离的作用，后续采用选择外延工艺形成第三半导体层时，防止第二半导体层203与第三半导体层直接接触，而影响接触面的第三半导体层的晶向，所述隔离层207还可以作为浅沟槽隔离结构，用以隔离第二半导体层203和后续形成的第三半导体层上的有源区。
所述隔离层207的材料为氧化硅、氮化硅、氮氧化硅或氮碳氧化硅。
所述隔离层207的宽度大于20纳米，用以较好的隔离第二半导体层203和后续形成的第三半导体层上的有源区。
在本发明的其他实施例中，所述隔离层207形成过程还可以为：对第二开口206暴露的剩余的第二半导体层203的侧壁进行热氧化工艺，在剩余的第二半导体层203的侧壁和部分绝缘层202的表面形成氧化层，所述氧化层作为隔离层207，所述隔离层207的材料为氧化硅。采用热氧化工艺形成隔离层时，节省了工艺步骤。
接着，请参考图8，以所述第二掩膜层208和隔离层207为掩膜，刻蚀去除部分的所述绝缘层202，形成暴露第一半导体层201表面的第三开口209。
接着，请参考图9，采用选择外延工艺在第三开口和第二开口内填充满半导体材料，形成第三半导体层210，第三半导体层210的材料与第一半导体层201的材料相同。
形成第三半导体层210时，由于第三半导体层210的材料与第一半导体层201的材料相同，第三半导体层210的晶向不会受到底层材料的不同的影响，使得第三半导体层210的晶向与第一半导体层201的晶向相同。
所述第三半导体层210的晶向和应力类型与第一半导体层201的晶向和应力类型相同，第三半导体层210的材料、晶向和应力类型与第二半导体层203的材料、晶向和应力类型至少有一个不相同，后续在第二半导体层203上形成第一晶体管，在第三半导体层210上形成第二晶体管，第一晶体管和第二晶体管类型不相同，有利于提高第一晶体管和第二晶体管的性能。
最后，请参考图10，去除所述第一掩膜层和第二掩膜层。
上述方法形成的半导体基底，请参考图10，包括：第一半导体层201；位于部分第一半导体层201表面的第三半导体层210，第三半导体层210的材料与第一半导体层201的材料相同；位于剩余的部分第一半导体层201表面的绝缘层202；位于第三半导体层210的侧壁和部分绝缘层202表面的隔离层207；位于剩余的绝缘层202表面的第二半导体层203.
本发明实施例，还提供了一种晶体管的形成方法，请参考图11，包括：首先，提供上述半导体基底形成方法形成的半导体基底；然后，在所述第二半导体层203表面形成第一晶体管的第一栅极结构，所述第一栅极结构包括位于第二半导体层203的表面的第一栅介质层211和位于第一栅介质层211上的第一栅电极212，以及位于第一栅介质层211和第一栅电极212两侧侧壁的侧墙213，在第一栅极结构两侧的第二半导体层203内形成第一晶体管的第一源/漏区（图中未示出）；
在所述第三半导体层210表面形成第二晶体管的第二栅极结构，所述第二栅极结构包括位于第三半导体层210的表面的第二栅介质层214和位于第二栅介质层214上的第二栅电极215，以及位于第二栅介质层214和第二栅电极215两侧侧壁的侧墙216，在第二栅极结构两侧的第三半导体层210内形成第二晶体管的第二源/漏区（图中未示出）。
所述第一栅介质层211和第二栅介质层214的材料为氧化层或者高K介质层，所述第一栅电极212和第二栅电极215的材料为多晶硅或者金属。
所述第一晶体管和第二晶体管的类型不相同，第一晶体管为NMOS晶体管或PMOS晶体管，第二晶体管为NMOS晶体管或PMOS晶体管，第一晶体管和第二晶体管的类型根据第三半导体层210和第二半导体层203材料、应力、晶向选择，有利于提高第一晶体管和第二晶体管的性能。
具体的，当第二半导体层203材料为单晶硅，所述第三半导体层210的材料为碳化硅时，所述第一晶体管为NMOS晶体管，所述第二晶体管为PMOS晶体管；当第二半导体层203材料为单晶硅，所述第三半导体层210的材料为硅锗时，所述第一晶体管为PMOS晶体管，所述第二晶体管为NMOS晶体管；当第二半导体层203材料为单晶硅，晶向为110时，所述第三半导体层210的材料为单晶硅，晶向为100时，所述第一晶体管为PMOS晶体管，所述第二晶体管为NMOS晶体管；当第二半导体层203的材料具有拉伸应力时，所述第三半导体层210的材料具有压缩应力时，所述第一晶体管为PMOS晶体管，所述第二晶体管为NMOS晶体管。上述还可以有更多的组合，在此不再一一列出。
本发明实施例，还提供了一种鳍部的形成方法，请参考图12和图13，首先，提供上述半导体基底形成方法形成的半导体基底；然后，在所述第二半导体层203和第三半导体层210上形成第三掩膜层217，所述第三掩膜层217具有暴露部分第二半导体层203表面的第四开口218和暴露部分第三半导体层210的第五开口219，所述第三掩膜层217还暴露隔离层207表面；接着，以第三掩膜层217为掩膜，刻蚀所述第二半导体层203，形成第一鳍部220，刻蚀所述第三半导体层210，形成第二鳍部221。
所述第一鳍部210作为第一鳍式场效应管的鳍部，所述第二鳍部221作为第二鳍式场效应管的鳍部，第一鳍式场效应管的类型与第二鳍式场效应管的类型不同。第一鳍式场效应管为N鳍式场效应管或P型鳍式场效应管，第二晶体管为N鳍式场效应管或P型鳍式场效应管，第一鳍式场效应管和第二鳍式场效应管的类型根据第三半导体层210和第二半导体层203材料、应力、晶向选择，有利于提高第一鳍式场效应管和第二鳍式场效应管的性能，具体选择请参考前述第一晶体管和第二晶体管类型的选择，在此不再赘述。
综上，本发明实施例，半导体基底、晶体管和鳍部的形成方法，提供半导体基底，所述半导体基底包括第一半导体层、第二半导体层和位于第一半导体层和第二半导体层之间的绝缘层，然后去除部分的第二半导体层和绝缘层，形成暴露第一半导体层表面的第二开口和第三开口，接着在第三开口和第二开口内填充满半导体材料，形成第三半导体层，第三半导体层的材料与第一半导体层的材料相同，选择外延工艺形成第三半导体层时，使得第三半导体层的晶向与第一半导体层的晶向相同。
在剩余的第二半导体层的侧壁和部分绝缘层的表面形成隔离层，所述隔离层具有隔离的作用，后续采用选择外延工艺形成第三半导体层时，防止第二半导体层与第三半导体层直接接触，而影响接触面的第三半导体层的晶向，所述隔离层还可以作为浅沟槽隔离结构，用以隔离第二半导体层和后续形成的第三半导体层上的有源区。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (20)
1.一种半导体基底的形成方法，其特征在于，包括：
提供半导体基底，所述半导体基底包括第一半导体层、第二半导体层和位于第一半导体层和第二半导体层之间的绝缘层；
在所述第二半导体层上形成第一掩膜层，所述第一掩膜层具有暴露第二半导体层表面的第一开口；
沿第一开口刻蚀去除部分的所述第二半导体层，形成暴露绝缘层表面的第二开口；
在剩余的第二半导体层的侧壁和部分绝缘层的表面形成隔离层；
以所述隔离层为掩膜，刻蚀去除部分的所述绝缘层，形成暴露第一半导体层表面的第三开口；
采用选择外延工艺在第三开口和第二开口内填充满半导体材料，形成第三半导体层，第三半导体层的材料与第一半导体层的材料相同。
2.如权利要求1所述的半导体基底的形成方法，其特征在于，所述第一半导体层与第二半导体层的材料不相同。
3.如权利要求2所述的半导体基底的形成方法，其特征在于，所述第一半导体层或第二半导体层的材料为单晶硅、单晶锗、硅锗或碳化硅中的一种。
4.如权利要求1所述的半导体基底的形成方法，其特征在于，第一半导体层和第二半导体层的材料相同，且第一半导体层与第二半导体层的晶向不相同。
5.如权利要求1所述的半导体基底的形成方法，其特征在于，所述第一半导体层与第二半导体层的应力类型不相同。
6.如权利要求2或4或5所述的半导体基底的形成方法，其特征在于，所述第三半导体层的晶向与第一半导体层的晶向相同。
7.如权利要求2或4或5所述的半导体基底的形成方法，其特征在于，所述第三半导体层的应力类型与第一半导体层的应力类型相同。
8.如权利要求1所述的半导体基底的形成方法，其特征在于，所述隔离层的形成过程为：在所述第二开口内填充满隔离材料层；在所述隔离材料层上形成第二掩膜层，所述第二掩膜层具有暴露所述部分所述隔离材料层表面的第四开口；沿第四开口刻蚀去除部分的所述隔离材料层，在剩余的第二半导体层的侧壁和部分绝缘层的表面形成隔离层。
9.如权利要求8所述的半导体基底的形成方法，其特征在于，所述隔离层的材料为氧化硅、氮化硅、氮氧化硅或氮碳氧化硅。
10.如权利要求8所述的半导体基底的形成方法，其特征在于，所述隔离层的宽度大于20纳米。
11.如权利要求1所述的半导体基底的形成方法，其特征在于，所述隔离层形成过程为：对第二开口暴露的剩余的第二半导体层的侧壁进行热氧化工艺，在剩余的第二半导体层的侧壁和部分绝缘层的表面形成氧化层，所述氧化层作为隔离层。
12.一种半导体基底，其特征在于，包括：
第一半导体层；
位于部分第一半导体层表面的第三半导体层，第三半导体层的材料与第一半导体层的材料相同；
位于剩余的部分第一半导体层表面的绝缘层；
位于第三半导体层的侧壁和部分绝缘层表面的隔离层；
位于剩余的绝缘层表面的第二半导体层。
13.如权利要求12所述的半导体基底，其特征在于，所述第一半导体层与第二半导体层的材料不相同。
14.如权利要求12所述的半导体基底，其特征在于，第一半导体层和第二半导体层的材料相同，且第一半导体层与第二半导体层的晶向不相同。
15.如权利要求12所述的半导体基底，其特征在于，所述第一半导体层与第二半导体层的应力类型不相同。
16.如权利要求12所述的半导体基底，其特征在于，所述第三半导体层的晶向和应力类型与第一半导体层的晶向和应力类型相同。
17.一种晶体管的形成方法，其特征在于，包括：
提供采用如权利要求1~11任一项所述的半导体基底的形成方法形成的半导体基底；
在所述第二半导体层表面形成第一晶体管的第一栅极结构，在第一栅极结构两侧的第二半导体层内形成第一晶体管的第一源/漏区；
在所述第三半导体层表面形成第二晶体管的第二栅极结构，在第二栅极结构两侧的第三半导体层内形成第二晶体管的第二源/漏区。
18.如权利要求17所述的晶体管的形成方法，其特征在于，所述第一晶体管和第二晶体管的类型不相同。
19.一种鳍部的形成方法，其特征在于，包括：
提供采用如权利要求1~11任一项所述的半导体基底的形成方法形成的半导体基底；
刻蚀所述第二半导体层，形成第一鳍部；
刻蚀所述第三半导体层，形成第二鳍部。
20.如权利要求19所述的鳍部的形成方法，其特征在于，所述第一鳍部作为第一鳍式场效应管的鳍部，所述第二鳍部作为第二鳍式场效应管的鳍部，第一鳍式场效应管的类型与第二鳍式场效应管的类型不同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210379587.2A CN103715091A (zh) | 2012-09-29 | 2012-09-29 | 半导体基底、晶体管和鳍部的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210379587.2A CN103715091A (zh) | 2012-09-29 | 2012-09-29 | 半导体基底、晶体管和鳍部的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103715091A true CN103715091A (zh) | 2014-04-09 |
Family
ID=50407966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210379587.2A Pending CN103715091A (zh) | 2012-09-29 | 2012-09-29 | 半导体基底、晶体管和鳍部的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103715091A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106847685A (zh) * | 2015-12-07 | 2017-06-13 | 中芯国际集成电路制造(上海)有限公司 | 高k金属栅晶体管的形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1681124A (zh) * | 2004-03-31 | 2005-10-12 | 国际商业机器公司 | 集成电路结构及其形成方法 |
| US20060049460A1 (en) * | 2004-05-28 | 2006-03-09 | Hung-Wei Chen | CMOS logic gate fabricated on hybrid crystal orientations and method of forming thereof |
| CN1967843A (zh) * | 2005-11-18 | 2007-05-23 | 国际商业机器公司 | 半导体器件的衬底及其形成方法 |
-
2012
- 2012-09-29 CN CN201210379587.2A patent/CN103715091A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1681124A (zh) * | 2004-03-31 | 2005-10-12 | 国际商业机器公司 | 集成电路结构及其形成方法 |
| US20060049460A1 (en) * | 2004-05-28 | 2006-03-09 | Hung-Wei Chen | CMOS logic gate fabricated on hybrid crystal orientations and method of forming thereof |
| CN1967843A (zh) * | 2005-11-18 | 2007-05-23 | 国际商业机器公司 | 半导体器件的衬底及其形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106847685A (zh) * | 2015-12-07 | 2017-06-13 | 中芯国际集成电路制造(上海)有限公司 | 高k金属栅晶体管的形成方法 |
| US11024627B2 (en) | 2015-12-07 | 2021-06-01 | Semiconductor Manufacturing International (Shanghai) Corporation | High-K metal gate transistor structure and fabrication method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9589845B1 (en) | Fin cut enabling single diffusion breaks | |
| US8853037B2 (en) | Methods for fabricating integrated circuits | |
| US8835936B2 (en) | Source and drain doping using doped raised source and drain regions | |
| US7687357B2 (en) | Semiconductor device and method for fabricating the same | |
| KR101703096B1 (ko) | 반도체 장치의 제조방법 | |
| CN106206676B (zh) | FinFET器件的结构和形成方法 | |
| CN105702727B (zh) | 金属氧化物半导体装置与其形成方法 | |
| US20080230852A1 (en) | Fabrication of FinFETs with multiple fin heights | |
| US20130154001A1 (en) | Embedded stressors for multigate transistor devices | |
| US9620507B2 (en) | Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon-germanium region | |
| CN102456740B (zh) | P型场效应晶体管及其制作方法 | |
| US9673324B1 (en) | MOS device with epitaxial structure associated with source/drain region and method of forming the same | |
| US8431460B2 (en) | Method for fabricating semiconductor device | |
| CN104217955B (zh) | N型晶体管及其制作方法、互补金属氧化物半导体 | |
| JP2002033490A (ja) | Ｓｏｉ−ｍｏｓ電界効果トランジスタ製造方法 | |
| CN105448739A (zh) | 具有栅极结构的半导体器件及其制造方法 | |
| US9722080B2 (en) | Semiconductor device | |
| US20140264720A1 (en) | Method and Structure for Nitrogen-Doped Shallow-Trench Isolation Dielectric | |
| JP2009522800A (ja) | 半導体装置の製造方法およびこの方法によって得られた半導体装置 | |
| CN104425520A (zh) | 半导体器件及形成方法 | |
| US7858489B2 (en) | Method for manufacturing semiconductor device capable of increasing current drivability of PMOS transistor | |
| US20090152670A1 (en) | Semiconductor device and method of fabricating the same | |
| CN104022152B (zh) | 带有压应变薄膜应变源的双栅p沟道MOSFET及制备方法 | |
| CN110718548A (zh) | 半导体器件 | |
| CN103715091A (zh) | 半导体基底、晶体管和鳍部的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140409 |