KR100225946B1 - 반도체 소자의 금속 배선 형성방법 - Google Patents

반도체 소자의 금속 배선 형성방법 Download PDF

Info

Publication number
KR100225946B1
KR100225946B1 KR1019960024249A KR19960024249A KR100225946B1 KR 100225946 B1 KR100225946 B1 KR 100225946B1 KR 1019960024249 A KR1019960024249 A KR 1019960024249A KR 19960024249 A KR19960024249 A KR 19960024249A KR 100225946 B1 KR100225946 B1 KR 100225946B1
Authority
KR
South Korea
Prior art keywords
forming
film
titanium
nitride film
titanium nitride
Prior art date
Application number
KR1019960024249A
Other languages
English (en)
Other versions
KR980005518A (ko
Inventor
김헌도
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960024249A priority Critical patent/KR100225946B1/ko
Priority to TW086106848A priority patent/TW356572B/zh
Priority to US08/859,361 priority patent/US5911857A/en
Priority to CN97113989A priority patent/CN1115718C/zh
Publication of KR980005518A publication Critical patent/KR980005518A/ko
Application granted granted Critical
Publication of KR100225946B1 publication Critical patent/KR100225946B1/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021Reactive sputtering or evaporation
    • C23C14/0036Reactive sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 반도체기판 상부에 평탄화층을 형성하고, 금속배선 콘택마스크를 이용한 식각공정으로 상기 반도체기판을 노출시키는 콘택홀을 형성하고, 불순물확산으로 인한 소자의 특성 변화를 방지하기 위하여 전체표면상부에 확산방지막을 형성하는 방법에 있어서, 전체표면상부에 제1티타늄막을 형성하고, 상기 제1티타늄막 상부에 제1티타늄질화막/티타늄산화막/제2티타늄질화막의 적층구조를 각각 소정두께로 형성한 다음, 상기 제2티타늄질화막 상부에 제2티타늄막을 소정두께 형성하고, 상기 콘택홀을 매립하는 금속배선을 형성함으로써 별도의 열처리공정없이 재현성과 신뢰성을 갖은 확산방지막을 형성할 수 있어 반도체소자의 생산성을 향상시키고 반도체소자의 특성 및 신뢰성을 향상시키며 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 금속배선 형성방법
제1도는 종래기술에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.
제2a도 및 제2b도는 본 발명의 실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
11, 41 : 반도체기판 13, 43 : 평탄화층
15 : 제1티타늄막 17 : 제1티타늄질화막
19 : 티타늄산화막 21 : 제2티타늄질화막
23 : 제2티타늄막 25 : 알루미늄합금
27 : 반사방지막 30, 50 : 콘택홀
45 : 티타늄막 47 : 티타늄질화막
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 별도의 열처리공정없이 TiN/TiOX/TiN의 적층구조를 갖는 금속배선의 안정된 확산방지막을 스퍼터링장비 내에서 형성함으로로써 공정을 단순화시키고 공정단가를 감소시켜, 반도체소자의 특성 및 신뢰성을 향상시키고 반도체소자의 생산성을 향상시키며 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술에 관한 것이다.
일반적으로, 소자간이나 소자와 외부회로 사이를 전기적으로 접속시키기 위한 반도체소자의 배선은, 배선을 위한 소정의 콘택홀 및 비아홀을 배선재료로 매립하여 배선층을 형성하고 후속공정을 거쳐 이루어지며, 낮은 저항을 필요로 하는 곳에는 금속배선을 사용한다.
상기 금속배선은 알룽미늄(Al)에 소량의 실리콘이나 구리가 포함되거나 실리콘과 구리가 모두 포함되어 비저항이 낮으면서 가공성이 우수한 알루미늄합금을 배선재료로 하여 물리기상증착(Physical Vapor Deposition, 이하에서 PVD라 함) 방법의 스퍼터링으로 상기의 콘택홀 및 비아홀을 매립하는 방법으로 형성한다.
근래에, 반도체 소자의 초고집적화에 따라 금속 콘택의 크기는 작아지고 단차비는 높아져 스퍼터링에 의한 확산 방지금속층의 층덮힘은 불량하게 되어 금속배선의 신뢰성을 얻기가 힘들어졌다.
특히, 반도체소에 일반적으로 적용해 오고 있는 Ti/TiN 증착 구조는 박막 특성상 주상 조직을 가지고 있어 O2스터핑을 이용하여 형성한다.
제1도는 종래기술에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
먼저, 반도체기판(41)과 같은 도전층 상부에 평탄화층(43)을 형성한다.
그리고, 금속배선 콘택마스크(도시안됨)를 이용한 식각공정으로 상기 반도체기판(41)을 노출시키는 콘택홀(50)을 형성한다.
그 다음에, 전체표면상부에 제1티타늄막(45)과 티타늄질화막(47)의 적층구조로 확산방지막을 형성한다. (제1도)
그리고, 상기 티타늄질화막(47)에 O2스터핑(stuffing) 공정을 실시하여 확산방지막을 형성한다.
그러나, 초고집적 소자에서는 층덮힘이 불량하여 O2의 TiN 박막내로의 확산을 조절하기가 힘들어 O2의 과다 확산에 의한 콘택 저항 불량 혹은 O2확산 부족으로 인한 누설 전류 발생 현상이 일어난다.
그리고, 이들 층덮힘 불량에 의해 야기되는 단점들을 해결하기 위해 클리메이터공정, 와이드갭(wide gap) 공정등이 도입되고 있으나 반도체소자의 생산성을 저하시키는 문제점이 있다.
따라서, 본 발명은 상기한 문제점을 해결하기위하여, 확산방지막인 TiN 증착공정 중 O2가 다량 포함된 TiOX층을 형성하여 상기 TiN 층내로 확산해 들어갈 수 있도록 함으로써 Ti/TiN/TiOx/TiN 의 적층구조로 확산방지막을 형성하여 반도체소자의 생산성, 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기위해 본 발명에 따른 반도체소자의 금속배선 형성방법의 제1특징은, 콘택홀 표면에 확산방지막을 형성하는 방법에 있어서, 전체표면상부에 제1티타늄막을 형성하는 공정과, 상기 제1티타늄막 상부체 제1티타늄질화막/티타늄산화막/제2티타늄질화막의 적층구조를 형성하되, 상기 제1티타늄질화막을 Ar + N2가스를 이용한 반응성 스퍼터링공정으로 형성하고, 상기 티타늄산화막을 Ar + O2가스를 이용한 반응성 스퍼터링 기술로 형성한 다음, 상기 제2티타늄질화막을 Ar + O2가스 대신 Ar + N2가스를 이용한 반응성 스퍼터링공정으로 형성하는 공정과, 상기 제2티타늄질화막 상부에 제2티타늄막을 소정두께 형성하는 공정과, 상기 콘택홀을 매립하는 금속배선을 형성하는 공정을 포함하는 것이다.
이상의 목적를 달성하기위해 본 발명에 따른 반도체소자의 금속배선 형성방법의 제2특징은, 콘택홀이 형성된 반도체기판에 확산방지막을 형성하는 방법에 있어서, 전체표면상부에 제1티타늄막을 형성하는 공정과, 상기 제1티타늄막 상부에 티타늄질화막/티타늄산화막의 적층구조를 형성하되, 상기 제1티타늄질화막을 Ar + N2가스을 이용한 반응성 스퍼터링공정으로 형성하고, 상기 티타늄산화막을 Ar + O2가스을 이용한 반응성 스퍼터링으로 형성하는 공정과, 상기 티타늄질화막 상부에 제2티타늄막을 소정두께 형성하는 공정과, 상기 콘택홀을 매립하는 금속배선을 형성하는 공정을 포함하는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제2a도 및 제2b도는 본 발명의 실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
먼저, 반도체기판(11) 상부에 평탄화층(13)을 형성한다. 그리고, 금속배선 콘택마스크(도시안됨)를 이용한 식각공정으로 상기 평탄화층(13)을 식각하여 상기 반도체기판(11)을 노출시키는 콘택홀(30)을 형성한다.
그 다음에, 전체표면상부에 티타늄층(15)을 콜리메이터 공정으로 예정된 두께 증착하고, 진공의 파괴없이 클러스터 장비 내에서 제1티타늄질화막(17)/티타늄산화막(19)/제2티타늄질화막(21)을 콜리메이터를 이용하여 예정된 두께로 증착한다.
이때, 상기 제1티타늄질화막(17)/티타늄산화막(19)/제2티타늄질화막(21)은 1개의 스퍼터링 챔버에서 증착하는 것으로, 상기 제1티타늄질화막(17)은 Ar + N2가스를 이용한 반응성 스퍼터링공정으로 형성하고, 상기 티타늄산화막(19)은 Ar + O2가스을 이용한 반응성 스퍼터링 기술을 이용하여 형성한다. 그리고, 상기 Ar +O2가스 대신 Ar + N2가스를 이용한 반응성 스퍼터링공정으로 제2티타늄질화막(21)을 형성한다.
여기서, 상기 티타늄산화막(19) 증착은 O2의 분압에 타겟을 TiOX로 산화시키는 분압(partial pressure) 이하에서 증착한 것으로, 상기 분압은 스퍼터링 장비 및 증착공정시 전원전압, 온도등에 따라 영향을 받는다. 그리고, 본 발명의 실시예는 상기 전원전압을 4∼20Kw로 함으로써 상기 분압을 70퍼센트(percent) 미만으로 하여 실시한다.
후속공정에서, O2스터핑을 위하여 별도의 열처리공정을 실시하지 않아도 상기 티타늄산화막(19)에 충분한 O2가스가 있어, 후속공정시 수반되는 열처리공정으로 상기 티타늄질화막(17,21)을 티타늄산화질화막(도시안됨)으로 전환시켜 신뢰성있는 확산방지막을 형성할 수 있다.(제2a도)
그 다음에, 클러스터(cluster)화된 스퍼터링 장비에서 상기 제2티타늄질화막(21) 표면에 제2티타늄막(23)/알루미늄합금(25)/반사방지막(27)을 순차적으로 형성한다.
이때, 상기 알루미늄합금 증착공정은 이단계 증착공정이나 리플로우(reflow) 공정과 같은 고온 알루미늄 합금공정을 이용하여 상기 콘택홀(30)을 완벽하게 매립하여 형성한다.
그 다음에, 금속배선 마스크를 이용한 식각공정으로 금속배선(도시안됨)을 형성한다.(제2b도)
본 발명의 다른 실시예는 제2a도와 제2b도의 공정으로 금속배선을 형성하되, 확산방지막을 제1티타늄막/티타늄질화막/티타늄산화막/제2티타늄막의 적층구조로 형성하는 것이다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 금속배선 형성방법은, 콘택홀 내의 확산방지막에 O2의 유입량을 정확하게 재현성있게 조절하여 신뢰성 있는 확산방지막을 형성할 수 있고, 스퍼터링 증착시의 티타늄산화막에 의해 O2가 제공됨으로 별도의 열공정이 필요없어 공정을 단축시키고, 그에 따른 공정단가를 절감시켜 반도체소자의 생산성을 향상시키며 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 잇점이 있다.

Claims (6)

  1. 콘택홀 표면에 확산방지막을 형성하는 방법에 있어서, 전체표면상부에 제1티타늄막을 형성하는 공정과, 상기 제1티타늄막 상부에 제1티타늄질화막/티타늄산화감/제2티타늄질화막의 적층구조를 형성하되, 상기 제1티타늄질화막을 Ar + N2가스을 이용한 반응성 스퍼터링공정으로 형성하고, 상기 티타늄산화막을 Ar + O2가스을 이용한 반응성 스퍼터링 기술로 형성한 다음, 상기 제2티타늄질화막을 Ar + O2가스 대신 Ar + N2가스를 이용한 반응성 스퍼터링공정으로 형성하는 공정과, 상기 제2티타늄질화막 상부에 제2티타늄막을 소정두께 형성하는 공정과 상기 콘택홀을 매립하는 금속배선을 형성하는 공정을 포함하는 반도체소자의 금속배선 형성방법.
  2. 제1항에 있어서, 상기 제1티타늄질화막/티타늄산화막/제2티타늄질화막의 적층구조는 한 개의 스퍼터링 챔버에서 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  3. 제1항에 있어서, 상기 티타늄산화막 형성공정은 O2가스분압을 70 퍼센트 미만으로 하고, 전원전압을 4∼20Kw로 하여 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  4. 콘택홀이 형성된 반도체기판에 확산방지막을 형성하는 방법에 있어서, 전체표면상부에 제1티타늄막을 형성하는 공정과, 상기 제1티타늄막 상부에 티타늄질화막/티타늄산화막의 적층구조를 형성하되, 상기 제1티타늄질화막을 Ar + N2가스을 이용한 반응성 스퍼터링공정으로 형성하고, 상기 티타늄산화막을 Ar + O2가스을 이용한 반응성 스퍼터링으로 형성하는 공정과, 상기 티타늄질화막 상부에 제2티타늄막을 소정두께 형성하는 공정과, 상기 콘택홀을 매립하는 금속배선을 형성하는 공정을 포함하는 반도체소자의 금속배선 형성방법.
  5. 제5항에 있어서, 상기 티타늄질화막/티타늄산화막의 적층구조는 한 개의 스퍼터링 챔버에서 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  6. 제4항에 있어서, 상기 티타늄산화막 형성공정은 O2의 가스분압을 70 퍼센트 미만으로 하고, 전원전압을 4∼20Kw로 하여 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
KR1019960024249A 1996-06-27 1996-06-27 반도체 소자의 금속 배선 형성방법 KR100225946B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960024249A KR100225946B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 금속 배선 형성방법
TW086106848A TW356572B (en) 1996-06-27 1997-05-20 Method for forming metal wiring of semiconductor devices
US08/859,361 US5911857A (en) 1996-06-27 1997-05-20 Method for forming metal wiring of semiconductor devices
CN97113989A CN1115718C (zh) 1996-06-27 1997-06-27 形成半导体装置的金属接线的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960024249A KR100225946B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 금속 배선 형성방법

Publications (2)

Publication Number Publication Date
KR980005518A KR980005518A (ko) 1998-03-30
KR100225946B1 true KR100225946B1 (ko) 1999-10-15

Family

ID=19463713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024249A KR100225946B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 금속 배선 형성방법

Country Status (4)

Country Link
US (1) US5911857A (ko)
KR (1) KR100225946B1 (ko)
CN (1) CN1115718C (ko)
TW (1) TW356572B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020053939A (ko) * 2000-12-26 2002-07-06 박종섭 반도체 소자의 베리어막 형성방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100274603B1 (ko) * 1997-10-01 2001-01-15 윤종용 반도체장치의제조방법및그의제조장치
KR100273989B1 (ko) * 1997-11-25 2001-01-15 윤종용 반도체장치의콘택형성방법
KR100313280B1 (ko) 1999-10-25 2001-11-07 한신혁 반도체 장치의 전도배선 마스크 제조방법
US6333261B1 (en) * 2000-06-01 2001-12-25 United Microelectronics Corp. Method for preventing aluminum intrusions
KR100564605B1 (ko) * 2004-01-14 2006-03-28 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
KR100446300B1 (ko) * 2002-05-30 2004-08-30 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
US20080070405A1 (en) * 2002-05-30 2008-03-20 Park Jae-Hwa Methods of forming metal wiring layers for semiconductor devices
US7142409B2 (en) * 2003-07-28 2006-11-28 Cabot Corporation Nitrided valve metal material and method of making same
TWI397972B (zh) * 2005-08-26 2013-06-01 Hitachi Ltd Semiconductor device manufacturing method
TWI577027B (zh) 2008-07-31 2017-04-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI483999B (zh) * 2009-06-15 2015-05-11 Toray Industries 黑色複合微粒子、黑色樹脂組成物、彩色濾光片基板及液晶顯示裝置
CN104810368B (zh) * 2014-01-28 2017-12-29 中芯国际集成电路制造(上海)有限公司 Cmos晶体管及其形成方法
JP2018107227A (ja) * 2016-12-26 2018-07-05 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び、固体撮像素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01206596A (ja) * 1988-02-10 1989-08-18 Hitachi Maxell Ltd 薄膜形エレクトロルミネツセンス素子
EP0468758B1 (en) * 1990-07-24 1997-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of forming insulating films, capacitances, and semiconductor devices
JP2660359B2 (ja) * 1991-01-30 1997-10-08 三菱電機株式会社 半導体装置
KR100214036B1 (ko) * 1991-02-19 1999-08-02 이데이 노부유끼 알루미늄계 배선형성방법
JPH04280425A (ja) * 1991-03-07 1992-10-06 Sony Corp 配線形成方法
US5192589A (en) * 1991-09-05 1993-03-09 Micron Technology, Inc. Low-pressure chemical vapor deposition process for depositing thin titanium nitride films having low and stable resistivity
JP2655213B2 (ja) * 1991-10-14 1997-09-17 三菱電機株式会社 半導体装置の配線接続構造およびその製造方法
TW278218B (en) * 1994-05-02 1996-06-11 United Microelectronics Corp High-stable producing process of metal diffusion barrier layer
JP3280803B2 (ja) * 1994-08-18 2002-05-13 沖電気工業株式会社 半導体装置及びその製造方法
JPH0936228A (ja) * 1995-07-21 1997-02-07 Sony Corp 配線形成方法
KR100220935B1 (ko) * 1995-12-15 1999-09-15 김영환 메탈 콘택 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020053939A (ko) * 2000-12-26 2002-07-06 박종섭 반도체 소자의 베리어막 형성방법

Also Published As

Publication number Publication date
CN1115718C (zh) 2003-07-23
US5911857A (en) 1999-06-15
CN1170957A (zh) 1998-01-21
KR980005518A (ko) 1998-03-30
TW356572B (en) 1999-04-21

Similar Documents

Publication Publication Date Title
KR940010520B1 (ko) 반도체장치 및 그 제조방법
KR100225946B1 (ko) 반도체 소자의 금속 배선 형성방법
US20020036309A1 (en) Semiconductor device and method for fabricating the same
US6614114B2 (en) Conductive line formed on integrated circuits
KR100220933B1 (ko) 반도체 소자의 금속배선 형성방법
KR100197669B1 (ko) 반도체 소자의 금속배선 형성방법
KR100358633B1 (ko) 레벨간 콘택트 형성 방법
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
KR100628216B1 (ko) 반도체 소자의 금속배선 형성방법
KR19980060592A (ko) 반도체소자의 금속 배선 형성 방법
KR100274748B1 (ko) 반도체소자의 장벽 금속막 형성방법
KR100191710B1 (ko) 반도체 소자의 금속 배선 방법
KR100186985B1 (ko) 반도체 소자의 콘택홀 매립 금속배선 형성방법
KR100400281B1 (ko) 반도체소자의금속배선형성방법
KR100355861B1 (ko) 반도체 소자의 제조 방법
KR20000042470A (ko) 반도체소자의 금속배선 형성방법
KR19980084723A (ko) 반도체 소자의 다층 금속배선 및 그 형성방법
KR100197665B1 (ko) 반도체 소자의 금속배선 형성방법
KR100247643B1 (ko) 금속 배선 형성용 반응 챔버 및 이를 이용한 반도체 소자의 금속배선 형성방법
KR100373364B1 (ko) 금속배선 형성방법
KR100779392B1 (ko) 반도체 소자 및 그 제조 방법
KR910010223B1 (ko) 반도체소자의 다층금속배선 공정방법
KR100255559B1 (ko) 반도체 소자의 금속배선 제조방법
JPH118304A (ja) 半導体装置の製造方法
KR0130381B1 (ko) 반도체장치의 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee