KR20000042470A - 반도체소자의 금속배선 형성방법 - Google Patents

반도체소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR20000042470A
KR20000042470A KR1019980058637A KR19980058637A KR20000042470A KR 20000042470 A KR20000042470 A KR 20000042470A KR 1019980058637 A KR1019980058637 A KR 1019980058637A KR 19980058637 A KR19980058637 A KR 19980058637A KR 20000042470 A KR20000042470 A KR 20000042470A
Authority
KR
South Korea
Prior art keywords
forming
metal
layer
metal wiring
semiconductor device
Prior art date
Application number
KR1019980058637A
Other languages
English (en)
Inventor
이석재
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980058637A priority Critical patent/KR20000042470A/ko
Publication of KR20000042470A publication Critical patent/KR20000042470A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 금속배선 콘택홀을 형성하고, 물리적 증착(physical vapor deposition, 이하 PVD 라 함)방법으로 금속층을 형성한 다음, 웨이퍼에 열을 가하여 상기 금속층이 유동성을 갖게한 후 상기 금속층에 전류 및 자기장을 유도하여 상기 금속배선 콘택홀쪽으로 로렌츠힘(Lorenzt force)을 유발시켜 상기 금속층이 상기 금속배선 콘택홀을 매립하도록함으로써 공정을 단순화시키고, 순도 높은 알루미늄박막에 의한 저저항 금속배선을 형성하여 반도체소자의 특성 및 신뢰성을 향상시키고, 그에 따른 반도체소자의 고속화 및 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 금속배선 형성방법
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로서, 특히 고집적 반도체소자의 금속배선 콘택을 매립하는 경우에 금속층에 유동성을 갖게한 다음, 전류 또는 전류 및 자기장을 유도하여 로렌츠힘을 유발시켜 상기 금속배선 콘택을 매립함으로써 신뢰성있는 금속배선을 형성하는 방법에 관한 것이다.
일반적으로, 소자간이나 소자와 외부회로 사이를 전기적으로 접속시키기 위한 반도체소자의 배선은, 배선을 위한 소정의 콘택홀 및 비아홀을 배선재료로 매립하여 배선층을 형성하고 후속공정을 거쳐 이루어지며, 낮은 저항을 필요로 하는 곳에는 금속배선을 사용한다.
상기 금속배선은 알루미늄(Al)에 소량의 실리콘이나 구리가 포함되거나 실리콘과 구리가 모두 포함되어 비저항이 낮으면서 가공성이 우수한 알루미늄합금을 배선재료로 하여 PVD방법의 스퍼터링공정으로 상기의 콘택홀 및 비아홀을 매립하는 방법으로 형성한다.
최근에는 반도체소자의 초고집적화에 따라 금속 콘택의 크기는 작아지고 단차비는 높아져 스퍼터링에 의한 금속층의 층덮힘은 불량하게 되어 금속배선의 신뢰성을 얻기가 힘들어졌다.
이하 첨부된 도면을 참고로하여 종래기술에 따른 반도체소자의 금속배선 형성방법을 설명하기로 한다.
도 1 은 종래기술에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
먼저, 소자분리절연막(13)과 게이트전극 및 소오스/드레인 접합영역(15)이 구비된 모스전계효과 트랜지스터와 같은 소정의 하부구조물이 형성되어 있는 반도체기판(11) 상부에 제1평탄화막(17)을 형성한다.
그리고, 제1금속배선 콘택마스크(도시않됨)를 이용한 식각공정으로 상기 반도체기판(11)을 노출시키는 제1금속배선 콘택홀(도시않됨)을 형성한다.
그 다음에, 전체표면 상부에 상기 제1금속배선 콘택홀을 매립하는 제1확산방지막(19), 제1금속층(21) 및 제1반사방지막(23)의 적층구조를 형성한다.
그리고, 제1금속배선 마스크(도시않됨)를 이용한 식각공정으로 상기 적층구조를 식각하여 제1금속배선을 형성한다.
다음, 전체표면 상부에 제2평탄화막(25)을 형성하고, 상기 제2금속배선 콘택마스크를 이용한 식각공정으로 상기 제1금속배선을 노출시키는 제2금속배선 콘택홀을 형성한다.
그 다음, 상기 제2평탄화막(25) 상부에 상기 제2금속배선 콘택홀을 매립하는 제2확산방지막(27), 제2금속층(29) 및 제2반사방지막(31)의 적층구조를 형성한다.
그리고, 제2금속배선 마스크를 이용하여 상기 적층구조를 식각하여 제2금속배선을 형성한다. (도 1참조)
상기와 같이 종래기술에 따른 반도체소자의 금속배선 형성방법은, 소자가 고집적화되어감에 따라 자체의 크기와 주변배선간의 간격이 감소되고, 콘택홀의 지름과 깊이의 비인 에스펙트비(aspect ratio)가 증가하여 금속배선 공정에서 PVD 방법으로 상기 콘택홀을 매립하는데에는 한계에 있기 때문에 화학기상증착(chemical vapor deposition, 이하 CVD 라 함)방법을 사용한 금속배선 공정이 실시되고 있으나, 상기 CVD 방법에 의해 형성된 금속배선은 콘택등에서 층덮힘(step coverage)이 우수하지만, 화학기상반응에 의한 증착으로 박막의 오염물질 함유가 높고 비저항등이 PVD방법에 의한 금속박막보다 높은 특성을 나타내기 때문에 상기 CVD방법으로 콘택을 완전히 매립하는 기술이나 부분적으로 채우고 다시 PVD방법으로 금속층을 증착하는 이중금속배선 공정등을 사용하게 되어 공정이 복잡해지는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점들을 해결하기 위하여, PVD 방법에 의해 금속층을 형성하고, 상기 금속층에 열적 운동성을 갖게한 다음 상기 금속층에 전류 또는 전류 및 자기장을 유도하여 로렌츠힘을 유발시켜 상기 금속층을 금속배선 콘택에 매립함으로써 고집적 반도체소자의 금속배선 공정을 가능하게 하고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시키는 반도체소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
도 1 은 종래기술에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.
도 2a 및 도 2b 는 본 발명에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.
<도면의 주요부분에 대한 부호 설명>
11, 12 : 반도체기판 13 : 소자분리절연막
14, 17 : 제1평탄화막 15 : 접합영역
16, 19 : 제1확산방지막 18 : 제1금속층
20, 23 : 제1반사방지막 21 : 제1금속배선
25 : 제2평탄화막 27 : 제2확산방지막
29 : 제2금속배선 31 : 제2반사방지막
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 금속배선 형성방법은,
소정의 하부구조물이 형성되어 있는 반도체기판 상부에 금속배선 콘택홀이 구비된 평탄화막을 형성하는 공정과,
상기 평탄화막 상부에 확산방지막을 형성하는 공정과,
상기 확산방지막 상부에 금속층을 형성하되, 상기 반도체기판을 열처리하는 동시에 상기 금속층에 전류 및 자기장을 유도하여 상기 금속배선 콘택홀쪽으로 로렌츠힘을 유발시켜 상기 금속배선 콘택홀을 매립하는 공정과,
상기 금속층 상부에 반사방지막을 형성하는 공정과,
금속배선 마스크를 사용하여 상기 반사방지막, 금속층 및 확산방지막을 식각하여 금속배선을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 2a 및 도 2b 는 본 발명에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
먼저, 소자분리절연막(도시않됨), 모스전계효과 트랜지스터(도시않됨), 비트라인 및 캐패시터 등의 하부구조물이 형성되어 있는 반도체기판(12) 상부에 제1평탄화막(14)을 형성한다.
다음, 제1금속배선 콘택마스크(도시않됨)를 사용하여 상기 제1평탄화막(14)을 식각하여 제1금속배선 콘택홀을 형성한다.
그 다음, 상기 제1평탄화막(14) 상부에 Ti/TiN막으로 제1확산방지막(16)을 형성한다.
그 후, 상기 제1확산방지막(16) 상부에 Ti막으로 웨팅층(wetting layer, 도시않됨)을 300 ∼ 1500 Å 두께로 형성할 수도 있다.
다음, 상기 웨팅층 또는 제1확산방지막(16) 상부에 제1금속층(18)을 증착한다. 여기서, 상기 제1금속층(18)은 먼저 CVD방법으로 텅스텐(W)을 소정 두께 형성한 다음, 저항을 줄이기 위하여 알루미늄(Al)을 사용하여 1000 ∼ 8000Å 두께로 형성한다.
이때, 상기 제1금속층(18)을 형성하는 동시에 반도체기판(12)을 200 ∼ 500℃의 온도에서 열처리하여 상기 제1금속층(18)이 유동성을 갖도록한다. 그리고, 전도체인 상기 제1금속층(18)의 가장자리쪽으로 전류인가 컨덕터(conductor)를 이용하여 전류를 인가하고, 상기 전류에 수직방향으로 자기장을 인가하여 상기 제1금속배선 콘택홀쪽으로 로렌츠힘을 유발시킴으로써 제1금속층(18)이 용이하게 매립되게 하고, 고온공정으로 인하여 상기 제1금속층(18)의 표면이 거칠어지는 것을 방지하여 후속 공정을 용이하게 한다.
한편, 상기 제1금속층(18)은 18 ∼ 30℃의 온도에서 증착한 후, 상기 반도체기판(12)을 200 ∼ 500℃ 범위에서 열처리하면서, 상기 제1금속층(18)에 전류(ⓐ) 및 자기장(ⓑ)을 유도하여 제1금속배선 콘택홀 방향으로 로렌츠힘(ⓒ)을 유발시킨다. (도 2a참조)
다음, 상기 제1금속층(18) 상부에 TiN막으로 제1반사방지막(20)을 형성한 후, 제1금속배선 마스크(도시않됨)로 상기 제1반사방지막(20), 제1금속층(18) 및 제1확산방지막(16)을 식각하여 제1금속배선을 형성한다. (도 2b참조)
그 다음, 전체표면 상부에 제2평탄화막을 형성하고, 제2금속배선 콘택마스크를 이용한 식각공정으로 제2금속배선 콘택홀을 형성한다.
다음, 상기 제2평탄화막 상부에 Ti/TiN막으로 제2확산방지막을 형성한다.
그 다음, 상기 제2확산방지막 상부에 웨팅층(도시않됨)을 Ti막을 사용하여 300 ∼ 1500Å 두께로 형성할 수도 있으나, 상기 웨팅층은 후속공정으로 형성되는 알루미늄층과 반응하여 TiAl3막을 형성하여 저항을 증가시키는 문제점이 있기 때문에 형성공정을 생략할 수 있다.
그리고, 상기 제2확산방지막 상부에 상기 제2금속배선 콘택홀이 매립되도록 PVD방법으로 제2금속층을 형성한다. 이때, 상기 제2금속층은 알루미늄을 사용하여 PVD 방법으로 3000 ∼ 12000Å 두께로 증착한다.
이때, 상기 제2금속층을 형성하는 동시에 반도체기판을 200 ∼ 500℃의 온도에서 열처리하여 상기 제2금속층이 유동성을 갖도록한다. 그리고, 상기 제2금속층에 전류 및 자기장을 유도하여 로렌츠힘을 유발시킨다. 이때, 전도체인 상기 제2금속층의 가장자리쪽으로 전류인가 컨덕터(conductor)를 이용하여 전류를 인가하고, 상기 전류에 수직방향으로 자기장을 인가함으로써 상기 제2금속배선 콘택홀쪽으로 로렌츠힘을 유발시킨다.
한편, 상기 제2금속층은 18 ∼ 30℃의 온도에서 증착한 후, 상기 반도체기판을 200 ∼ 500℃ 범위에서 열처리하면서, 상기 제2금속층에 전류 및 자기장을 유도하여 로렌츠힘을 유발시킨다.
다음, 상기 제2금속층 상부에 TiN막으로 제2반사방지막을 형성한 후, 제2금속배선 마스크로 상기 제2반사방지막, 제2금속층 및 제2확산방지막을 식각하여 제2금속배선을 형성한다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 금속배선 형성방법은, 금속배선 콘택홀을 형성하고, PVD방법으로 금속층을 형성한 다음, 웨이퍼에 열을 가하여 상기 금속층이 유동성을 갖게한 후 상기 금속층에 전류 및 자기장을 유도하여 상기 금속배선 콘택홀쪽으로 로렌츠힘을 유발시켜 상기 금속층이 상기 금속배선 콘택홀을 매립하도록함으로써 공정을 단순화시키고, 순도 높은 알루미늄박막에 의한 저저항 금속배선을 형성하여 반도체소자의 특성 및 신뢰성을 향상시키고, 그에 따른 반도체소자의 고속화 및 고집적화를 가능하게 하는 이점이 있다.

Claims (7)

  1. 소정의 하부구조물이 형성되어 있는 반도체기판 상부에 금속배선 콘택홀이 구비된 평탄화막을 형성하는 공정과,
    상기 평탄화막 상부에 확산방지막을 형성하는 공정과,
    상기 확산방지막 상부에 금속층을 형성하되, 상기 반도체기판을 열처리하는 동시에 상기 금속층에 전류 및 자기장을 유도하여 상기 금속배선 콘택홀쪽으로 로렌츠힘을 유발시켜 상기 금속배선 콘택홀을 매립하는 공정과,
    상기 금속층 상부에 반사방지막을 형성하는 공정과,
    금속배선 마스크를 사용하여 상기 반사방지막, 금속층 및 확산방지막을 식각하여 금속배선을 형성하는 공정을 포함하는 반도체소자의 금속배선 형성방법.
  2. 제 1 항에 있어서,
    상기 반도체소자의 금속배선 형성방법은 제1금속배선 및 제2금속배선 형성공정에서 사용되는 것을 특징으로 하는 반도체소자의 금속배선 형성공정.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제1금속배선 형성공정에서 상기 금속층은 CVD방법으로 텅스텐을 소정 두께 형성한 다음, PVD 방법으로 알루미늄을 1000 ∼ 8000 Å 두께 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제2금속배선 형성공정에서 상기 금속층은 PVD방법으로 알루미늄을 3000 ∼ 12000Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  5. 제 1 항에 있어서,
    상기 금속층은 상기 반도체기판을 200 ∼ 500℃로 열처리하면서 증착하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  6. 제 1 항에 있어서,
    상기 금속층은 18 ∼ 30℃에서 증착한 다음, 상기 반도체기판을 200 ∼ 500℃로 열처리하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  7. 제 1 항에 있어서,
    상기 확산방지막 상부에 Ti막을 300 ∼ 1500Å 두께로 형성하여 웨팅층을 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
KR1019980058637A 1998-12-24 1998-12-24 반도체소자의 금속배선 형성방법 KR20000042470A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980058637A KR20000042470A (ko) 1998-12-24 1998-12-24 반도체소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980058637A KR20000042470A (ko) 1998-12-24 1998-12-24 반도체소자의 금속배선 형성방법

Publications (1)

Publication Number Publication Date
KR20000042470A true KR20000042470A (ko) 2000-07-15

Family

ID=19565717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980058637A KR20000042470A (ko) 1998-12-24 1998-12-24 반도체소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR20000042470A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100529646B1 (ko) * 2001-12-21 2005-11-17 동부아남반도체 주식회사 반도체 소자 제조 방법
CN110349835A (zh) * 2018-04-04 2019-10-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和半导体器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100529646B1 (ko) * 2001-12-21 2005-11-17 동부아남반도체 주식회사 반도체 소자 제조 방법
CN110349835A (zh) * 2018-04-04 2019-10-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和半导体器件

Similar Documents

Publication Publication Date Title
KR100528559B1 (ko) 반도체 장치의 상호접속 구조 및 형성 방법
US7186642B2 (en) Low temperature nitride used as Cu barrier layer
KR0147682B1 (ko) 반도체 소자의 금속배선 제조방법
KR100225946B1 (ko) 반도체 소자의 금속 배선 형성방법
KR20000042470A (ko) 반도체소자의 금속배선 형성방법
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
KR20020053610A (ko) 반도체장치의 배선 및 배선연결부 제조방법
KR19980056170A (ko) 반도체 소자의 금속 배선 형성방법
KR100191710B1 (ko) 반도체 소자의 금속 배선 방법
KR100470923B1 (ko) 반도체장치의금속배선형성방법
KR100230731B1 (ko) 반도체 디바이스의 콘택 구조 및 그 제조방법
KR100305208B1 (ko) 반도체 소자의 금속배선 형성방법
KR100197992B1 (ko) 반도체 소자의 금속배선 형성방법
KR100227622B1 (ko) 반도체 소자의 비트 라인 형성 방법
KR100195330B1 (ko) 반도체 집적회로 배선구조 및 그의 형성방법
KR100284076B1 (ko) 반도체 소자의 콘택홀 매립방법
KR100324020B1 (ko) 반도체소자의금속배선형성방법
KR100256825B1 (ko) 반도체소자의 금속배선 형성방법
KR100373364B1 (ko) 금속배선 형성방법
KR100252764B1 (ko) 반도체장치의다층금속배선형성방법
KR100236093B1 (ko) 반도체 소자의 금속 배선 구조 및 그의 제조 방법
KR100458476B1 (ko) 반도체소자의금속배선형성방법
KR101080201B1 (ko) 확산 방지막을 포함하는 반도체 소자 및 그것의 제조방법
KR930011461B1 (ko) 반도체 집접회로의 서브미크론 전극배선 형성방법
KR100231732B1 (ko) 반도체 소자의 전하저장전극 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination